專利名稱：一種新型金屬—絕緣層—金屬電容結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路制造中的一種電容結(jié)構(gòu)及其制造方法，特別涉及一種金屬一絕緣層一金屬(Metal — Insulator — Metal，MIM)電容結(jié)構(gòu)及其制造方法。
背景技術(shù)：
隨著將標(biāo)準(zhǔn)的互補(bǔ)型金屬氧化物半導(dǎo)體(CMOS)技術(shù)應(yīng)用于模擬與射頻互補(bǔ)型金屬氧化物半導(dǎo)體(RFCMOS)集成電路領(lǐng)域中的趨勢(shì)，越來越多的被動(dòng)組件應(yīng)運(yùn)而生。由于利用互補(bǔ)型金屬氧化物半導(dǎo)體技術(shù)制作的組件具有良好的效能且容易制作，所以金屬一絕緣層一金屬(Metal — Insulator — Metal，MIM)電容被廣泛應(yīng)用于模擬與射頻的目的中。眾所周知，在半導(dǎo)體工藝中，利用金屬一絕緣層一金屬(MIM)復(fù)合式結(jié)構(gòu)所構(gòu)成的金屬電容器已廣泛地運(yùn)用于半導(dǎo)體元件的設(shè)計(jì)上。由于此種金屬電容器具有較低的電阻值 (resistance)以及較小的寄生電容(parasitic capacitance)，而且沒有耗盡層感應(yīng)電壓 (induced voltage)偏移的問題，因此目前多采用MIM構(gòu)造作為金屬電容器的主要結(jié)構(gòu)，尤其是具有低電阻的銅電極的MIM電容器更是目前研究的重點(diǎn)方向。圖1所示為傳統(tǒng)的金屬一絕緣層一金屬(MIM)電容結(jié)構(gòu)的剖面示意圖。一包含底材的半導(dǎo)體結(jié)構(gòu)Iio上覆蓋MIM的底金屬層(bottom metal) 112，一介電層114在底金屬層112的上方。然而，在部分介電層114上形成MIM的頂金屬層(top metal) 116，且在介電層114與頂金屬層116上形成一金屬間介電層(inter-metal dielectricll8)。金屬間介電層118中形成若干介窗(via) 120，介窗120上再形成金屬層結(jié)構(gòu)122。隨著半導(dǎo)體器件特征尺寸的減小，半導(dǎo)體后段銅制程取代鋁制程成為主流工藝。 在混合信號(hào)和射頻電路中，開發(fā)能夠完全兼容CMOS邏輯電路及電感的銅大馬士革工藝的 MIM電容結(jié)構(gòu)及制造流程成為必要。這不僅改善了工藝的復(fù)雜性；而且使用低電阻銅作為電極板可改善MIM電容性能。銅大馬士革工藝在平面基體上淀積一介電層；通過光刻工藝形成光阻圖形；以光阻為掩模刻蝕介電層，將光阻圖形轉(zhuǎn)移至介電層，并去除剩余光阻；淀積金屬阻擋層和銅籽晶層；電鍍金屬銅填滿介電層圖形；化學(xué)機(jī)械研磨平坦化去除介電層上多余金屬，形成平面銅互連。專利US6670237，提出一種銅大馬士革單層MIM電容結(jié)構(gòu)及制造工藝形成絕緣層后，為了避免后續(xù)制程對(duì)絕緣層的損傷，采用了兩次金屬化和平坦化工藝分別制作上電極和通孔或其他結(jié)構(gòu)，增加工藝步驟，并提高了化學(xué)機(jī)械研磨平坦化工藝控制的難度。傳統(tǒng)的金屬一絕緣層一金屬(MIM)電容制造工藝為在已形成第一金屬互連線和下電極的第一介電層上淀積第一介電阻擋層和第二介電層，作為通孔介電層；光刻形成上電極溝槽光阻圖形，光阻作掩?？涛g通孔介電層，形成上電極溝槽；淀積絕緣層。淀積金屬阻擋層和銅籽晶層；電鍍金屬銅(ECP)填滿上電極溝槽；平坦化去除多余金屬，形成上電極。淀積介電保護(hù)層。光刻和刻蝕通孔介電層形成通孔。淀積金屬阻擋層和銅籽晶層；電鍍金屬銅(ECP)填滿通孔；平坦化去除多余金屬，研磨至第二介電層形成通孔。
本發(fā)明提出的銅大馬士革MIM電容制造工藝，能夠完全兼容CMOS邏輯電路及電感的銅大馬士革工藝，并可以減少工藝步驟，縮短生產(chǎn)周期，降低生產(chǎn)成本，改善工藝復(fù)雜性。

發(fā)明內(nèi)容
鑒于上述問題，本發(fā)明的目的在于提供一種本發(fā)明提出的金屬一絕緣層一金屬 (MIM)電容結(jié)構(gòu)及其制造工藝，在形成絕緣層后淀積金屬保護(hù)層，避免后續(xù)制程對(duì)絕緣層的損傷，可僅采用一次金屬化和平坦化工藝同時(shí)制作上電極和通孔或其他結(jié)構(gòu)，可以減少工藝步驟，縮短生產(chǎn)周期，降低生產(chǎn)成本，改善工藝復(fù)雜性，并能夠完全兼容CMOS邏輯電路及電感的銅大馬
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實(shí)現(xiàn)的。本發(fā)明提出的一種新型金屬一絕緣層一金屬(MIM)電容結(jié)構(gòu)，該電容結(jié)構(gòu)包括 半導(dǎo)體結(jié)構(gòu)；第一介電層在所述半導(dǎo)體結(jié)構(gòu)上，所述的第一介電層已形成下電極和第一金屬互連線；第一介電層上淀積第一介電阻擋層和第二介電層，作為通孔介電層，所述通孔介電層有上電極溝槽和通孔，上電極溝槽底部覆蓋絕緣層及金屬保護(hù)層；通孔介電層上淀積第二介電阻擋層和第三介電層，作為溝槽介電層，所述溝槽介電層中，在上電極的通孔介電層上形成第一溝槽，在通孔的通孔介電層上形成第二溝槽；通孔側(cè)壁和底部及上電極溝槽金屬保護(hù)層上覆蓋金屬阻擋層和銅籽晶層，上電極溝槽和通孔填滿電鍍金屬銅。本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn) 所述的第一介電層、第二介電層和第三介電層采用Si02、SiOCH或SiOF。所述的第一介電阻擋層和第二介電阻擋層采用SiN或SiCN。所述的絕緣層是采用CVD或ALD淀積單層SiN或雙層SiN/Si02或雙層SiN/高介電常數(shù)介電層。所述的高介電常數(shù)介電層選取HfO、LaO、A10、TaO, ZrO0本發(fā)明還提出生產(chǎn)該新型金屬一絕緣層一金屬(MIM)電容的制作工藝，其步驟如下
1)在已形成下電極和第一金屬互連線或其他結(jié)構(gòu)的第一介電層上淀積第一介電阻擋層和第二介電層；
2)光刻形成上電極溝槽光阻圖形，光阻作掩?？涛g第二介電層和第一介電阻擋層，形成上電極溝槽；
3)淀積絕緣層，覆蓋上電極溝槽側(cè)壁和底部及剩余第二介電層上表面；
4)在絕緣層上淀積絕緣層金屬保護(hù)層，并作為通孔或其他結(jié)構(gòu)刻蝕硬掩模；
5)金屬硬掩模工藝刻蝕制作通孔或其他結(jié)構(gòu)；
6)淀積金屬阻擋層和銅籽晶層，覆蓋通孔或其他結(jié)構(gòu)側(cè)壁和底部及剩余金屬保護(hù)層；
7)電鍍金屬銅填滿上電極溝槽和通孔或其他結(jié)構(gòu)；
8)平坦化去除多余金屬，研磨至第二介電層，形成上電極和通孔或其他結(jié)構(gòu)；
9)在第二介電層上淀積第二介電阻擋層和第三介電層通過銅大馬士革工藝制作更上
層金屬層；
10)下電極、上電極及下電極和上電極間絕緣層形成金屬一絕緣層一金屬(MIM)電容器件。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)
前述的步驟(1)中采用銅大馬士革工藝在平面基體上形成下電極和第一金屬互連線或其他結(jié)構(gòu)。前述的步驟(1)中 第一介電層、第一介電阻擋層、第二介電層采用化學(xué)氣相淀積 (CVD)工藝。前述的步驟(4)中金屬保護(hù)層采用物理氣相淀積(PVD)或化學(xué)氣相淀積(CVD)或原子層淀積(ALD)。前述的步驟(6)中金屬阻擋層采用物理氣相淀積(PVD)或化學(xué)氣相淀積(CVD)或原子層淀積(ALD)，銅籽晶層采用物理氣相淀積(PVD)或化學(xué)氣相淀積(CVD)或原子層淀積 (ALD)工藝。前述的步驟(7)中使用銅工藝下的電鍍(ECP)或物理氣相淀積(PVD)工藝填充金屬銅。前述的步驟(8)中平坦化工藝采用化學(xué)機(jī)械研磨(CMP)工藝。前述的步驟(9)中第二介電阻擋層和第三介電層采用化學(xué)氣相淀積(CVD)工藝。本發(fā)明提出的銅大馬士革MIM電容制造工藝，在形成絕緣層后淀積金屬保護(hù)層， 避免后續(xù)制程對(duì)絕緣層的損傷，可僅采用一次金屬化和平坦化工藝同時(shí)制作上電極和通孔或其他結(jié)構(gòu)，可以減少工藝步驟，縮短生產(chǎn)周期，降低生產(chǎn)成本，改善工藝復(fù)雜性，制造獲取的MIM電容結(jié)構(gòu)能夠完全兼容CMOS邏輯電路及電感。上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段， 而可依照說明書的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能夠更明顯易懂，以下特舉較佳實(shí)施例，并配合附圖，詳細(xì)說明如下。


參考所附附圖，以更加充分的描述本發(fā)明的實(shí)施例。然而，所附附圖僅用于說明和闡述，并不構(gòu)成對(duì)本發(fā)明范圍的限制。圖1繪示傳統(tǒng)的金屬一絕緣層一金屬(MIM)電容結(jié)構(gòu)的剖面示意圖。圖2繪示本發(fā)明提供的新型金屬一絕緣層一金屬(MIM)電容結(jié)構(gòu)的剖面示意圖。圖3繪示本發(fā)明新型金屬一絕緣層一金屬(MIM)電容結(jié)構(gòu)的制造工藝流程圖。標(biāo)號(hào)說明1.第一介電層，2.第一介電阻擋層，3.第二介電層，4.第二介電阻擋層，5.第三介電層，6.絕緣層，7.下電極，8.上電極，9.第一溝槽，10.第二溝槽，11.第一金屬互連線，12.通孔
具體實(shí)施例方式
為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明提出的一種金屬一絕緣層一金屬(Metal — Insulator— Metal1MIM)電容結(jié)構(gòu)及其制造方法，詳細(xì)說明如下。本發(fā)明的不同實(shí)施例將詳述如下，以實(shí)施本發(fā)明的不同的技術(shù)特征，可理解的是， 以下所述的特定實(shí)施例的單元和配置用以簡(jiǎn)化本發(fā)明，其僅為范例而不限制本發(fā)明的范圍。圖1所示為傳統(tǒng)的金屬一絕緣層一金屬(MIM)電容結(jié)構(gòu)的剖面示意圖。一包含底材的半導(dǎo)體結(jié)構(gòu)Iio上覆蓋MIM的底金屬層(bottom metal) 112，一介電層114在底金屬層112的上方。然而，在部分介電層114上形成MIM的頂金屬層(top metal) 116，且在介電層114與頂金屬層116上形成一金屬間介電層(inter-metal dielectricll8)。金屬間介電層118中形成若干介窗(via) 120，介窗120上再形成金屬層結(jié)構(gòu)122。如圖2所示為本發(fā)明提出的一種新型金屬一絕緣層一金屬(MIM)電容結(jié)構(gòu)，該電容結(jié)構(gòu)包括半導(dǎo)體結(jié)構(gòu)；第一介電層在所述半導(dǎo)體結(jié)構(gòu)上，所述的第一介電層已形成下電極和第一金屬互連線；第一介電層上淀積第一介電阻擋層和第二介電層，作為通孔介電層，所述通孔介電層有上電極溝槽和通孔，上電極溝槽側(cè)壁和底部覆蓋絕緣層及金屬保護(hù)層；通孔介電層上淀積第二介電阻擋層和第三介電層，作為溝槽介電層，所述溝槽介電層中，在上電極的通孔介電層上形成第一溝槽，在通孔的通孔介電層上形成第二溝槽；通孔側(cè)壁和底部及上電極溝槽金屬保護(hù)層上覆蓋金屬阻擋層和銅籽晶層，上電極溝槽和通孔填滿電鍍金屬銅。其中第一介電層、第二介電層和第三介電層采用Si02、SiOCH或SiOF。第一介電阻擋層和第二介電阻擋層采用SiN或SiCN。絕緣層是采用CVD或ALD淀積單層SiN或雙層SiN/Si02或雙層SiN/高介電常數(shù)介電層。高介電常數(shù)介電層選取HfO、LaO, A10、TaO, ZrO0如圖3所示是本發(fā)明新型金屬一絕緣層一金屬(MIM)電容結(jié)構(gòu)的制造工藝流程圖。圖3a繪示在已形成第一金屬互連線和下電極的第一介電層上淀積第一介電阻擋層(如CVD淀積SiN、SiCN等)和第二介電層(如CVD淀積Si02、Si0CH、Si0F等)，作為通孔介電層；光刻形成上電極溝槽光阻圖形，光阻作掩模刻蝕通孔介電層(去除底部第一介電阻擋層)，形成上電極溝槽；淀積絕緣層(CVD或ALD淀積單層SiN或雙層SiN/Si02或雙層SiN/ 高介電常數(shù)介電層HfO、LaO, A10、TaO, ZrO等)，覆蓋上電極溝槽側(cè)壁和底部及剩余第二介電層上表面。圖3b繪示形成上電極溝槽并在下電極上形成絕緣層后，淀積一可導(dǎo)電金屬保護(hù)層(PVD或CVD淀積TiN、Ti、TaN、Ta、W等一種或多種)作為絕緣層保護(hù)層(避免后續(xù)光刻和刻蝕工藝對(duì)絕緣層損傷)和通孔刻蝕硬掩模層。圖3c繪示金屬硬掩模工藝制作通孔旋涂光刻膠，光刻形成通孔圖形；以光阻為掩?？涛g上述金屬保護(hù)層，去除剩余光阻；以上述金屬保護(hù)層為硬掩模，刻蝕通孔介電層 (穿過第一介電阻擋層，接觸第一金屬互連線)，形成通孔。圖3d繪示淀積金屬阻擋層(PVD或CVD淀積TiN、Ti、TaN、Ta、W等一種或多種，覆蓋通孔側(cè)壁和底部及剩余金屬保護(hù)層)和銅籽晶層(金屬阻擋層上PVD或CVD淀積銅籽晶層)；電鍍金屬銅(ECP)填滿通孔和上電極溝槽；化學(xué)機(jī)械研磨(CMP)平坦化去除多余金屬， 研磨至第二介電層，形成通孔和上電極。圖3e繪示通過銅大馬士革工藝在形成通孔和上電極的通孔介電層上形成第一溝槽和第二溝槽在通孔介電層上淀積第二介電阻擋層(如CVD淀積SiN、SiCN等)和第三介電層(如CVD淀積Si02、SiOCH、SiOF等)，作為溝槽介電層；光刻形成第一溝槽和第二溝槽光阻圖形，光阻作掩?？涛g溝槽介電層(穿過第二介電阻擋層，第一溝槽接觸上電極，第二溝槽連接通孔)，形成第一溝槽和第二溝槽；淀積金屬阻擋層(PVD或CVD淀積TiN、Ti、TaN、Ta、W等一種或多種，覆蓋第一溝槽和第二溝槽側(cè)壁和底部及剩余第三介電層表面)和銅籽晶層(金屬阻擋層上PVD或CVD淀積銅籽晶層)；電鍍金屬銅(ECP)填滿第一溝槽和第二溝槽；化學(xué)機(jī)械研磨(CMP)平坦化去除多余金屬，研磨至第三介電層，形成第一連線和第二連線(或電感)。本發(fā)明所涉及的新型金屬一絕緣層一金屬(MIM)電容結(jié)構(gòu)的制造工藝還可以通過以下步驟實(shí)現(xiàn)
在已形成下電極和第一金屬互連線或其他結(jié)構(gòu)的第一介電層上淀積第一介電阻擋層和第二介電層；光刻形成上電極溝槽光阻圖形，光阻作掩?？涛g第二介電層，形成上電極溝槽，保留底部第一介電阻擋層作為絕緣層；淀積絕緣層金屬保護(hù)層，覆蓋上電極溝槽側(cè)壁和底部絕緣層及剩余第二介電層，并作為通孔或其他結(jié)構(gòu)刻蝕硬掩模；金屬硬掩模工藝刻蝕制作通孔或其他結(jié)構(gòu)；淀積金屬阻擋層和銅籽晶層，覆蓋通孔或其他結(jié)構(gòu)側(cè)壁和底部及剩余金屬保護(hù)層；電鍍金屬銅填滿上電極溝槽和通孔或其他結(jié)構(gòu)；平坦化去除多余金屬，研磨至第二介電層，形成上電極和通孔或其他結(jié)構(gòu)；在第二介電層上淀積第二介電阻擋層和第三介電層通過銅大馬士革工藝制作更上層金屬層。通過說明和附圖，給出了具體實(shí)施方式
的特定結(jié)構(gòu)的典型實(shí)施例。盡管上述發(fā)明提出了現(xiàn)有的較佳實(shí)施例，然而，這些內(nèi)容并不作為局限。對(duì)于本領(lǐng)域的技術(shù)人員而言，閱讀上述說明后，各種變化和修正無疑將顯而易見。因此，所附的權(quán)利要求書應(yīng)看作是涵蓋本發(fā)明的真實(shí)意圖和范圍的全部變化和修正。在權(quán)利要求書范圍內(nèi)任何和所有等價(jià)的范圍與內(nèi)容，都應(yīng)認(rèn)為仍屬本發(fā)明的意圖和范圍內(nèi)。
權(quán)利要求
1.一種金屬一絕緣層一金屬(MIM)電容結(jié)構(gòu)，其特征在于該電容結(jié)構(gòu)包括 半導(dǎo)體結(jié)構(gòu)；第一介電層，所述的第一介電層在所述半導(dǎo)體結(jié)構(gòu)上，并已形成下電極和第一金屬互連線；通孔介電層，所述的通孔介電層包括在第一介電層上淀積的第一介電阻擋層和第二介電層，所述通孔介電層有上電極溝槽和通孔，上電極溝槽底部覆蓋絕緣層及金屬保護(hù)層；溝槽介電層，所述的溝槽介電層包括在通孔介電層上淀積第二介電阻擋層和第三介電層，所述溝槽介電層中，在上電極的通孔介電層上形成第一溝槽，在通孔的通孔介電層上形成第二溝槽；其中通孔側(cè)壁和底部及上電極溝槽金屬保護(hù)層上覆蓋金屬阻擋層和銅籽晶層，上電極溝槽和通孔填滿電鍍金屬銅。
2.如權(quán)利要求1所述的一種金屬一絕緣層一金屬(MIM)電容結(jié)構(gòu)，其特征在于所述的第一介電層、第二介電層和第三介電層采用Si02、SiOCH或SiOF。
3.如權(quán)利要求1所述的一種金屬一絕緣層一金屬(MIM)電容結(jié)構(gòu)，其特征在于所述的絕緣層是采用CVD或ALD淀積單層SiN或雙層SiN/Si02或雙層SiN/高介電常數(shù)介電層。
4.如權(quán)利要求3所述的一種金屬一絕緣層一金屬(MIM)電容結(jié)構(gòu)，其特征在于所述的高介電常數(shù)介電層選取HfO、LaO、A10、TaO, ZrO0
5.一種制造如權(quán)利要求1所述的一種金屬一絕緣層一金屬(MIM)電容結(jié)構(gòu)的制造工藝，其特征在于，其具有以下步驟1)在已形成下電極和第一金屬互連線或其他結(jié)構(gòu)的第一介電層上淀積第一介電阻擋層和第二介電層；2)光刻形成上電極溝槽光阻圖形，光阻作掩?？涛g第二介電層和第一介電阻擋層，形成上電極溝槽；3)淀積絕緣層，覆蓋上電極溝槽側(cè)壁和底部及剩余第二介電層上表面；4)在絕緣層上淀積絕緣層金屬保護(hù)層，并作為通孔或其他結(jié)構(gòu)刻蝕硬掩模；5)金屬硬掩模工藝刻蝕制作通孔或其他結(jié)構(gòu)；6)淀積金屬阻擋層和銅籽晶層，覆蓋通孔或其他結(jié)構(gòu)側(cè)壁和底部及剩余金屬保護(hù)層；7)電鍍金屬銅填滿上電極溝槽和通孔或其他結(jié)構(gòu)；8)平坦化去除多余金屬，研磨至第二介電層，形成上電極和通孔或其他結(jié)構(gòu)；9)在第二介電層上淀積第二介電阻擋層和第三介電層通過銅大馬士革工藝制作更上層金屬層；10)下電極、上電極及下電極和上電極間絕緣層形成金屬一絕緣層一金屬(MIM)電容器件。
6.一種制造如權(quán)利要求1所述的一種金屬一絕緣層一金屬(MIM)電容結(jié)構(gòu)的制造工藝，其特征在于，其具有以下步驟1)在已形成下電極和第一金屬互連線或其他結(jié)構(gòu)的第一介電層上淀積第一介電阻擋層和第二介電層；2)光刻形成上電極溝槽光阻圖形，光阻作掩?？涛g第二介電層，形成上電極溝槽，保留底部第一介電阻擋層作為絕緣層；3)淀積絕緣層金屬保護(hù)層，覆蓋上電極溝槽側(cè)壁和底部絕緣層及剩余第二介電層，并作為通孔或其他結(jié)構(gòu)刻蝕硬掩模；4)金屬硬掩模工藝刻蝕制作通孔或其他結(jié)構(gòu)； 5)淀積金屬阻擋層和銅籽晶層，覆蓋通孔或其他結(jié)構(gòu)側(cè)壁和底部及剩余金屬保護(hù)層；6)電鍍金屬銅填滿上電極溝槽和通孔或其他結(jié)構(gòu)；7 )平坦化去除多余金屬，研磨至第二介電層，形成上電極和通孔或其他結(jié)構(gòu)；8)在第二介電層上淀積第二介電阻擋層和第三介電層通過銅大馬士革工藝制作更上層金屬層；9)下電極、上電極及下電極和上電極間絕緣層形成金屬一絕緣層一金屬(MIM)電容器件。
7.如權(quán)利要求5所述的一種金屬一絕緣層一金屬(MIM)電容結(jié)構(gòu)的制造工藝，其特征在于，第一介電層、第二介電層和第三介電層采用Si02、SiOCH、SiOF。
8.如權(quán)利要求5所述的一種金屬一絕緣層一金屬(MIM)電容結(jié)構(gòu)的制造工藝，其特征在于，第一介電阻擋層和第二介電阻擋層采用SiN、SiCN。
9.如權(quán)利要求6所述的一種金屬一絕緣層一金屬(MIM)電容結(jié)構(gòu)的制造工藝，其特征在于，第一介電層、第二介電層和第三介電層采用Si02、SiOCH、SiOF。
10.如權(quán)利要求6所述的一種金屬一絕緣層一金屬(MIM)電容結(jié)構(gòu)的制造工藝，其特征在于，第一介電阻擋層采用SiN;第二介電阻擋層采用SiN、SiCN。
11.如權(quán)利要求5或6所述的一種金屬一絕緣層一金屬(MIM)電容結(jié)構(gòu)的制造工藝，其特征在于，所述的步驟(1)中采用銅大馬士革工藝在平面基體上形成下電極和第一金屬互連線或其他結(jié)構(gòu)。
12.如權(quán)利要求5或6所述的一種金屬一絕緣層一金屬(MIM)電容結(jié)構(gòu)的制造工藝，其特征在于，所述的步驟(1)中第一介電層、第一介電阻擋層、第二介電層采用化學(xué)氣相淀積 (CVD)工藝。
13.如權(quán)利要求5或6所述的一種金屬一絕緣層一金屬(MIM)電容結(jié)構(gòu)的制造工藝，其特征在于，所述的金屬保護(hù)層采用物理氣相淀積(PVD)或化學(xué)氣相淀積(CVD)或原子層淀積(ALD)。
14.如權(quán)利要求5或6所述的一種金屬一絕緣層一金屬(MIM)電容結(jié)構(gòu)的制造工藝，其特征在于，所述的金屬阻擋層采用物理氣相淀積(PVD)或化學(xué)氣相淀積(CVD)或原子層淀積(ALD)。
15.如權(quán)利要求5或6所述的一種金屬一絕緣層一金屬(MIM)電容結(jié)構(gòu)的制造工藝，其特征在于，所述的銅籽晶層采用物理氣相淀積(PVD)或化學(xué)氣相淀積(CVD)或原子層淀積 (ALD)工藝。
16.如權(quán)利要求5或6所述的一種金屬一絕緣層一金屬(MIM)電容結(jié)構(gòu)的制造工藝，其特征在于，使用銅工藝下的電鍍(ECP)或物理氣相淀積(PVD)工藝填充金屬銅。
17.如權(quán)利要求5或6所述的一種金屬一絕緣層一金屬(MIM)電容結(jié)構(gòu)的制造工藝，其特征在于，平坦化工藝采用化學(xué)機(jī)械研磨(CMP)工藝。
18.如權(quán)利要求5或6所述的一種金屬一絕緣層一金屬(MIM)電容結(jié)構(gòu)的制造工藝，其特征在于，第二介電阻擋層和第三介電層采用化學(xué)氣相淀積(CVD)工藝。
全文摘要
本發(fā)明提供一種本發(fā)明提出的金屬—絕緣層—金屬(MIM)電容結(jié)構(gòu)及其制造工藝。本發(fā)明所提出的銅大馬士革MIM電容制造工藝，在形成絕緣層后淀積金屬保護(hù)層，避免后續(xù)制程對(duì)絕緣層的損傷，可僅采用一次金屬化和平坦化工藝同時(shí)制作上電極和通孔或其他結(jié)構(gòu)，可以減少工藝步驟，縮短生產(chǎn)周期，降低生產(chǎn)成本，制造獲取的MIM電容結(jié)構(gòu)能夠完全兼容CMOS邏輯電路及電感，不僅改善了工藝的復(fù)雜性；而且使用低電阻銅作為電極板可改善MIM電容性能，非常適于實(shí)用。
文檔編號(hào)H01L27/08GK102446915SQ20111026523
公開日2012年5月9日 申請(qǐng)日期2011年9月8日 優(yōu)先權(quán)日2011年9月8日
發(fā)明者姬峰, 張亮, 李磊, 胡友存, 陳玉文 申請(qǐng)人:上海華力微電子有限公司