專利名稱：一種單一厚度柵氧化層實現(xiàn)多級工作電壓的cmos器件及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路制造方法，尤其涉及一種單一厚度柵氧化層實現(xiàn)多級工作電壓的CMOS器件及其制備方法。
背景技術(shù)：
在半導體的邏輯電路或者存儲器電路中，因電路設(shè)計要求，許多互補金屬氧化物半導體(CMOS)選擇采用多級工作電壓。如對于核心電路，工作電壓一般采用低工作電壓，如1.0V，1.2V，1.5V等，而對于外圍電路，工作電壓一般采用高工作電壓，如1. 8V，2. 5V，3. 3V等。對于核心電路中的CMOS， 一般稱為Core NM0S, Core PM0S，而對于外圍電路中的CMOS，一般稱為10 NM0S.I0 PMOS0針對Core和10 MOS器件，傳統(tǒng)的器件制備方法是采用不同的柵極介質(zhì)層厚度，而改變各個器件的閾值電壓，從而改變其工作電壓。如Core MOS器件一般采用較薄的柵極介質(zhì)層厚度，其閾值電壓較低，而10 MOS器件采用較厚的柵極介質(zhì)層厚度，其閾值電壓較高。因此，傳統(tǒng)的邏輯電路或者存儲器電路制備工藝，如圖1(a)所示，在通常采用的雙柵氧層(Dual Gate Oxide)工藝，其中，MOS晶體管Al中的柵極介質(zhì)層al的厚度小于MOS 晶體管A2的柵極介質(zhì)層a2的厚度，進而調(diào)整Al和A2的閾值電壓，使得MOS器件實現(xiàn)雙級工作電壓。有時根據(jù)電路設(shè)計需求，有時晶體管甚至采用三柵氧層(Triple Gate Oxide)工藝，如圖1 (b)所示，MOS晶體管B1、B2和B3中的柵極介質(zhì)層bl、M和b3厚度各不相同， 從而使得MOS晶體管Bi、B2和B3閾值電壓各不相同，從而實現(xiàn)雙三級工作電壓。然而上述通過改變MOS晶體管的柵極介質(zhì)層厚度，從而調(diào)節(jié)各個MOS晶體管的閾值電壓，并最終實現(xiàn)半導體的多級工作電壓的方法中。半導體的制備工藝復雜，包括多次柵極介質(zhì)層的沉積、刻蝕等工藝，而且其難度大，還加贈了半導體的制備成本。

發(fā)明內(nèi)容
本發(fā)明提供了一種單一厚度柵氧化層實現(xiàn)多級工作電壓的CMOS器件及其制備方法，本發(fā)明通過CMOS晶體管離子注入進行CMOS晶體管功函數(shù)調(diào)節(jié)，實現(xiàn)單一介質(zhì)層厚度條件下形成不同的平帶電壓，從而實現(xiàn)單一介質(zhì)層厚度下多級工作電壓的CMOS結(jié)構(gòu)，從而克服了現(xiàn)有多級工作電壓CMOS需要多種柵極介質(zhì)層厚度的工藝復雜性，制備高成本等缺陷。在MOS器件實際運作過程中，其工作電壓直接受到MOS器件功函數(shù)影響。以NMOS 為例，由于NMOS晶體管中的柵氧化層與P型半導體層功函數(shù)不一致，當MIS (金屬-絕緣體-半導體)系統(tǒng)平衡狀態(tài)時，半導體層靠近介質(zhì)層邊緣的導帶Ec和價帶Ev會發(fā)生彎曲。 當器件工作時，柵極所加電壓的一部分用來平抑導帶Ec和價帶Ev的彎曲，這部分電壓稱為平帶電壓，在實際操作中，平臺電壓作為工作電壓的一部分，平帶電壓的改變，直接改變了匪OS器件的工作電壓，如圖2所示。而，又如圖3所示，一個MOS器件的平帶電壓的大小，直接受該MOS器件的功函數(shù)影響而改變，因而若是通過改變MOS器件的單一厚度的介質(zhì)層的功函數(shù)，則可在單一介質(zhì)層厚度條件下形成不同的平帶電壓，這樣這種不同平帶電壓的MOS器件所需的工作電壓也不同，從而實現(xiàn)單一介質(zhì)層厚度下多級工作電壓的CMOS結(jié)構(gòu)。本發(fā)明單一厚度柵氧化層實現(xiàn)多級工作電壓的CMOS器件及其制備方法，通過以下技術(shù)方案實現(xiàn)其目的
一種單一厚度柵氧化層實現(xiàn)多級工作電壓的CMOS器件，其中， 所述CMOS器件包括多個N型和P型MOS晶體管，在所述的多個N型和P型MOS晶體管的柵極中，均包括一高介電層及位于所述高介電層上方的一層金屬氧化物介電材料層，且所述的金屬氧化物介電材料層厚度相同；
其中，各個所述的N型和P型MOS晶體管的金屬氧化物介電材料層中，通過注入有不同量的改變其金屬氧化物介電材料層功函數(shù)的離子，從而各個N型和P型MOS晶體管的柵極具有不同的功函數(shù)，從而實現(xiàn)單一介質(zhì)層厚度下多級工作電壓的CMOS結(jié)構(gòu)；
且，至少存在兩個P型MOS晶體管擁有不同的柵極功函數(shù)，從而具有不同的工作電壓， 以及至少存在兩個N型MOS晶體管擁有不同的柵極功函數(shù)，從而具有不同的工作電壓。上述的CMOS器件，其中，各個所述的P型MOS晶體管的金屬氧化物介電材料層中， 通過注入不同量的減小P型MOS晶體管柵極功函數(shù)的離子，從而降低該P型MOS晶體管的柵極功函數(shù)，增大該P型MOS晶體管的工作電壓的絕對值；
在各個所述的N型MOS晶體管的金屬氧化物介電材料層中，通過注入不同量的增大N 型MOS晶體管柵極功函數(shù)的離子，從而增大該N型MOS晶體管的柵極功函數(shù)，增大該N型 MOS晶體管的工作電壓。上述的CMOS器件，可選地，其中，各個所述MOS晶體管的高介電層下方還均包括一
層薄氧化層。上述的單一厚度柵氧化層實現(xiàn)多級工作電壓的CMOS器件的方法，其中，所述CMOS 器件的制備過程中包括以下步驟
步驟1、在襯底上確立多個N型MOS晶體管制備區(qū)域和多個P型MOS晶體管制備區(qū)域； 并且完成各個晶體管的淺溝道，以及淺溝道隔離區(qū)制備；
步驟2、在襯底的N型MOS晶體管制備區(qū)域和P型MOS晶體管制備區(qū)域上方沉積一層高介電層和一層金屬氧化物介電材料層，所述金屬氧化物介電材料層覆蓋于所述高介電層上方；
步驟3、通過光刻工藝，分別向各個MOS晶體管制備區(qū)域的金屬氧化物介電材料層中注入改變金屬氧化物介電材料層功函數(shù)的離子，從而調(diào)節(jié)制成后的各個N型和P型MOS晶體管的柵極功函數(shù)，實現(xiàn)單一介質(zhì)層厚度下多級工作電壓的CMOS結(jié)構(gòu)；
其中，向各個P型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層中注入不同量的能夠減小金屬氧化物介電材料層功函數(shù)的離子，從而確定后續(xù)制備完成后的各級工作電壓的CMOS的P型MOS中的柵極功函數(shù)；其具體步驟為
a.在各個N型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層上方覆蓋一層光阻； 并向P型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層中注入減小所述金屬氧化物介電材料層功函數(shù)的離子，從而減小P型MOS晶體管上方的金屬氧化物介電材料層的功函數(shù)， 從而確定后續(xù)制備完成后的一級工作電壓的CMOS的P型MOS中的柵極功函數(shù)；去除光阻；b.在P型和N型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層上方覆蓋一層光阻，光刻，去除覆蓋于部分P型MOS晶體管制備區(qū)域上方的光阻，其中，所述光阻至少覆蓋住一個P型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層；向裸露在所述光阻外部分的P型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層中進一步注入減小其功函數(shù)的離子；從而進一步減小其功函數(shù)，從而確定后續(xù)制備完成后的二級工作電壓的CMOS的P型 MOS中的柵極功函數(shù)；
c.依次類推，反復重復b步驟，連續(xù)向已注入過的離子的不同的P型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層中進一步注入不同量的能夠減小其功函數(shù)的離子，改變各個P型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層的功函數(shù)；從而確定后續(xù)制備完成后的三級以至多級工作電壓的CMOS的P型MOS中的柵極功函數(shù)；
完成上述向P型MOS晶體管制備區(qū)域上方各個P型MOS制備區(qū)域上方的金屬氧化物介電材料層的離子注入，以及確定各級工作電壓CMOS中的P型MOS的制備區(qū)域，其中，至少有兩個P型MOS晶體管制備區(qū)域，其上方的金屬氧化物介電材料層的功函數(shù)不同；
采用與各個P型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層中注入不同量的能夠減小金屬氧化物介電材料層功函數(shù)的離子相同的方法，向各個N型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層中注入不同量的能夠增大金屬氧化物介電材料層功函數(shù)的離子，從而確定后續(xù)制備完成后的各級工作電壓的CMOS的N型MOS中的柵極功函數(shù)，以及各級工作電壓CMOS中的N型MOS的制備區(qū)域；且至少有兩個N型MOS晶體管制備區(qū)域，其上方的金屬氧化物介電材料層的功函數(shù)不同；
步驟5、去除光阻，完成各個N型和P型MOS晶體管的后續(xù)制備。上述的方法，其中，所述襯底為體硅或絕緣體上硅。上述的方法，其中，在所述步驟一中，可選地，在所述高介電層形成前，在所述襯底上先沉積一層薄氧化層，所述薄氧化層位于所述高介電層下方。上述的CMOS器件，其中，注入所述P型MOS晶體管上方的金屬氧化物介電材料層的離子，包括以 Li、Mg、Ca、Sc、Mn、Ga、Rb、Sr、Y、Zr、Nb、In、Cs、Ba、La、Nd、Pr、Pm、Gd、Dy、 Ho、Tb、Yb、Tm、Er、Lu、Hf、Ta、Pb、Fr、Ra、Ac 或 Th 元素為基的離子。上述的CMOS器件，其中，注入所述N型MOS晶體管上方的金屬氧化物介電材料層的離子，包括以 B、C、Al、Ti、Cr、Ni、Ge、As、Se、Rh、Pd、Te、Re、Pt、Au、Hg 或 Po 元素為基的 1 子。采用本發(fā)明一種單一厚度柵氧化層實現(xiàn)多級工作電壓的CMOS器件及其制備方法的優(yōu)點在于
本發(fā)明一種單一厚度柵氧化層實現(xiàn)多級工作電壓的CMOS器件通過向CMOS晶體管的金屬氧化物介電材料層中注入擁有不同功函數(shù)的離子，進行CMOS晶體管柵極功函數(shù)調(diào)節(jié)，從而實現(xiàn)在單一介質(zhì)層厚度條件下形成不同的平帶電壓，并實現(xiàn)單一介質(zhì)層厚度下多級工作電壓的CMOS結(jié)構(gòu)，本發(fā)明制作過程簡單、易行，制備成本低，適合工業(yè)化生產(chǎn)。


圖1現(xiàn)有的具有多級工作電壓的CMOS結(jié)構(gòu)示意其中，圖1 (a)為采用雙柵氧層工藝實現(xiàn)雙級工作電壓的CMOS結(jié)構(gòu)示意圖；圖1 (b)為采用三柵氧層工藝實現(xiàn)三級工作電壓的CMOS結(jié)構(gòu)示意圖； 圖2為NMOS工作中，平帶電壓產(chǎn)生的原理圖； 圖3為NMOS中，不同功函數(shù)實現(xiàn)不同平帶電壓的MIS能帶原理圖； 圖4為本發(fā)明采用單一厚度柵氧化層實現(xiàn)雙級工作電壓的CMOS器件的結(jié)構(gòu)示意圖； 圖5為本發(fā)明實施例中，覆蓋有金屬氧化物介電材料層、高介電層和薄氧化層的半導體襯底的結(jié)構(gòu)示意圖6為本發(fā)明實施例中，向PMOS上方的金屬氧化物介電材料層中注入離子的示意圖； 圖7為本發(fā)明的實施例中，向部分PMOS上方的金屬氧化物介電材料層中進一步注入離子的示意圖8為本發(fā)明實施例中，向NMOS上方的金屬氧化物介電材料層中注入離子的示意圖； 圖9為本發(fā)明的實施例中，向部分NMOS上方的金屬氧化物介電材料層中進一步注入離子的示意圖。
具體實施例方式本發(fā)明一種單一厚度柵氧化層實現(xiàn)多級工作電壓的CMOS器件，其包括多個N型和 P型MOS晶體管，在所述的多個N型和P型MOS晶體管的柵極中，均一層厚度相同的金屬氧化物介電材料層；并通過在各個MOS晶體管的所述金屬氧化物介電材料層中注入離子，調(diào)節(jié)各個MOS晶體管的功函數(shù)；而功函數(shù)的改變實現(xiàn)在單一介質(zhì)層(在此，即金屬氧化物介電材料層)厚度條件下形成不同的平帶電壓，進而改變各個MOS器件的工作電壓，實現(xiàn)在單一介質(zhì)層厚度下多級工作電壓的CMOS結(jié)構(gòu)。如圖4所示，為一種采用單一厚度柵氧化層實現(xiàn)雙級工作電壓的CMOS器件。其包括m和N2兩個NMOS晶體管，以及Pl和P2兩個PMOS晶體管，其中，附為高工作電壓的 NMOS, N2為低工作電壓的NM0S，Pl為高工作電壓的PM0S，P2低工作電壓的PM0S。圖中，四個MOS器件，NI、N2、P1和P2的襯底上方均包括一高介電層及位于所述高介電層上方的一金屬氧化物介電材料層，且所述的金屬氧化物介電材料層厚度相同；
其中，在Pl和P2金屬氧化物介電材料層14和13中，均注入有可減小P型MOS晶體管功函數(shù)的離子，從而降低該P型MOS晶體管的柵極功函數(shù)，從而增大該P型MOS晶體管的工作電壓的絕對值；且Pl的金屬氧化物介電材料層14，比P2的金屬氧化物介電材料層13注入有更多量的可減小P型MOS晶體管柵極功函數(shù)的離子，使得Pl的工作電壓的絕對值高于 P2的工作電壓的絕對值；這樣，Pl為高工作電壓P型MOS晶體管，P2為低工作電壓P型MOS 晶體管。而，m和N2的金屬氧化物介電材料層11和12中，均注入有增大N型MOS晶體管功函數(shù)的離子，從而增大該N型MOS晶體管的柵極功函數(shù)，增大該N型MOS晶體管的工作電壓。且，Nl的金屬氧化物介電材料層11，比N2的金屬氧化物介電材料層12注入有更多量的可增大N型MOS晶體管柵極功函數(shù)的離子，使得m的工作電壓高于N2的工作電壓；這樣，Nl為高工作電壓N型MOS晶體管，N2為低工作電壓N型MOS晶體管。從而實現(xiàn)采用單一厚度柵氧化層的雙級工作電壓的CMOS器件。其中，可選地，在附、擬汴1、？2的高介電層下方還均包括一層薄氧化層。其中，注入在所述P型MOS晶體管上方的金屬氧化物介電材料層的離子，包括以Li、Mg、Ca、Sc、Mn、Ga、Rb、Sr、Y、Zr、Nb、In、Cs、Ba、La、Nd、Pr、Pm、Gd、Dy、Ho、Tb、Yb、Tm、
Er、Lu、Hf、Ta、Pb、Fr、Ra、Ac或Th元素為基的較小功函數(shù)的離子。而注入在所述N型MOS 晶體管上方的金屬氧化物介電材料層的離子，包括以8、(^1、11、0、附、66^8、％、1^、？(1、 Te、Re、Pt、Au、Hg或Po元素為基的較大功函數(shù)的離子。具體實施步驟如下
一種制備上述采用單一厚度柵氧化層實現(xiàn)雙級工作電壓的CMOS器件的方法，所述 CMOS器件的制備過程中包括以下步驟
步驟1、在襯底上確立兩個N型MOS晶體管制備區(qū)域和兩個P型MOS晶體管制備區(qū)域； 并且完成各個晶體管的淺溝道，以及淺溝道隔離區(qū)(STI)制備；
步驟2、如圖5所示，在襯底的N型MOS晶體管制備區(qū)域和P型MOS晶體管制備區(qū)域上方沉積一層高介電層2和一層金屬氧化物介電材料層1，所述金屬氧化物介電材料層1覆蓋于所述高介電層2上方； 步驟3、如圖6-9所示，
a.如圖6所示，在各個N型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層1上方覆蓋一層光阻8 ；并向P型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層4中注入減小所述金屬氧化物介電材料層4功函數(shù)的離子，從而減小P型MOS晶體管上方的金屬氧化物介電材料層的功函數(shù)，確定低工作電壓CMOS的P型MOS晶體管的制備區(qū)域；去除光阻8 ；
b.如圖7所示，在P型和N型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層上方 1覆蓋一層光阻，光刻，去除覆蓋于一個所述P型MOS晶體管制備區(qū)域上方的光阻，使得光阻 8’僅覆蓋住一個P型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層；并向裸露在所述光阻外的另一個P型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層5中進一步注入減小其功函數(shù)的離子；從而進一步減小其功函數(shù)，確定高工作電壓CMOS的P型MOS晶體管制備區(qū)域；這樣使得兩個P型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層的功函數(shù)不相同，待所述兩個P型MOS晶體管制備區(qū)域上的P型MOS制備完成后，兩個P型MOS的柵極功函數(shù)不同，從而實現(xiàn)工作電壓的不同，其中工作電壓的絕對值較高的為高工作電壓PM0S， 另一個則為低工作電壓PM0S。采用相同的方法，向兩個所述N型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層中注入不同量的可增大其功函數(shù)的離子，從而改變兩個N型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層的功函數(shù)，且使兩個N型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層的功函數(shù)存在差異，其具體過程包括
c.如圖8所示，在各個P型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層4上方覆蓋一層光阻9 ；并向N型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層6中注入增大所述金屬氧化物介電材料層6功函數(shù)的離子，從而增大N型MOS晶體管上方的金屬氧化物介電材料層的功函數(shù)，從而確定低工作電壓的CMOS的N型MOS晶體管的制備區(qū)域；去除光阻9 ；
d.如圖9所示，在P型和N型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層上方 1覆蓋一層光阻，光刻，去除覆蓋于一個所述N型MOS晶體管制備區(qū)域上方的光阻，使得光阻 9’僅覆蓋住一個N型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層；并向裸露在所述光阻外的一個N型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層7中進一步注入增大其功函數(shù)的離子；從而進一步增大其功函數(shù)，從而確定高工作電壓的CMOS的N型MOS晶體管的制備區(qū)域；這樣使得兩個N型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層的功函數(shù)不相同，待所述兩個N型MOS晶體管制備區(qū)域上的N型MOS制備完成后，兩個N型MOS 的柵極功函數(shù)不同，從而實現(xiàn)工作電壓的不同，其中工作電壓較高的為高工作電壓NM0S，另一個則為低工作電壓NM0S。步驟4、去除光阻，完成各個N或P型MOS晶體管的后續(xù)制備。從而制備采用單一厚度柵氧化層實現(xiàn)雙級工作電壓的CMOS器件，如圖4所示。其中，在所述步驟一中，可選地，可在所述高介電層形成前，在所述襯底上先沉積一層薄氧化層3，所述薄氧化層3位于所述高介電層2下方。其中，注入所述P型MOS晶體管上方的金屬氧化物介電材料層的離子，為包括以 Li、Mg、Ca、Sc、Mn、Ga、Rb、Sr、Y、Zr、Nb、In、Cs、Ba、La、Nd、Pr、Pm、Gd、Dy、Ho、Tb、Yb、Tm、 Er、Lu、Hf、Ta、Pb、Fr、Ra、Ac或Th元素為基的較小功函數(shù)的離子。而注入所述N型MOS晶體管上方的金屬氧化物介電材料層的離子，包括以B、C、Al、Ti、Cr、Ni、Ge、As、Se、詘、Pd、 Te、Re、Pt、Au、Hg或Po元素為基的較大功函數(shù)的離子。通過上述制備過程后，得到包括一個高工作電壓和一個低工作電壓的NMOS和一個高工作電壓和一個低工作電壓的PM0S，從而制備得到雙級工作電壓的CMOS器件。采用上述二級工作電壓CMOS器件的制備方法，依次類推，可以制備三級工作電壓以及多級工作電壓的CMOS器件。這都落于本發(fā)明的保護范圍內(nèi)。上述實施例為后柵極CMOS (Gate Late HK/MG CMOS)制備工藝，而本發(fā)明同樣適用于先柵極CMOS (Gate First HK/MG CMOS)制備工藝。以上對本發(fā)明的具體實施例進行了詳細描述，但其只是作為范例，本發(fā)明并不限制于以上描述的具體實施例。對于本領(lǐng)域技術(shù)人員而言，任何對本發(fā)明進行的等同修改和替代也都在本發(fā)明的范疇之中。因此，在不脫離本發(fā)明的精神和范圍下所作的均等變換和修改，都應(yīng)涵蓋在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種單一厚度柵氧化層實現(xiàn)多級工作電壓的CMOS器件，其特征在于，所述CMOS器件包括多個N型和P型MOS晶體管，在所述的多個N型和P型MOS晶體管的柵極中，均包括一高介電層及位于所述高介電層上方的一層金屬氧化物介電材料層，且所述的金屬氧化物介電材料層厚度相同；其中，各個所述的N型和P型MOS晶體管的金屬氧化物介電材料層中，通過注入有不同量的改變其金屬氧化物介電材料層功函數(shù)的離子，從而各個N型和P型MOS晶體管具有不同的柵極功函數(shù)，從而實現(xiàn)單一介質(zhì)層厚度下多級工作電壓的CMOS結(jié)構(gòu)；且，至少存在兩個P型MOS晶體管擁有不同的柵極功函數(shù)，從而具有不同的工作電壓， 以及至少存在兩個N型MOS晶體管擁有不同的柵極功函數(shù)，從而具有不同的工作電壓。
2.根據(jù)權(quán)利要求1所述的CMOS器件，其特征在于，各個所述的P型MOS晶體管的金屬氧化物介電材料層中，通過注入不同量的減小金屬氧化物介電材料層功函數(shù)的離子，從而降低該P型MOS晶體管的柵極功函數(shù)，增大該P型MOS晶體管的工作電壓的絕對值；在各個所述的N型MOS晶體管的金屬氧化物介電材料層中，通過注入不同量的增大金屬氧化物介電材料層功函數(shù)的離子，從而增大該N型MOS晶體管的柵極功函數(shù)，增大該N型 MOS晶體管的工作電壓。
3.根據(jù)權(quán)利要求2所述的CMOS器件，其特征在于，注入在所述P型MOS晶體管上方的金屬氧化物介電材料層的離子，包括以Li、Mg、Ca、Sc、Mn、Ga、Rb, Sr、Y、Zr、Nb、In、Cs、Ba、 La、Nd、Pr、Pm、Gd、Dy、Ho、Tb、Yb、Tm、Er、Lu、Hf、Ta、Pb、Fr、Ra、Ac 或 Th 元素為基的離子。
4.根據(jù)權(quán)利要求2所述的CMOS器件，其特征在于，注入在所述N型MOS晶體管上方的金屬氧化物介電材料層的離子，包括以B、C、Al、Ti、Cr、Ni、Ge、As、Se、I h、Pd、Te、Re、Pt、 Au、Hg或Po元素為基的離子。
5.根據(jù)權(quán)利要求1所述的CMOS器件，其特征在于，各個所述MOS晶體管的高介電層下方還均包括一層薄氧化層。
6.一種制備權(quán)利要求1所述的單一厚度柵氧化層實現(xiàn)多級工作電壓的CMOS器件的方法，其特征在于，所述CMOS器件的制備過程中包括以下步驟步驟1、在襯底上確立多個N型MOS晶體管制備區(qū)域和多個P型MOS晶體管制備區(qū)域； 并且完成各個晶體管的淺溝道，以及淺溝道隔離區(qū)制備；步驟2、在襯底的N型MOS晶體管制備區(qū)域和P型MOS晶體管制備區(qū)域上方沉積一層高介電層和一層金屬氧化物介電材料層，所述金屬氧化物介電材料層覆蓋于所述高介電層上方；步驟3、通過光刻工藝，分別向各個MOS晶體管制備區(qū)域的金屬氧化物介電材料層中注入改變金屬氧化物介電材料層功函數(shù)的離子，從而調(diào)節(jié)制成后的各個N型和P型MOS晶體管的柵極功函數(shù)，實現(xiàn)單一介質(zhì)層厚度下多級工作電壓的CMOS結(jié)構(gòu)；其中，向各個P型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層中注入不同量的能夠減小金屬氧化物介電材料層功函數(shù)的離子，從而確定后續(xù)制備完成后的各級工作電壓的CMOS的P型MOS中的功函數(shù)；其具體步驟為a.在各個N型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層上方覆蓋一層光阻； 并向P型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層中注入減小所述金屬氧化物介電材料層功函數(shù)的離子，從而減小P型MOS晶體管上方的金屬氧化物介電材料層的功函數(shù)，從而確定后續(xù)制備完成后的一級工作電壓的CMOS的P型MOS中的柵極功函數(shù)；去除光阻；b.在P型和N型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層上方覆蓋一層光阻，光刻，去除覆蓋于部分P型MOS晶體管制備區(qū)域上方的光阻，其中，所述光阻至少覆蓋住一個P型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層；向裸露在所述光阻外部分的P型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層中進一步注入減小其功函數(shù)的離子；從而進一步減小其功函數(shù)，從而確定后續(xù)制備完成后的二級工作電壓的CMOS的P型 MOS中的柵極功函數(shù)；c.反復重復b步驟，連續(xù)向已注入過的離子的不同的P型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層中進一步注入不同量的能夠減小其功函數(shù)的離子，改變各個P型 MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層的功函數(shù)；從而確定后續(xù)制備完成后的三級以至多級工作電壓的CMOS的P型MOS中的柵極功函數(shù)；完成上述向P型MOS晶體管制備區(qū)域上方各個P型MOS制備區(qū)域上方的金屬氧化物介電材料層的離子注入，以及確定各級工作電壓CMOS中的P型MOS的制備區(qū)域，其中，至少有兩個P型MOS晶體管制備區(qū)域，其上方的金屬氧化物介電材料層的功函數(shù)不同；采用與各個P型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層中注入不同量的能夠減小金屬氧化物介電材料層功函數(shù)的離子相同的方法，向各個N型MOS晶體管制備區(qū)域上方的金屬氧化物介電材料層中注入不同量的能夠增大金屬氧化物介電材料層功函數(shù)的離子，從而確定后續(xù)制備完成后的各級工作電壓的CMOS的N型MOS中的柵極功函數(shù)，以及各級工作電壓CMOS中的N型MOS的制備區(qū)域；且至少有兩個N型MOS晶體管制備區(qū)域，其上方的金屬氧化物介電材料層的功函數(shù)不同；步驟5、去除光阻，完成各個N型和P型MOS晶體管的后續(xù)制備。
7.根據(jù)權(quán)利要求7所述的方法，其特征在于，在所述步驟一中，在所述高介電層形成前，在所述襯底上先沉積一層薄氧化層，所述薄氧化層位于所述高介電層下方。
8.根據(jù)權(quán)利要求6所述的方法，其特征在于，注入所述P型MOS晶體管上方的金屬氧化物介電材料層的離子，包括以 Li、Mg、Ca、Sc,Mn, Ga、Rb、Sr、Y、Zr、Nb、In、Cs、Ba、La、Nd、 Pr、Pm、Gd、Dy、Ho、Tb、Yb、Tm、Er、Lu、Hf、Ta、Pb、Fr、Ra、Ac 或 Th 元素為基的離子。
9.根據(jù)權(quán)利要求6所述的CMOS器件，其特征在于，注入所述N型MOS晶體管上方的金屬氧化物介電材料層的離子，包括以B、C、Al、Ti、Cr、Ni、Ge、As、k、I h、Pd、Te、Re、Pt、Au、 Hg或Po元素為基的離子。
全文摘要
本發(fā)明提供了一種單一厚度柵氧化層實現(xiàn)多級工作電壓的CMOS器件通過向CMOS晶體管的金屬氧化物介電材料層中注入擁有不同功函數(shù)的離子，進行CMOS晶體管柵極功函數(shù)調(diào)節(jié)，從而實現(xiàn)在單一介質(zhì)層厚度條件下形成不同的平帶電壓，并實現(xiàn)單一介質(zhì)層厚度下多級工作電壓的CMOS結(jié)構(gòu)，本發(fā)明制作過程簡單、易行，制備成本低，適合工業(yè)化生產(chǎn)。
文檔編號H01L21/8238GK102437157SQ20111026532
公開日2012年5月2日 申請日期2011年9月8日 優(yōu)先權(quán)日2011年9月8日
發(fā)明者毛剛, 陳玉文, 黃曉櫓 申請人:上海華力微電子有限公司