專利名稱：功率半導(dǎo)體芯片封裝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導(dǎo)體芯片封裝并且更具體地涉及功率半導(dǎo)體芯片的封裝。
背景技術(shù)：
半導(dǎo)體器件制造商持續(xù)致力于增加它們的產(chǎn)品的性能同時減少它們的制造成本。 在半導(dǎo)體器件制造中的成本密集區(qū)是封裝半導(dǎo)體芯片。如本領(lǐng)域技術(shù)人員所知，在晶片中制作集成電路，然后切分晶片以生產(chǎn)半導(dǎo)體芯片。一個或者多個半導(dǎo)體芯片放置于封裝中以保護(hù)它們免受環(huán)境和物理影響從而保證可靠性和性能。封裝半導(dǎo)體芯片增加制造半導(dǎo)體器件的成本和復(fù)雜性，因?yàn)榉庋b設(shè)計應(yīng)當(dāng)不僅提供保護(hù)而且它們也應(yīng)當(dāng)允許向和從半導(dǎo)體芯片發(fā)送電信號。


包括附圖以提供對實(shí)施例的進(jìn)一步理解，并且附圖并入于本說明書中并且構(gòu)成本說明書的部分。附示了實(shí)施例并且與描述一起用于說明實(shí)施例的原理。其它實(shí)施例和實(shí)施例的許多預(yù)計優(yōu)點(diǎn)將在它們通過參照以下具體描述而變得更好理解時容易得到認(rèn)識。 附圖的元件未必相對于彼此按比例繪制。相似參考標(biāo)號表示對應(yīng)的類似部分。圖1是半導(dǎo)體器件的一個實(shí)施例的橫截面圖，該半導(dǎo)體器件包括裝配于導(dǎo)電載體上的功率半導(dǎo)體芯片；
圖2是圖1的功率半導(dǎo)體器件的簡化圖示，示出了載體在功率半導(dǎo)體芯片上施加的張應(yīng)力；
圖3是根據(jù)圖1中所示的實(shí)施例的一個具體實(shí)施例的橫截面圖； 圖4是圖示了針對如圖3中所示的載體上在應(yīng)力加載條件下裝配的相同功率半導(dǎo)體芯片的總體(ensemble)和針對在無外部張應(yīng)力下操作的相同功率半導(dǎo)體芯片的總體的接通電阻概率分布的圖5是一個實(shí)施例的橫截面圖，該實(shí)施例包括在嵌入功率半導(dǎo)體芯片的封裝體中封裝的圖1的半導(dǎo)體器件；
圖6是一個實(shí)施例的橫截面圖，該實(shí)施例包括在嵌入功率半導(dǎo)體芯片和載體的封裝體中封裝的圖1的半導(dǎo)體器件；
圖7是圖示了針對各種厚度的功率半導(dǎo)體芯片的、以Mpa為單位的張應(yīng)力比對以mm2為單位的芯片面積的圖8是在封裝體50中封裝的圖2的半導(dǎo)體器件的圖示，示出了由于封裝工藝而在功率半導(dǎo)體芯片的上主要面(main face)上施加的張應(yīng)力的減輕和向下壓力的增強(qiáng)；并且
圖9是圖示了針對各種厚度的功率半導(dǎo)體芯片的、以μ m為單位的芯片翹曲(warpage) 比對以mm2為單位的芯片面積的圖。
具體實(shí)施例方式
4
在以下具體描述中參照附圖，這些附圖形成該描述的部分并且在這些附圖中通過圖示方式示出了其中可以實(shí)現(xiàn)本發(fā)明的具體實(shí)施例。就這一點(diǎn)而言，參照描述的(一個或多個)附圖的定向來使用諸如“頂部”、“底部”、“前”、“后”、“前導(dǎo)”、“尾隨”等的方向術(shù)語。由于實(shí)施例的部件可以定位于多個不同定向上，所以方向術(shù)語用于圖示而決非限制的目的。 將理解可以利用其它實(shí)施例并且可以做出結(jié)構(gòu)或邏輯改變而不脫離本發(fā)明的范圍。以下具體描述因此將不理解為限制意義，并且本發(fā)明的范圍由所附權(quán)利要求限定。將理解除非另有具體聲明，這里描述的各種示例性實(shí)施例的特征可以相互組合。如在本說明書中采用的，術(shù)語“耦合”和/或“電耦合”并不打算意味著元件必須直接耦合在一起——可以在“耦合”或“電耦合”的元件之間提供居間元件。下面描述包含功率半導(dǎo)體芯片的器件。功率半導(dǎo)體芯片可以有不同類型、可以通過不同技術(shù)來制造并且可以例如包括集成電、光電或者機(jī)電電路或者無源電路(passive)。 功率半導(dǎo)體芯片無需由具體半導(dǎo)體材料例如Si、SiC、SiGe、GaAs制造并且另外可以包含并非是半導(dǎo)體的無機(jī)和/或有機(jī)材料(諸如例如分立無源電路、天線、絕緣體、塑料或者金屬)。 另外，下面描述的器件可以包括更多集成電路以控制功率半導(dǎo)體芯片的功率集成電路。功率半導(dǎo)體芯片可以包括功率MOSFET (金屬氧化物半導(dǎo)體場效應(yīng)晶體管)、IGBT (絕緣柵雙極晶體管)、JFET(結(jié)柵場效應(yīng)晶體管)、功率雙極晶體管或者功率二極管。具體而言，涉及到具有豎直結(jié)構(gòu)的功率半導(dǎo)體芯片，也就是說，以電流可以在與功率半導(dǎo)體芯片的主要面垂直的方向上流動的這樣的方式制作功率半導(dǎo)體芯片。具有豎直結(jié)構(gòu)的功率半導(dǎo)體芯片可以在它的兩個主要面上(也就是說，在它的頂側(cè)和底側(cè)上)具有接觸焊盤。舉例而言，功率MOSFET的源極電極和柵極電極可以處于一個主要面上，而功率MOSFET的漏極電極可以布置于另一主要面上。接觸焊盤可以由鋁、銅或者任何其它適當(dāng)材料制成?？梢韵蚬β拾雽?dǎo)體芯片的接觸焊盤施加一個或者多個金屬層。 金屬層可以例如由鈦、鎳釩、金、銀、銅、鈀、鉬、鎳、鉻或者任何其它適當(dāng)材料制成。金屬層無需同質(zhì)或者由僅一種材料制造，也就是說，在金屬層中包含的材料的各種組成和濃度是可能的。功率半導(dǎo)體芯片可以由體半導(dǎo)體層和在體半導(dǎo)體層上生成的外延層制成。外延層可以具有比體半導(dǎo)體層的厚度更大的厚度。具體而言，外延層可以具有等于或者大于 20 μ m、30 μ m、40 μ m或者50 μ m的厚度。通常，外延層的厚度越大，功率半導(dǎo)體芯片的操作電壓就越高。體半導(dǎo)體層可以具有等于或者少于30 μ m、20 μ m或者15 μ m的厚度?？梢韵蚬β拾雽?dǎo)體芯片施加導(dǎo)電載體。導(dǎo)電載體可以通過與功率半導(dǎo)體芯片的機(jī)械相互作用來明顯影響功率半導(dǎo)體芯片的電性質(zhì)。載體可以是引線框，即結(jié)構(gòu)化的金屬片。 引線框可以具有等于或者大于1. OmmU. 5mm或者2. Omm的厚度以便在功率半導(dǎo)體芯片上施加機(jī)械應(yīng)力。封裝材料可以至少部分覆蓋功率半導(dǎo)體芯片以形成封裝體。封裝材料可以基于聚合物材料，也就是說，它可以包括由任何適當(dāng)硬塑、熱塑或者熱固材料或者疊層(預(yù)浸漬制品)制成的基本材料(在以下中也稱為基質(zhì)材料)。具體而言，可以使用基于環(huán)氧樹脂的基質(zhì)材料?；|(zhì)材料可以嵌入填充物材料(例如Si02、Al203或者AlN顆粒)以調(diào)節(jié)封裝體的物理性質(zhì)，諸如例如彈性模量或者CTE (熱膨脹系數(shù))。封裝材料在它的沉積之后可能僅部分硬化并且可以然后通過施加能量(例如熱、UV光等)來固化和/完全硬化以形成固體封裝體?？梢圆捎酶鞣N技術(shù)來通過封裝材料形成封裝體，例如壓縮模制、轉(zhuǎn)移模制、注入模制、粉末模制、液體模制、點(diǎn)膠(dispense)或者層壓。熱和/或壓力可以用來施加封裝材料。封裝體可以被設(shè)計成通過與功率半導(dǎo)體芯片的機(jī)械相互作用來明顯影響功率半導(dǎo)體芯片的電性質(zhì)。封裝體可以具有等于或者大于50，OOOMPa的彈性模量和/或大到足以滿足如下條件的芯片覆蓋厚度(即在功率半導(dǎo)體芯片的上表面上的厚度)芯片覆蓋厚度與功率半導(dǎo)體芯片的厚度、連接層的厚度和導(dǎo)電載體的厚度的總和的比值等于或者大于3以便在功率半導(dǎo)體芯片上施加壓縮或者向下壓力。圖1在橫截面中示意地圖示了功率器件100。器件100包括功率半導(dǎo)體芯片10。 功率半導(dǎo)體芯片10具有在功率半導(dǎo)體芯片10的第一主要面12上布置的一個或者多個第一接觸焊盤11并且具有在功率半導(dǎo)體芯片10的與第一主要面12相對的第二主要面14上布置的一個或者多個第二接觸焊盤13。另外，功率器件100包括功率半導(dǎo)體芯片10裝配于其上的載體20。功率半導(dǎo)體芯片10是豎直器件，即電流可以在與功率半導(dǎo)體芯片10的主要面12、 14垂直的方向上流動。在一個實(shí)施例中，功率半導(dǎo)體芯片10是功率晶體管，并且(一個或多個)第一接觸焊盤11可以形成源極端子而(一個或多個)第二接觸焊盤13可以形成漏極端子。在這一實(shí)施例中，柵極端子(未示出)通常布置于功率半導(dǎo)體芯片10的第一主要面12 上。在其它實(shí)施例中，功率半導(dǎo)體芯片10可以是功率二極管，并且(一個或多個)第一接觸焊盤11可以例如形成陽極端子而(一個或多個)第二接觸焊盤13可以形成功率二極管的陰極端子，或者反之亦然。更具體而言，功率半導(dǎo)體芯片10可以包括例如在體半導(dǎo)體層16上布置的外延層 15。本領(lǐng)域技術(shù)人員非常了解用于生產(chǎn)這樣的結(jié)構(gòu)的多種半導(dǎo)體處理技術(shù)。簡言之，可以在由半導(dǎo)體材料制成的晶片上制作功率半導(dǎo)體芯片10。晶片的上表面可以對應(yīng)于圖1中的體半導(dǎo)體層16的上表面。晶片(例如硅晶片)可以由適當(dāng)雜質(zhì)原子(摻雜物)摻雜以增強(qiáng)體半導(dǎo)體層16的半導(dǎo)體材料的電導(dǎo)率。舉例而言，可以摻雜晶片以獲得高電導(dǎo)率的η+摻雜體硅層16。仍然在前端晶片處理期間，可以在晶片的上表面上生成外延層15?？梢允褂帽绢I(lǐng)域技術(shù)人員所知的所有外延技術(shù)，例如MBE (分子束外延)、LPE (液相外延)等。外延層15 被設(shè)計成包含ρ-η結(jié)序列以形成豎直功率器件的有源半導(dǎo)體區(qū)。在外延層15的上表面12上形成(一個或多個)第一接觸焊盤11。仍然可以在晶片處理期間、也就是在前端處理期間實(shí)現(xiàn)這一步驟。在其它實(shí)施例中，可以在將晶片分離成多個功率半導(dǎo)體芯片10之后在單個功率半導(dǎo)體芯片10上形成(一個或多個)第一接觸焊盤 11。類似于(一個或多個)第一接觸焊盤11，在對完整晶片的晶片處理期間或者在從晶片切分的功率半導(dǎo)體芯片10上形成(一個或多個)第二接觸焊盤13。可以經(jīng)由接觸焊盤11、13電接入集成功率電路和可能更多集成電路。接觸焊盤 11、13可以由金屬例如鋁或者銅制成并且可以具有任何期望的形狀和尺寸?？梢栽谳d體20的上表面上裝配功率半導(dǎo)體芯片10。焊接材料(例如，例如包括 AuSn和/或其它金屬材料的擴(kuò)散焊接材料)的連接層17可以用來將(一個或多個)第二接
6觸焊盤13電連接和機(jī)械固定到載體20。載體20可以有各種類型。在一個實(shí)施例中，載體20可以是圖案化的金屬片或者板，例如引線框。載體20可以包括相互由間距分離的金屬板區(qū)。在另一實(shí)施例中，載體20 可以是連續(xù)、非圖案化的金屬板或者片?？梢酝ㄟ^壓印和/或碾磨工藝來生產(chǎn)載體20。由其制成載體的金屬可以例如包括銅、鋁、鎳、金、或者基于這些金屬中的一種或者多種的任何合金的組中的一種或者多種金屬。載體(例如引線框)可以由一個單體金屬層或者多金屬層結(jié)構(gòu)制成。載體20可以用作用于耗散由功率半導(dǎo)體芯片10生成的熱的散熱器。Dl是在載體20與外延層15之間的距離、也就是在載體20的上表面與外延層15 的開頭(在圖1中所示的例子中，外延層15的開頭是在體硅層16與外延層15之間的過渡) 之間的距離。距離Dl是對載體20在功率半導(dǎo)體芯片10的外延層15上施加(exercise)的應(yīng)力程度具有強(qiáng)影響的參數(shù)。通常，載體20的CTE和半導(dǎo)體芯片10的CTE明顯不同。一般而言，載體20的CTE可以例如為功率半導(dǎo)體芯片10的CTE的5、6、7、8、9、10或者甚至更多倍。舉例而言，由硅制成的功率半導(dǎo)體芯片10具有約2. 55ppm的CTE，而由銅制成的典型引線框的CTE為約18ppm。因此，在焊接之后，由于載體20的收縮明顯大于功率半導(dǎo)體芯片 10的收縮，所以載體20 (例如引線框)在功率半導(dǎo)體芯片10上施加高張應(yīng)力。在簡化地示出了半導(dǎo)體芯片100的圖2中圖示了這一點(diǎn)。載體20的收縮由箭頭 “收縮”表示。在功率半導(dǎo)體芯片10上施加的張應(yīng)力由箭頭“張應(yīng)力”表示。如圖2中顯然的，張應(yīng)力在豎直方向上(也就是在與在水平方向上伸展的載體20的延伸基本上垂直的方向上)作用于功率半導(dǎo)體芯片10的外圍區(qū)。張應(yīng)力伴隨有翹曲，即迫使半導(dǎo)體器件10變成弓形或者凸形。在圖2中，為了圖示起見而夸大功率半導(dǎo)體芯片10和載體20的曲率。另外，虛線對應(yīng)于功率半導(dǎo)體芯片10和載體20在焊接之前的直線延伸。距離Dl越短，作用于功率半導(dǎo)體芯片10的張應(yīng)力就越大。根據(jù)實(shí)施例，已經(jīng)發(fā)現(xiàn) 作用于外延層15的高張應(yīng)力改進(jìn)功率半導(dǎo)體芯片10的電性質(zhì)。具體而言，通過增強(qiáng)作用于功率半導(dǎo)體芯片10的外延層15的外部張應(yīng)力來明顯減少功率半導(dǎo)體芯片10的接通狀態(tài)電阻(Ron)。換而言之，通過設(shè)計Dl=50 μ m來向功率半導(dǎo)體芯片10的外延層15中選擇性地引入張應(yīng)力。另外，可以使用更小尺度，諸如Dl=40 μ m或者30 μ m或者20 μ m或者甚至10 μ m。 這與常規(guī)方式對照，在常規(guī)方式中使用大的Dl尺度以便補(bǔ)償不同CTE并且因此減少作用于功率半導(dǎo)體芯片10的張應(yīng)力。可以通過使用由易碎焊接材料(諸如例如基于AuSn的焊接材料)制成的連接層17 來增強(qiáng)作用于外延層15的張應(yīng)力。AuSn具有約59，OOOMpa的高彈性模量。也可以使用其它無鉛焊接材料。這與常規(guī)方式對照，在常規(guī)方式中使用可變形或者彈性接合材料(諸如基于1 的導(dǎo)電粘合劑或者焊接材料)以便補(bǔ)償不同CTE并且因此減少作用于半導(dǎo)體芯片10 的張應(yīng)力?？梢酝ㄟ^使用焊接材料的薄連接層17來增強(qiáng)作用于外延層15的張應(yīng)力。例如， 焊接材料的連接層17可以如10μπι、5μπι、2μπι或者甚至Ιμπι那樣薄或者比此更薄。另外，第二接觸焊盤13可以具有等于或者少于2 μ m或者甚至1 μ m的厚度。這與常規(guī)方式對照，在常規(guī)方式中使用明顯厚度的連接層以便補(bǔ)償不同CTE并且因此減少作用于半導(dǎo)體芯片10的張應(yīng)力。
可以通過使用擴(kuò)散焊接材料來增強(qiáng)作用于功率半導(dǎo)體芯片10的外延層15的張應(yīng)力。擴(kuò)散焊接材料(諸如例如AuSruCuSn、AgSn)可以具有由至少兩種焊料成分形成的金屬間相。第一焊料成分具有比金屬間相的熔點(diǎn)更低的熔點(diǎn)，而第二焊料成分具有比金屬間相的熔點(diǎn)更高的熔點(diǎn)。此外，擴(kuò)散焊料在它的擴(kuò)散區(qū)中可以包括填充物材料的納米顆粒，這可以防止在熱機(jī)加載的情況下形成源于金屬間相的微裂紋。擴(kuò)散焊接材料所產(chǎn)生的連接是易碎的，可以具有如上文提到的高彈性模量并且可以如上文提到的那樣薄。因此，用于連接層 17的無鉛擴(kuò)散焊料連接高度適合于向功率半導(dǎo)體芯片10有效地施加由載體20所產(chǎn)生的張應(yīng)力?？梢酝ㄟ^使用薄的體半導(dǎo)體層16來增強(qiáng)作用于外延層15的張應(yīng)力。例如在一個實(shí)施例中，體半導(dǎo)體層16可以如30 μ m那樣薄或者比此更薄，具體為20 μ m、15 μ m或者甚至10 μ m。這可以通過將晶片在它的底側(cè)減薄以生成如下共同平面晶片表面來實(shí)現(xiàn)，該共同平面晶片表面包括功率半導(dǎo)體芯片10的第二主要面14。可以例如通過研磨或者拋光(lap) 來實(shí)現(xiàn)減薄。盡管研磨工具使用磨輪，但是拋光工具使用如下流體(“漿”)，該流體充有在兩個表面之間作用的“滾動”磨蝕顆粒。例如可以應(yīng)用CMP (化學(xué)機(jī)械拋光)。由于體半導(dǎo)體層16對半導(dǎo)體器件100的性能無影響(它向第二接觸焊盤13簡單地提供高度導(dǎo)電結(jié))，所以可以繼續(xù)減薄晶片直至達(dá)到最小研磨厚度容限。在一個實(shí)施例中，體半導(dǎo)體層16可以如 10 μ m、5 μ m或者甚至2 μ m那樣薄或者比此更薄。這可以通過在晶片的底側(cè)蝕刻它以生成如下共同平面晶片表面來實(shí)現(xiàn)，該共同平面晶片表面包括功率半導(dǎo)體芯片10的第二主要面14。由于體半導(dǎo)體層16對半導(dǎo)體器件100的性能無操作影響(除了向第二接觸焊盤13 提供高度導(dǎo)電結(jié)之外)，所以可以繼續(xù)蝕刻晶片直至達(dá)到最小蝕刻厚度容限。使用這些方法中的一種或者多種方法，作用于外延層15的張應(yīng)力可以設(shè)置成約數(shù)百M(fèi)pa，例如多于200Mpa、500Mpa或者甚至lOOOMpa。甚至可以獲得如一個或者多個GPa 那樣高的張應(yīng)力。將注意張應(yīng)力必須未超過斷裂張應(yīng)力，其例如對于操作電壓約為500V的典型硅功率芯片而言約為5GPa。將注意其它設(shè)計參數(shù)可以用來調(diào)節(jié)向外延層15施加的張應(yīng)力程度。舉例而言，載體20的厚度Dear可以對張應(yīng)力加載具有一些影響。根據(jù)一個方面，導(dǎo)電載體20的厚度 Dear與功率半導(dǎo)體芯片10的厚度Dchip、第二接觸焊盤13的厚度Dpad和連接層17的厚度Dcon的總和的比值等于或者大于3，即
Dear/ (Dchip + Dpad + Dcon) =3 (1)。這一比值甚至可以等于或者大于5，具體為7、更具體為10。載體20的厚度Dear 越大，將熱運(yùn)送出半導(dǎo)體器件100就越高效。圖3是根據(jù)圖1中所示的實(shí)施例的一個具體示例性實(shí)施例的橫截面圖。圖3 中所示的半導(dǎo)體器件200是操作電壓為600V的功率M0SFET。載體20是例如具有厚度 Dcar=L 3mm的由銅制成的引線框。一般而言，Dear可以等于或者大于1.0mm或者甚至 2. 0mm。連接層17由AuSn擴(kuò)散焊料制成并且具有1. 2 μ m的厚度。第二接觸焊盤13包括由鋁(Al)制成的下焊盤層13a、在下焊盤層13a之后并且由鈦(Ti)制成的上焊盤層13b以及在上焊盤層1 之后并且由鎳釩(NiV)制成的涂層13c。這些第二接觸焊盤層13a、13b、 13c可以例如具有約400nm (Al層)、400nm (Ti層)和75nm (NiV層)的厚度。因此，連接層 17和第二接觸焊盤13的總厚度Dcon + Dpad約如2. 075 μ m那樣小。如果期望的話，這一
8厚度Dcon + Dpad也可以容易減少成等于或者小于2.0 μ m。繼續(xù)圖3，體半導(dǎo)體層16可以由η+摻雜硅制成并且可以具有約17.5μπι的厚度 Dbulk(見圖1)?？梢酝ㄟ^晶片研磨來獲得這一厚度。摻雜體半導(dǎo)體層16可以實(shí)質(zhì)上表現(xiàn)為金屬。在體半導(dǎo)體層16與第二接觸焊盤13的下焊盤層13a之間的退化半導(dǎo)體金屬結(jié)也具有高電導(dǎo)率。體半導(dǎo)體層16和第二接觸焊盤13代表功率MOSFET的漏極端子。外延層15代表功率半導(dǎo)體芯片10的有源區(qū)。在這一例子中，它具有52. 5μπι的厚度D印i (見圖1)從而允許約600V的操作電壓。外延層15包括位于圖3中的箭頭p-n 所指示的外延層的區(qū)域內(nèi)的一連串p-n結(jié)。一般而言，外延層15可以具有等于或者大于 20 μ m、具體等于或者大于30 μ m、更具體等于或者大于40 μ m或者具體等于或者大于50 μ m 的厚度。作為經(jīng)驗(yàn)法則，每100V的操作電壓可能需要約9μπι的外延層厚度。因此，豎直功率半導(dǎo)體芯片10可以具有等于或者大于200V、具體等于或者大于300V、更具體等于或者大于400V或者具體等于或者大于500V的操作電壓。在外延層15內(nèi)提供高度導(dǎo)電插塞(plug) 41。高度導(dǎo)電插塞41電連接到外延層 15的p-n結(jié)以形成其源極接觸。導(dǎo)電插塞41由在外延層15的頂部上提供的第一絕緣層42 (諸如例如氧化物層) 覆蓋。絕緣層42在圖3中稱為EOX并且配置成具有如下開口，經(jīng)過這些開口可以接入導(dǎo)電插塞41。第一結(jié)構(gòu)化的金屬層43可以布置于絕緣層42上。第一結(jié)構(gòu)化的金屬層43可以用于提供電功能，諸如例如功率MOSFET的靜電屏蔽。另外，在圖3的截面圖中未示出的附加結(jié)構(gòu)化的金屬層可以布置于外延層15的上面12附近，例如用于提供附加連接性和/或信號路由的結(jié)構(gòu)化的金屬層(諸如例如用于形成外延層15的p-n結(jié)的柵極接觸的結(jié)構(gòu)化的金屬層)。第二結(jié)構(gòu)化的絕緣層44諸如例如氧化物層可以布置于第一結(jié)構(gòu)化的金屬層43 上。第二絕緣層44在圖3中稱為ZwOX，被配置成具有如下開口，經(jīng)過這些開口第二金屬層45可以電接觸導(dǎo)電插塞41。第二金屬層45可以例如由AlSiCu制成并且可以代表功率 MOSFET的源極端子。另外，可以提供聚合物層46以覆蓋第二金屬層45?？梢允褂镁酆衔锊牧?，諸如聚對二甲苯、光致抗蝕劑材料、酰亞胺、環(huán)氧樹脂、硬塑料或者硅樹脂。舉例而言，層42、43、44、45和46可以具有以下厚度尺度。第一絕緣層42可以具有2. 4 μ m的厚度Dinsl，第二絕緣層44可以具有1. 5 μ m的厚度Dins2，第一金屬層43可以具有5. 0 μ m的厚度Dmet，并且聚合物層46可以具有6. 0 μ m的厚度Dpoly。將注意這些層的尺度、材料和提供是示例性并且根據(jù)半導(dǎo)體設(shè)計的需求而經(jīng)受變化。圖4是圖示了針對如圖3中所示的載體(引線框)20上裝配的N個相同功率半導(dǎo)體芯片10的總體和針對在無張應(yīng)力下操作的N個相同功率半導(dǎo)體芯片10的總體的Ron概率分布的圖。χ軸顯示以毫歐姆(mohm)為單位的Ron，而y軸是按對數(shù)刻度繪制的范圍從 0至1的概率。圖4圖示了 Ron對于應(yīng)力加載的功率半導(dǎo)體芯片10 (測量結(jié)果沿著線A顯露)和在無外部應(yīng)力的條件下的功率半導(dǎo)體芯片10 (測量結(jié)果沿著線B顯露)而言明顯不同。盡管在無外部應(yīng)力的條件下獲得Ron=90毫歐姆的平均值，但是施加外部應(yīng)力將接通狀態(tài)電阻Ron減少至Ron=65毫歐姆的平均值。因此，在這一例子中，可以通過施加外部張應(yīng)力來達(dá)到相對于65毫歐姆的目標(biāo)值而言Ron平均減少38%。換而言之，在外延層15中的
9p-n結(jié)上施加外部應(yīng)力明顯增加外延層15中的電荷載流子遷移率。將注意圖4還示范每個總體內(nèi)的Ron標(biāo)準(zhǔn)偏差與在Ron的相應(yīng)平均值之間的差相比是小的。因此，借助這里說明的機(jī)械測量和方法來形成外部張應(yīng)力以及外部張應(yīng)力對功率半導(dǎo)體芯片10的電性能的影響是清楚系統(tǒng)性和高度可再現(xiàn)的結(jié)果。圖5示意地圖示了一個實(shí)施例的半導(dǎo)體器件300的橫截面圖，其包括在嵌入功率半導(dǎo)體芯片10的封裝體50中封裝的圖1的半導(dǎo)體器件100。封裝體50也可以部分或者完全嵌入載體20。舉例而言，在圖5中所示的半導(dǎo)體器件300中，載體20在一個側(cè)面22從封裝體50突出并且在另一側(cè)面21、上面23和與上面23相對的下面M由封裝體50覆蓋。圖6圖示了根據(jù)一個實(shí)施例的半導(dǎo)體器件400的橫截面圖。除了載體20的下面 24保持暴露(即未由封裝體50覆蓋)之外，半導(dǎo)體器件400類似于圖5的半導(dǎo)體器件300。封裝體50可以由任何適當(dāng)硬塑、熱塑或者熱固(基質(zhì))材料或者疊層(例如預(yù)浸漬制品(預(yù)浸漬纖維的簡稱))制成。具體而言，可以使用基于環(huán)氧樹脂的(基質(zhì))材料。形成封裝體50的電介質(zhì)(基質(zhì))材料可以包含填充物材料。舉例而言，填充物材料可以由小的玻璃顆粒(SiO2)或者其它電絕緣礦物填充物材料如Al2O3或者有機(jī)填充物材料構(gòu)成。電介質(zhì)材料在它的沉積之后可能僅部分硬化并且可以通過施加能量(例如熱、UV光等)來完全硬化以形成封裝體50?？梢圆捎酶鞣N技術(shù)來通過電介質(zhì)材料形成封裝體50，例如壓縮模制、轉(zhuǎn)移模制、注入模制、粉末模制、液體模制、點(diǎn)膠或者層壓。例如，可以使用壓縮模制。在壓縮模制中，向打開的下半個模具(載體20和裝配于其上的功率半導(dǎo)體芯片10放置于該半個模具中)中點(diǎn)膠液體模制材料。然后，在點(diǎn)膠液體模制材料之后，上半個模具被下移并且展開液體模制材料直至完全填充在下半個模具與上半個模具之間形成的腔。這一工藝可以伴隨有施加熱和壓力。圖7是圖示了針對在焊接之后(實(shí)線)和在封裝之后(虛線)的50、100、150、220和 315 μ m各種厚度的功率半導(dǎo)體芯片的、以Mpa為單位的張應(yīng)力比對以mm2為單位的芯片面積的圖。作為第一結(jié)果，發(fā)現(xiàn)張應(yīng)力僅略微依賴于芯片面積。因此認(rèn)為所有尺寸的半導(dǎo)體芯片受益于上文說明的原理。作為第二結(jié)果，張應(yīng)力隨著芯片厚度增加而明顯增強(qiáng)。因此， 功率半導(dǎo)體芯片越厚，通過施加外部應(yīng)力而引起的電效果(電荷載流子遷移率增加)就越顯著。另外作為第三結(jié)果，圖7指示可以通過封裝來明顯減少張應(yīng)力。下面更具體地考慮這一方面。根據(jù)另一方面，封裝體50可以用來向功率半導(dǎo)體芯片10的外延層15施加應(yīng)力。 為此，封裝體50的封裝材料可以具有等于或者大于50，OOOMpa的彈性模量。通過使用由彈性模量等于或者大于50，OOOMPa的封裝材料制成的封裝體50，作用于功率半導(dǎo)體芯片10的應(yīng)力明顯受封裝體50而不是受載體20影響或者甚至受其支配。圖8圖示了當(dāng)在封裝體50中封裝半導(dǎo)體芯片10時在半導(dǎo)體器件(諸如例如圖5的器件300)中作用的力。圖8圖示了由于封裝工藝而作用于功率半導(dǎo)體芯片10的張應(yīng)力的減輕和向下壓力的增強(qiáng)。更具體而言，如圖8中所指示，功率半導(dǎo)體芯片10由于載體20在焊接之后收縮所致的翹曲被封裝體50在硬化期間的收縮所抵消并且由此減少。同時，封裝體50在硬化期間的收縮使封裝體50在功率半導(dǎo)體芯片10的上主要面12上生成向下壓力。 兩種效果(翹曲和張應(yīng)力的減少以及向下壓力的增強(qiáng))強(qiáng)依賴于封裝體50的封裝材料的彈
10性模量。封裝體50的封裝材料的彈性模量越大，(固化的)封裝材料在功率半導(dǎo)體芯片10 的上主要芯片面12上施加的翹曲和張應(yīng)力的減少以及向下壓力的增強(qiáng)就越大。一般而言， 封裝材料的彈性模量甚至可以等于或者大于60，OOOMPa、具體等于或者大于70，OOOMpa或者等于或者大于80，OOOMPa。這可以通過向封裝材料添加填充物材料來實(shí)現(xiàn)，填充物材料在封裝材料中的百分比可以等于或者大于SOvoW (體積百分比)、具體等于或者大于85voW)。 與在圖8中示例的相同的原理適用于圖6中所示的半導(dǎo)體器件400。簡言之，封裝體50將張應(yīng)力轉(zhuǎn)換成向下壓力，而轉(zhuǎn)換效率隨著封裝材料的彈性模量而增加。已經(jīng)發(fā)現(xiàn)在功率半導(dǎo)體芯片10的上主要面12上施加外部壓力將接通狀態(tài)電阻 Ron減少至與和相同翹曲(該翹曲是針對給定芯片厚度的張應(yīng)力的測量)但是在功率半導(dǎo)體芯片10的上主要面12上的更低外部壓力關(guān)聯(lián)的Ron值相比明顯更低的值。因此，提供由等于或者大于50，OOOMPa的彈性模量制成的封裝材料允許減少翹曲(并且因此減少張應(yīng)力) 并且可以同時改進(jìn)功率半導(dǎo)體芯片10的電性能。圖9是圖示了針對50 μ m、100 μ m、150 μ m、220 μ m和315 μ m各種厚度的功率半導(dǎo)
體芯片的、以Pm為單位的芯片翹曲比對以mm2為單位的芯片面積的圖。實(shí)線對應(yīng)于在焊接之后的芯片翹曲，而虛線對應(yīng)于在封裝之后的(減少的)芯片翹曲。將注意針對所有芯片面積通過封裝來減少芯片翹曲。芯片翹曲在封裝之后的減少隨著芯片面積而增加。另外， 芯片翹曲隨著芯片厚度而略微減少。注意作用于功率半導(dǎo)體芯片10的外部張應(yīng)力針對給定芯片厚度僅依賴于翹曲。表1涉及設(shè)計與圖3中所示的半導(dǎo)體器件或者封裝200的設(shè)計類似的稱為封裝 P-S0T223-4的半導(dǎo)體器件。因此，為了避免重復(fù)，參照半導(dǎo)體器件200。表1 -封裝材料的機(jī)械性質(zhì)
權(quán)利要求
1.一種器件，包括豎直功率半導(dǎo)體芯片，具有外延層和體半導(dǎo)體層， 第一接觸焊盤，布置于所述功率半導(dǎo)體芯片的第一主要面上，第二接觸焊盤，布置于所述功率半導(dǎo)體芯片的第二主要面上，所述第二主要面與所述第一主要面相對，以及導(dǎo)電載體，附著到所述第二接觸焊盤，其中在所述導(dǎo)電載體與所述外延層之間的距離等于或者少于50 μ m。
2.根據(jù)權(quán)利要求1所述的器件，還包括連接層，位于所述第二接觸焊盤與所述導(dǎo)電載體之間，其中所述連接層具有等于或者少于IOym的厚度。
3.根據(jù)權(quán)利要求2所述的器件，其中所述連接層包括擴(kuò)散焊接材料。
4.根據(jù)權(quán)利要求1所述的器件，其中所述體半導(dǎo)體層具有等于或者少于30μ m的厚度。
5.根據(jù)權(quán)利要求1所述的器件，其中所述外延層具有等于或者大于20μ m的厚度。
6.根據(jù)權(quán)利要求1所述的器件，其中所述功率半導(dǎo)體芯片是操作電壓等于或者大于 200V的豎直功率晶體管。
7.一種器件，包括 豎直功率半導(dǎo)體芯片，具有外延層和體半導(dǎo)體層， 第一接觸焊盤，布置于所述功率半導(dǎo)體芯片的第一主要面上，第二接觸焊盤，布置于所述功率半導(dǎo)體芯片的與所述第一主要面相對的第二主要面上，導(dǎo)電載體，以及連接層，位于所述第二接觸焊盤與所述導(dǎo)電載體之間，其中所述導(dǎo)電載體的厚度與所述功率半導(dǎo)體芯片的厚度、所述第二接觸焊盤的厚度和所述連接層的厚度的總和的比值等于或者大于3。
8.根據(jù)權(quán)利要求7所述的器件，其中所述比值等于或者大于5。
9.根據(jù)權(quán)利要求7所述的器件，其中所述連接層具有等于或者少于10μ m的厚度。
10.根據(jù)權(quán)利要求7所述的器件，其中所述導(dǎo)電載體具有等于或者大于1.Omm的厚度。
11.根據(jù)權(quán)利要求7所述的器件，其中所述功率半導(dǎo)體芯片是操作電壓等于或者大于 200V的豎直功率晶體管。
12.—種器件，包括豎直功率半導(dǎo)體芯片，具有外延層和體半導(dǎo)體層， 第一接觸焊盤，布置于所述功率半導(dǎo)體芯片的第一主要面上，第二接觸焊盤，布置于所述功率半導(dǎo)體芯片的與所述第一主要面相對的第二主要面上，導(dǎo)電載體，以及封裝體，包括覆蓋所述功率半導(dǎo)體芯片的封裝材料，其中所述封裝材料具有等于或者大于50，OOOMPa的彈性模量。
13.根據(jù)權(quán)利要求12所述的器件，其中所述封裝材料的彈性模量等于或者大于 60，OOOMPa0
14.根據(jù)權(quán)利要求12所述的器件，還包括連接層，位于所述第二接觸焊盤與所述導(dǎo)電載體之間，其中所述連接層的材料的彈性模量等于或者大于50，OOOMPa0
15.根據(jù)權(quán)利要求12所述的器件，其中所述封裝材料包括填充物材料，填充物材料在所述封裝材料中的百分比等于或者大于80vd%。
16.根據(jù)權(quán)利要求12所述的器件，其中所述功率半導(dǎo)體芯片是操作電壓等于或者大于 200V的豎直功率晶體管。
17.一種器件，包括豎直功率半導(dǎo)體芯片，具有外延層和體半導(dǎo)體層， 第一接觸焊盤，布置于所述功率半導(dǎo)體芯片的第一主要面上，第二接觸焊盤，布置于所述功率半導(dǎo)體芯片的與所述第一主要面相對的第二主要面上，導(dǎo)電載體，連接層，位于所述第二接觸焊盤與所述導(dǎo)電載體之間，以及封裝體，包括覆蓋所述功率半導(dǎo)體芯片的封裝材料，其中在所述功率半導(dǎo)體芯片的上表面與所述封裝體的上表面之間的距離與所述功率半導(dǎo)體芯片的厚度、所述第二接觸焊盤的厚度、所述連接層的厚度和所述導(dǎo)電載體的厚度的總和的比值等于或者大于3。
18.根據(jù)權(quán)利要求17所述的器件，其中所述比值等于或者大于5。
19.一種制造器件的方法，所述方法包括提供具有外延層和體半導(dǎo)體層的豎直功率半導(dǎo)體芯片， 提供在所述功率半導(dǎo)體芯片的第一主要面上布置的第一接觸焊盤， 提供在所述功率半導(dǎo)體芯片的與所述第一主要面相對的第二主要面上布置的第二接觸焊盤，并且在附著到所述第二接觸焊盤的導(dǎo)電載體上裝配所述豎直功率半導(dǎo)體芯片，其中在所述導(dǎo)電載體與所述外延層之間的距離少于50 μ m。
20.根據(jù)權(quán)利要求19所述的方法，還包括在所述第二接觸焊盤與所述導(dǎo)電載體之間施加連接層，所述連接層具有等于或者少于 IOym的厚度。
21.根據(jù)權(quán)利要求19所述的方法，其中所述體半導(dǎo)體層具有等于或者少于30μ m的厚度。
22.根據(jù)權(quán)利要求19所述的方法，其中所述外延層具有等于或者大于20μ m的厚度。
23.根據(jù)權(quán)利要求19所述的方法，其中所述導(dǎo)電載體的厚度與所述功率半導(dǎo)體芯片的厚度、所述第二接觸焊盤的厚度和所述連接層的厚度的總和的比值等于或者大于3。
全文摘要
本發(fā)明涉及功率半導(dǎo)體芯片封裝。一種器件包括具有外延層和體半導(dǎo)體層的豎直功率半導(dǎo)體芯片。第一接觸焊盤布置于功率半導(dǎo)體芯片的第一主要面上，而第二接觸焊盤布置于功率半導(dǎo)體芯片的與第一主要面相對的第二主要面上。該器件還包括附著到第二接觸焊盤的導(dǎo)電載體。
文檔編號H01L21/60GK102403279SQ201110267260
公開日2012年4月4日 申請日期2011年9月9日 優(yōu)先權(quán)日2010年9月9日
發(fā)明者奧特倫巴 R. 申請人:英飛凌科技股份有限公司