專利名稱：集成電路結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路結(jié)構(gòu)，特別涉及一種具有一下介電層及多層上介電層的集成電路結(jié)構(gòu)。
背景技術(shù)：
動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器已廣泛地應(yīng)用于集成電路元件之中。傳統(tǒng)的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的存儲(chǔ)胞由一金屬氧化物場(chǎng)效應(yīng)晶體管與一電容器構(gòu)成，其中該晶體管的源極電氣連接于該電容器上層電極。電容器用以儲(chǔ)存電荷(代表數(shù)據(jù))，而高電容值可避免數(shù)據(jù)因漏流而流失。增加電容器的電荷儲(chǔ)存能力可通過(guò)增加介電材料的介電常數(shù)或降低介電材料的厚度。然而，隨著半導(dǎo)體技術(shù)進(jìn)入次微米或深次微米世代，傳統(tǒng)的電容器制備技術(shù)已不符使用。因此，研究人員目前正在發(fā)展具有較大介電常數(shù)的介電材料并增加電容器的面積，以便增加電容值。
此外，隨著MOS晶體管的尺寸縮小，MOS晶體管的超薄柵極氧化物層產(chǎn)生不佳的漏電問(wèn)題。為了減少漏電并保持高驅(qū)動(dòng)電流，低等效氧化層厚度(Equivalent OxideThickness ；E0T)可通過(guò)使用較厚膜層而實(shí)現(xiàn)。隨著電子元件尺寸持續(xù)減少，必須對(duì)應(yīng)地增進(jìn)這些元件的特性,如此這些元件方可符合其效能上的要求。就金屬-絕緣體-金屬結(jié)構(gòu)的電容器而言，這些要求決定必要的電容值及介電漏電流。電容器和金屬的介面在電容器的效能上扮演著至關(guān)重要的角色，必須特別關(guān)注介面的設(shè)計(jì)。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)存在的上述問(wèn)題，本發(fā)明提供一種具有一下介電層及多層上介電層的集成電路結(jié)構(gòu)。本發(fā)明的集成電路結(jié)構(gòu)的一實(shí)施例，包含一半導(dǎo)體基板；一下介電層，設(shè)置于該半導(dǎo)體基板上；至少二層上介電層，設(shè)置于該下介電層上，其中該至少二層上介電層的一層為氧化鋁層，另一層為氧化硅層；以及一導(dǎo)電層，設(shè)置于該至少二層上介電層上。本發(fā)明的集成電路結(jié)構(gòu)的另一實(shí)施例，包含一下電極；一下介電層，設(shè)置于該下電極上；至少二層上介電層，設(shè)置于該下介電層上，其中該至少二層上介電層的一層為氧化鋁層，另一層為氧化硅層；以及一上電極，設(shè)置于該至少二層上介電層上。本發(fā)明的電容值及介電漏電流等效能指標(biāo)滿足了存儲(chǔ)器的發(fā)展要求。上文已相當(dāng)廣泛地概述本發(fā)明的技術(shù)特征，以使下文的本發(fā)明詳細(xì)描述得以獲得較佳了解。構(gòu)成本發(fā)明的申請(qǐng)專利范圍的的其它技術(shù)特征將描述于下文。本發(fā)明所屬技術(shù)領(lǐng)域中普通技術(shù)人員應(yīng)了解，可相當(dāng)容易地利用下文揭示的概念與特定實(shí)施例可作為修改或設(shè)計(jì)其它結(jié)構(gòu)或工藝而實(shí)現(xiàn)與本發(fā)明相同的目的。本發(fā)明所屬技術(shù)領(lǐng)域中普通技術(shù)人員也應(yīng)了解，這類等效建構(gòu)無(wú)法脫離所附的權(quán)利要求所界定的本發(fā)明的精神和范圍。


圖I為剖視圖，例示本發(fā)明一實(shí)施例的集成電路結(jié)構(gòu)；圖2為剖視圖，例示本發(fā)明另一實(shí)施例的集成電路結(jié)構(gòu)；圖3為剖視圖，例示本發(fā)明另一實(shí)施例的集成電路結(jié)構(gòu)；圖4為剖視圖，例示本發(fā)明另一實(shí)施例的集成電路結(jié)構(gòu)；圖5例示6個(gè)具有不同上介電層結(jié)構(gòu)(作為絕緣材料)的電容器在0伏特偏壓時(shí)的電容值變化； 圖6例示6個(gè)具有不同上介電層結(jié)構(gòu)(作為絕緣材料)的電容器在0伏特偏壓時(shí)的電容值-頻率的斜率變化；以及圖7例示6個(gè)具有不同上介電層結(jié)構(gòu)(作為絕緣材料)的電容器在-I. 8伏特偏壓時(shí)的漏電流變化。上述附圖中的附圖標(biāo)記說(shuō)明如下10 集成電路結(jié)構(gòu)11 半導(dǎo)體基板13 下介電層15 上介電層17 上介電層19 導(dǎo)電層20 集成電路結(jié)構(gòu)21 半導(dǎo)體基板23 下介電層25 上介電層27 上介電層29 導(dǎo)電層30 集成電路結(jié)構(gòu)31 下電極33 下介電層35 上介電層37 上介電層39 上電極40 集成電路結(jié)構(gòu)41 下電極43 下介電層45 上介電層47 上介電層49 上電極
具體實(shí)施例方式圖I為剖視圖，例示本發(fā)明一實(shí)施例的集成電路結(jié)構(gòu)10。在本發(fā)明的一實(shí)施例中，該集成電路結(jié)構(gòu)10包含一半導(dǎo)體基板11 ;一下介電層13,設(shè)置于該半導(dǎo)體基板11上；至少二層上介電層15、17，設(shè)置于該下介電層13上；以及一導(dǎo)電層19，設(shè)置于該至少二層上介電層15、17上。在本發(fā)明的一實(shí)施例中，該半導(dǎo)體基板11為一硅基板，該導(dǎo)電層19經(jīng)配置以作為一金屬-氧化物-半導(dǎo)體晶體管的柵極，該下介電層13及該至少二層上介電層15、17經(jīng)配置以作為該金屬-氧化物-半導(dǎo)體晶體管的一柵極介電層。在本發(fā)明的一實(shí)施例中，該下介電層13包含金屬氧化物，該金屬氧化物的金屬選自鉿、鋯及其混合物組成的群。在本發(fā)明的一實(shí)施例中，該至少二層上介電層15、17的一層為氧化鋁層，另一層為氧化娃層。在本發(fā)明的一實(shí)施例中，該上介電層15為氧化招層,該上介電層17為氧化娃層。在本發(fā)明的一實(shí)施例中，該氧化鋁層15及該氧化硅層17采用原子層沉積技術(shù)予以制備，該氧化鋁層15的厚度介于I至5埃，該氧化硅層17的厚度介于I至5埃。在本發(fā)明的一實(shí)施例中，該氧化硅層17的厚度實(shí)質(zhì)上等于該氧化鋁層15的厚度。在本發(fā)明的一實(shí)施例中，該下介電層13的厚度介于40至200埃。圖2為剖視圖，例示本發(fā)明另一實(shí)施例的集成電路結(jié)構(gòu)20。在本發(fā)明的一實(shí)施例 中，該集成電路結(jié)構(gòu)20包含一半導(dǎo)體基板21 ;—下介電層23,設(shè)置于該半導(dǎo)體基板21上；至少二層上介電層25、27，設(shè)置于該下介電層23上；以及一導(dǎo)電層29，設(shè)置于該至少二層上介電層25、27上。在本發(fā)明的一實(shí)施例中，該半導(dǎo)體基板21為一娃基板,該導(dǎo)電層29經(jīng)配置以作為一金屬-氧化物-半導(dǎo)體晶體管的柵極，該下介電層23及該至少二層上介電層25,27經(jīng)配置以作為該金屬-氧化物-半導(dǎo)體晶體管的一柵極介電層。在本發(fā)明的一實(shí)施例中，該下介電層23包含金屬氧化物，該金屬氧化物的金屬選自鉿、鋯及其混合物組成的群。在本發(fā)明的一實(shí)施例中，該至少二層上介電層25、27的一層為氧化鋁層，另一層為氧化娃層。在本發(fā)明的一實(shí)施例中，該上介電層25為氧化娃層,該上介電層27為氧化招層。在本發(fā)明的一實(shí)施例中，該氧化硅層25及該氧化鋁層27采用原子層沉積技術(shù)予以制備，該氧化硅層25的厚度介于I至5埃，該氧化鋁層27的厚度介于I至5埃。在本發(fā)明的一實(shí)施例中，該氧化硅層25的厚度實(shí)質(zhì)上等于該氧化鋁層27的厚度。在本發(fā)明的一實(shí)施例中，該下介電層23的厚度介于40至200埃。圖3為剖視圖，例示本發(fā)明一實(shí)施例的集成電路結(jié)構(gòu)30。在本發(fā)明的一實(shí)施例中，該集成電路結(jié)構(gòu)30包含一下電極31 ;—下介電層33,設(shè)置于該下電極31上；至少二層上介電層35、37，設(shè)置于該下介電層33上；以及一上電極39,設(shè)置于該至少二層上介電層35、37上。在本發(fā)明的一實(shí)施例中，該下介電層33及該至少二層上介電層35、37經(jīng)配置以作為一金屬-絕緣材料-金屬電容器的一絕緣材料，該上電極31及該下電極33經(jīng)配置以作為該金屬-絕緣材料-金屬電容器的上下電極。在本發(fā)明的一實(shí)施例中，該下介電層33包含金屬氧化物，該金屬氧化物的金屬選自鉿、鋯及其混合物組成的群。在本發(fā)明的一實(shí)施例中，該至少二層上介電層35、37的一層為氧化鋁層，另一層為氧化娃層。在本發(fā)明的一實(shí)施例中，該上介電層35為氧化招層,該上介電層37為氧化娃層。在本發(fā)明的一實(shí)施例中，該氧化鋁層35及該氧化硅層37采用原子層沉積技術(shù)予以制備，該氧化鋁層35的厚度介于I至5埃，該氧化硅層37的厚度介于I至5埃。在本發(fā)明的一實(shí)施例中，該氧化硅層37的厚度實(shí)質(zhì)上等于該氧化鋁層35的厚度。在本發(fā)明的一實(shí)施例中，該下介電層33的厚度介于40至200埃。
圖4剖視圖，例示本發(fā)明一實(shí)施例的集成電路結(jié)構(gòu)40。在本發(fā)明的一實(shí)施例中，該集成電路結(jié)構(gòu)40包含一下電極41 ;一下介電層43,設(shè)置于該下電極41上；至少二層上介電層45、47，設(shè)置于該下介電層43上；以及一上電極49,設(shè)置于該至少二層上介電層45、47上。在本發(fā)明的一實(shí)施例中，該下介電層43及該至少二層上介電層45、47經(jīng)配置以作為一金屬-絕緣材料-金屬電容器的一絕緣材料，該上電極41及該下電極43經(jīng)配置以作為該金屬-絕緣材料-金屬電容器的上下電極。在本發(fā)明的一實(shí)施例中，該下介電層43包含金屬氧化物，該金屬氧化物的金屬選自鉿、鋯及其混合物組成的群。在本發(fā)明的一實(shí)施例中，該至少二層上介電層45、47的一層為氧化鋁層，另一層為氧化硅層。在本發(fā)明的一實(shí)施例中，該上介電層45為氧化硅層，該上介電層47為氧化鋁層。在本發(fā)明的一實(shí)施例中，該氧化硅層45及該氧化鋁層47采用原子層沉積技術(shù)予以制備，該氧化硅層45的厚度介于I至5埃，該氧化鋁層47的厚度介于I至5埃。在本發(fā)明的一實(shí)施例中，該氧化鋁層47的厚度實(shí)質(zhì)上等于該氧化硅層45的厚度。在本發(fā)明的一實(shí)施例中，該下介電層43的厚度介于40至200埃。 圖5例示6個(gè)具有不同上介電層結(jié)構(gòu)(作為絕緣材料)的電容器在0伏特偏壓時(shí)的電容值變化，其中上介電層結(jié)構(gòu)的組成如下表所示
r n工… n絕緣材料電容器 ---
_下介電層第一上介電層第二上介電層
#1 氧化鋯(100A) 氧化鋁(2A)__X
#2 氧化鋯(100A) 氧化硅(2A)__X
_U3 氧化錯(cuò)(IOOA) 氧化銀(IA) 氧化桂(IA)
#4 氧化鋯(100A) 氧化鋁(2A) 氧化硅(2A)
林5 氧化鋯(100A) 氧化硅(IA) 氧化鋁(IA)
#6 氧化鋯(100A) 氧化硅(2A) 氧化鋁(2A)圖6例示6個(gè)具有不同上介電層結(jié)構(gòu)(作為絕緣材料)的電容器在0伏特偏壓時(shí)的電容值-頻率的斜率變化，圖7例示6個(gè)具有不同上介電層結(jié)構(gòu)(作為絕緣材料)的電容器在-I. 8伏特偏壓時(shí)的漏電流變化。參考圖5,電容器編號(hào)#3、#4、#5、#6(含有氧化招/氧化娃的上介電層疊層結(jié)構(gòu))的電容值明顯大于容器編號(hào)#1、#2 (僅含有單一上介電層結(jié)構(gòu))的電容值。參考圖6,電容器編號(hào)#3、#5、#6 (含有氧化招/氧化娃的上介電層疊層結(jié)構(gòu))的電容值-頻率的斜率明顯小于容器編號(hào)#1、#2(僅含有單一上介電層結(jié)構(gòu))的電容值-頻率的斜率。參考圖7,電容器編號(hào)#3、#4、#5、#6(含有氧化招/氧化娃的上介電層疊層結(jié)構(gòu))的漏電流實(shí)質(zhì)上等于容器編號(hào)#1、#2(僅含有單一上介電層結(jié)構(gòu))的漏電流。特而言之，含有最厚上介電層疊層結(jié)構(gòu)的電容器#5、#6的電容值最大，而電容器#5、#6的漏電流的中位數(shù)則小于電容器#2(僅含有單一氧化硅介電層結(jié)構(gòu))。取決于效能需求，可最佳化上介電層疊層結(jié)構(gòu)以具有最大電容值(電容器編號(hào)#6)，最低漏電流(電容器編號(hào)#4)或最低電容值-頻率的斜率(電容器編號(hào)#5)。本發(fā)明的技術(shù)內(nèi)容及技術(shù)特點(diǎn)已揭示如上，然而本發(fā)明所屬技術(shù)領(lǐng)域中普通技術(shù)人員應(yīng)了解，在不背離所附權(quán)利要求所界定的本發(fā)明精神和范圍內(nèi)，本發(fā)明的教示及揭示可作種種的替換及修飾。例如，上文揭示的許多工藝可以不同的方法實(shí)施或以其它工藝予以取代，或者采用上述二種方式的組合。此外，本申請(qǐng)的權(quán)利范圍并不局限于上文揭示的特定實(shí)施例的工藝、機(jī)臺(tái)、制造、物質(zhì)的成份、裝置、方法或步驟。本發(fā)明所屬技術(shù)領(lǐng)域中普通技術(shù)人員應(yīng)了解，基于本發(fā)明教示及揭示工藝、機(jī)臺(tái)、制造、物質(zhì)的成份、裝置、方法或步驟，無(wú)論現(xiàn)在已存在或日后開(kāi)發(fā)，其與本申請(qǐng)實(shí)施例揭示以實(shí)質(zhì)相同的方式執(zhí)行實(shí)質(zhì)相同的功能，而達(dá)到實(shí)質(zhì)相同的結(jié)果， 也可使用于本發(fā)明。因此，所附的權(quán)利要求用以涵蓋用以此類工藝、機(jī)臺(tái)、制造、物質(zhì)的成份、裝置、方法或步驟。
權(quán)利要求
1.ー種集成電路結(jié)構(gòu)，包含 一半導(dǎo)體基板(11); 一下介電層(13)，設(shè)置于該半導(dǎo)體基板上； 至少ニ層上介電層(15、17或25、27)，設(shè)置于該下介電層上，其中該至少ニ層上介電層的一層為氧化鋁層，另ー層為氧化硅層；以及 一導(dǎo)電層(19)，設(shè)置于該至少ニ層上介電層上。
2.根據(jù)權(quán)利要求I所述的集成電路結(jié)構(gòu)，其中該下介電層包含金屬氧化物，該金屬氧化物的金屬選自鉿、鋯及其混合物組成的群。
3.根據(jù)權(quán)利要求I所述的集成電路結(jié)構(gòu)，其中該至少ニ層上介電層包含 該氧化鋁層(15)，設(shè)置于該下介電層上；以及 該氧化硅層(17)，設(shè)置于該氧化鋁層上。
4.根據(jù)權(quán)利要求3所述的集成電路結(jié)構(gòu)，其中該氧化鋁層的厚度介于I至5埃。
5.根據(jù)權(quán)利要求3所述的集成電路結(jié)構(gòu)，其中該氧化硅層的厚度介于I至5埃。
6.根據(jù)權(quán)利要求I所述的集成電路結(jié)構(gòu)，其中該氧化硅層的厚度實(shí)質(zhì)上等于該氧化鋁層的厚度。
7.根據(jù)權(quán)利要求I所述的集成電路結(jié)構(gòu)，其中該至少ニ層上介電層包含 該氧化硅層(25)，設(shè)置于該下介電層上；以及 該氧化鋁層(27)，設(shè)置于該氧化硅層上。
8.根據(jù)權(quán)利要求I所述的集成電路結(jié)構(gòu)，其中該下介電層的厚度介于40至200埃。
9.根據(jù)權(quán)利要求I所述的集成電路結(jié)構(gòu)，其中該下介電層及該至少ニ層上介電層經(jīng)配置以作為一金屬-氧化物-半導(dǎo)體晶體管的一柵極介電層。
10.ー種集成電路結(jié)構(gòu)，包含 一下電極(31)； 一下介電層(33),設(shè)置于該下電極上； 至少ニ層上介電層(35、37或45、47)，設(shè)置于該下介電層上，其中該至少ニ層上介電層的一層為氧化鋁層，另ー層為氧化硅層；以及 一上電極(39)，設(shè)置于該至少ニ層上介電層上。
11.根據(jù)權(quán)利要求10所述的集成電路結(jié)構(gòu)，其中該下介電層包含金屬氧化物，該金屬氧化物的金屬選自鉿、鋯及其混合物組成的群。
12.根據(jù)權(quán)利要求10所述的集成電路結(jié)構(gòu)，其中該至少ニ層上介電層包含 該氧化鋁層(35)，設(shè)置于該下介電層上；以及 該氧化硅層(37)，設(shè)置于該氧化鋁層上。
13.根據(jù)權(quán)利要求10所述的集成電路結(jié)構(gòu)，其中該至少ニ層上介電層包含 該氧化硅層(45)，設(shè)置于該下介電層上；以及 該氧化鋁層(47)，設(shè)置于該氧化硅層上。
14.根據(jù)權(quán)利要求10所述的集成電路結(jié)構(gòu)，其中該下介電層的厚度介于40至200埃。
全文摘要
本發(fā)明提供一種集成電路結(jié)構(gòu)，其一實(shí)施例包含一半導(dǎo)體基板；一下介電層，設(shè)置于該半導(dǎo)體基板上；至少二層上介電層，設(shè)置于該下介電層上，其中該至少二層上介電層的一層為氧化鋁層，另一層為氧化硅層；以及一導(dǎo)電層，設(shè)置于該至少二層上介電層上。本發(fā)明的集成電路結(jié)構(gòu)的另一實(shí)施例，包含一下電極；一下介電層，設(shè)置于該下電極上；至少二層上介電層，設(shè)置于該下介電層上，其中該至少二層上介電層的一層為氧化鋁層，另一層為氧化硅層；以及一上電極，設(shè)置于該至少二層上介電層上。本發(fā)明的電容值及介電漏電流等效能指標(biāo)滿足了存儲(chǔ)器的發(fā)展要求。
文檔編號(hào)H01L29/423GK102694015SQ20111027664
公開(kāi)日2012年9月26日 申請(qǐng)日期2011年9月19日 優(yōu)先權(quán)日2011年3月21日
發(fā)明者克里斯·卡爾森, 法西·安托諾夫, 維華納斯·銖, 諾埃爾·洛克林 申請(qǐng)人:南亞科技股份有限公司