專利名稱：具有多層布線結(jié)構(gòu)的半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有多層布線結(jié)構(gòu)的半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
在日本特開2008-047734號(hào)公報(bào)中記載了埋設(shè)有多個(gè)半導(dǎo)體芯片的SIP (System In Package 系統(tǒng)級(jí)封裝)型的半導(dǎo)體封裝(半導(dǎo)體裝置)。如專利文獻(xiàn)1所記載，在沒有形成電路的基板1之上層疊有兩層絕緣層6、7，在各個(gè)絕緣層6、7之上，布線9、13被圖案化，裸芯片(bare chip) 5埋設(shè)在下層的絕緣層6中，進(jìn)一步在上層的絕緣層6、7之上層疊有緩沖層17，僅由氧化硅膜16d保護(hù)的其他裸芯片16埋設(shè)在緩沖層17中。在日本特開2008-047734號(hào)公報(bào)所記載的技術(shù)中，在基板1之上層疊的絕緣層6 或緩沖層17中埋設(shè)有芯片5、13，因此半導(dǎo)體封裝變厚。此外，基板1是將晶片切開分離而成的。將芯片5搭載在晶片上之后，最后切斷晶片，所以被切開分離的基板ι的尺寸比芯片5的尺寸大。因此，半導(dǎo)體封裝的尺寸也被大型化。

發(fā)明內(nèi)容
因此，本發(fā)明要解決的問題是實(shí)現(xiàn)半導(dǎo)體封裝等的半導(dǎo)體裝置的薄型化及小型化。根據(jù)本發(fā)明的一個(gè)技術(shù)方案，其特征在于，具備半導(dǎo)體芯片、層疊在上述半導(dǎo)體芯片之上的多層布線結(jié)構(gòu)以及埋設(shè)在上述多層布線結(jié)構(gòu)中的電子部件。此外，根據(jù)本發(fā)明的其他技術(shù)方案，其特征在于，在半導(dǎo)體晶片的上方層疊多層布線結(jié)構(gòu)，并且在上述多層布線結(jié)構(gòu)中埋入電子部件，將上述半導(dǎo)體晶片及上述多層布線結(jié)構(gòu)以芯片尺寸切開分離。



圖12是圖11的工序后的工序的截面圖。圖13是圖12的工序后的工序的截面圖。圖14是圖13的工序后的工序的截面圖。圖15是圖14的工序后的工序的截面圖。圖16是圖15的工序后的工序的截面圖。圖17是圖16的工序后的工序的截面圖。圖18是圖17的工序后的工序的截面圖。圖19是圖18的工序后的工序的截面圖。圖20是變形例的半導(dǎo)體裝置的截面圖。
具體實(shí)施例方式以下，利用附圖對用于實(shí)施本發(fā)明的方式進(jìn)行說明。但是，在以下敘述的實(shí)施方式中附加了為了實(shí)施本發(fā)明技術(shù)上優(yōu)選的各種限定，但并不是將本發(fā)明的范圍限定在以下的實(shí)施方式及圖示例。圖1是半導(dǎo)體裝置1的立體圖。圖2是半導(dǎo)體裝置1的截面圖。如圖1、圖2所示，半導(dǎo)體裝置1是SIP (System In lockage 系統(tǒng)級(jí)封裝)，具備半導(dǎo)體芯片10、多層布線結(jié)構(gòu)30及電子部件60、80等。多層布線結(jié)構(gòu)30層疊在半導(dǎo)體芯片10的表側(cè)的面IOa之上，電子部件60、80埋設(shè)在多層布線結(jié)構(gòu)30中。首先，參照圖2、圖3對半導(dǎo)體芯片10進(jìn)行詳細(xì)說明。圖3是將半導(dǎo)體芯片10的一部分切斷的狀態(tài)下表示的立體圖。圖3中表示在半導(dǎo)體芯片10之上沒有層疊多層布線結(jié)構(gòu)30的狀態(tài)。半導(dǎo)體芯片10是以芯片尺寸封裝而成的所謂的CSP(Chip Size lockage 芯片尺寸封裝)。特別地，該半導(dǎo)體芯片10是利用樹脂將單片化之前的半導(dǎo)體晶片的表面密封之后，將其以芯片尺寸單片化而成的。也就是說，半導(dǎo)體芯片10屬于CSP之中尤其是 WLP (Wafer Level Packge 晶片級(jí)封裝)。半導(dǎo)體芯片10具備半導(dǎo)體基板11、鈍化膜13、絕緣膜14、密封層16、內(nèi)部布線20 以及外端子26等。半導(dǎo)體基板11由硅這樣的半導(dǎo)體材料等構(gòu)成。在半導(dǎo)體基板11的表側(cè)的表層上形成有集成電路。在半導(dǎo)體基板11的表側(cè)的面上，形成有多個(gè)內(nèi)端子12。內(nèi)端子12是在半導(dǎo)體基板11的表層形成的集成電路的布線的一部分，作為各種電氣元件(例如，二極管、 晶體管、電阻、電容器等)的電極。半導(dǎo)體基板11的表側(cè)的面被鈍化膜13覆蓋。鈍化膜13含有氧化硅或氮化硅。鈍化膜13被絕緣膜14覆蓋。絕緣膜14含有環(huán)氧類樹脂、聚酰亞胺類樹脂等的樹脂。例如， 絕緣膜14中能夠使用聚酰亞胺(PI)、聚對苯撐苯并二惡唑(PBO)、環(huán)氧類、酚(phenol)類、 硅類等的塑料材料或它們的復(fù)合材料等。在鈍化膜13及絕緣膜14中的與內(nèi)端子12重疊的位置處形成有開口 15。內(nèi)端子 12的一部分或整體位于開口 15內(nèi)，內(nèi)端子12的一部分或整體未被鈍化膜13及絕緣膜14 覆蓋。另外，也可以不形成絕緣膜14。內(nèi)部布線20形成在絕緣膜14上(在沒有絕緣膜14的情況下，形成在鈍化膜13
4上)。內(nèi)部布線20是基底21與導(dǎo)體層22的層疊體，基底21形成在絕緣膜14上(在沒有絕緣膜14的情況下，形成在鈍化膜13上)，導(dǎo)體層22形成在基底21上。基底21由導(dǎo)體構(gòu)成。例如，基底21是銅(Cu)的薄膜、鈦(Ti)的薄膜、在鈦上層疊了銅后的薄膜等金屬薄膜。導(dǎo)體層22是將在種子(seed)層上生長的鍍層圖案化而成的。導(dǎo)體層22由銅等金屬構(gòu)成。俯視時(shí)的導(dǎo)體層22的形狀與基底21的形狀大致相同。導(dǎo)體層22比基底21厚。另外，內(nèi)部布線20也可以不是導(dǎo)體的層疊體。例如，內(nèi)部布線20既可以是導(dǎo)體的單層，也可以是將更多的導(dǎo)體層層疊而成的層。內(nèi)部布線20與內(nèi)端子12連接。具體而言，內(nèi)部布線20橫跨開口 15之上，內(nèi)部布線20的基底21的一部分層疊在內(nèi)端子12上。內(nèi)部布線20的數(shù)量既可以比內(nèi)端子12的數(shù)量多，也可以少，也可以相同。與1條內(nèi)部布線20連接的內(nèi)端子12的數(shù)量為1或2以上。 優(yōu)選為每一條內(nèi)部布線20與1個(gè)內(nèi)端子12連接。內(nèi)部布線20的一部分成為焊接區(qū)(land) 23。在焊接區(qū)23上形成有外端子26，內(nèi)部布線20與外端子沈連接。因此，外端子沈通過內(nèi)部布線20而與內(nèi)端子12導(dǎo)通。與1 條內(nèi)部布線20連接的外端子沈的數(shù)量為1個(gè)或2個(gè)以上。優(yōu)選為每一條內(nèi)部布線20與 1個(gè)外端子沈連接。此外，更優(yōu)選為每一個(gè)外端子沈通過內(nèi)部布線20而與1個(gè)內(nèi)端子12導(dǎo)通。外端子沈是設(shè)置為突起狀的柱狀電極。外電極沈由銅等金屬構(gòu)成。外端子沈的高度(厚度)比導(dǎo)體層22的厚度大。另外，在圖3中，外端子沈排列成縱6列X橫6列的柵格狀，但外端子26的排列及數(shù)量不限于此。遮光性的密封層16形成在絕緣膜14上，內(nèi)部布線20被密封層16覆蓋。外端子 26的頭頂面未被密封層16覆蓋，但外端子沈的周面被密封層16覆蓋而受保護(hù)。密封層16 的表面設(shè)置成與外端子26的頭頂面為同一面，或位于比外端子沈的頭頂面稍高的位置。密封層16含有環(huán)氧類樹脂、聚酰亞胺類樹脂等絕緣性樹脂，優(yōu)選由在絕緣性樹脂 (環(huán)氧類樹脂、聚酰亞胺類樹脂等)中混合了填充劑(例如玻璃填充劑)的纖維增強(qiáng)樹脂構(gòu)成。另外，半導(dǎo)體芯片10也可以是LGA方式的封裝。也就是說，作為端子的焊接區(qū)也可以在半導(dǎo)體芯片10的表側(cè)的面IOa上排列成柵格狀。參照圖1、圖2對多層布線結(jié)構(gòu)30進(jìn)行說明。多層布線結(jié)構(gòu)30具有布線圖案31 34及絕緣層41 44。絕緣層41、絕緣層 42、絕緣層43及絕緣層44從半導(dǎo)體芯片10起按絕緣層41、絕緣層42、絕緣層43及絕緣層 44的順序?qū)盈B在半導(dǎo)體芯片10的表側(cè)的面IOa上。布線圖案31位于絕緣層41與絕緣層 42之間，布線圖案32位于絕緣層42與絕緣層43之間，布線圖案33位于絕緣層43與絕緣層44之間，布線圖案34形成在絕緣層44上。布線圖案31和布線圖案32由絕緣層42隔開，布線圖案32和布線圖案33由絕緣層43隔開，布線圖案33和布線圖案34由絕緣層44 隔開。絕緣層41 44的邊緣與半導(dǎo)體芯片10的側(cè)面(周面)IOc對齊，多層布線結(jié)構(gòu) 30的側(cè)面(周面)30c與半導(dǎo)體芯片10的側(cè)面IOc對齊。絕緣層44中開出了多個(gè)孔，在孔內(nèi)埋入有層間連接導(dǎo)體M，層間連接導(dǎo)體M貫通絕緣層44，布線圖案34與布線圖案33通過層間連接導(dǎo)體M導(dǎo)通。同樣，布線圖案33與布線圖案32通過貫通了絕緣層43的層間連接導(dǎo)體53而導(dǎo)通，布線圖案32與布線圖案31通過貫通了絕緣層42的層間連接導(dǎo)體52而導(dǎo)通。層間連接導(dǎo)體M與布線圖案34 —體形成，層間連接導(dǎo)體53與布線圖案33 —體形成，層間連接導(dǎo)體M與布線圖案32 —體形成。這些也可以形成為獨(dú)立體而相互接觸。此外，絕緣層41中開有直至外端子沈的多個(gè)孔，在孔內(nèi)埋入有層間連接導(dǎo)體51， 層間連接導(dǎo)體51貫通絕緣層41，布線圖案31和外端子沈通過層間連接導(dǎo)體51而導(dǎo)通。布線圖案31、32、33、34以及層間連接導(dǎo)體51、52、53、54由銅等金屬構(gòu)成。絕緣體 41、42、43、44含有環(huán)氧類樹脂、聚酰亞胺類樹脂等絕緣性樹脂，優(yōu)選由玻璃纖維增強(qiáng)環(huán)氧樹脂、玻璃布基材環(huán)氧樹脂、碳纖維增強(qiáng)環(huán)氧樹脂、碳布基材環(huán)氧樹脂、玻璃纖維增強(qiáng)聚酰亞胺樹脂、玻璃布基材聚酰亞胺樹脂、碳纖維增強(qiáng)聚酰亞胺樹脂、碳布基材聚酰亞胺樹脂等纖維增強(qiáng)樹脂構(gòu)成。另外，在圖2中，多層布線結(jié)構(gòu)30具有4層的絕緣層41、42、43、44以及 4層的布線圖案31、32、33、34，但多層布線結(jié)構(gòu)30的絕緣層及布線圖案的層數(shù)只要是2以上即可。如上所述的多層布線結(jié)構(gòu)30中埋設(shè)有電子部件60、80。更具體而言，電子部件60、 80埋設(shè)在絕緣層44中。電子部件60是半導(dǎo)體芯片。電子部件60既可以是裸芯片，也可以是封裝后的芯片。當(dāng)電子部件60是封裝后的半導(dǎo)體芯片的情況下，電子部件60的封裝方式是任意的。當(dāng)電子部件60屬于CSP之中尤其是WLP的情況下，電子部件60構(gòu)成為如圖4所示。圖4是將電子部件60的一部分切斷的狀態(tài)下表示的立體圖。如圖4所示，電子部件60 具備半導(dǎo)體基板61、鈍化膜63、絕緣膜64、密封層66、內(nèi)部布線70及外端子76等。電子部件60和半導(dǎo)體芯片10只是在外端子76的數(shù)量、內(nèi)部布線70的形狀及位置、形成在半導(dǎo)體基板61上的集成電路等方面不同，電子部件60和半導(dǎo)體芯片10同樣是WLP，因此省略電子部件60的詳細(xì)說明。電子部件60的尺寸比半導(dǎo)體芯片10的尺寸小。另外，在圖4中，外端子76排列成縱3列X橫3列的柵格狀，但外端子76的排列及數(shù)量不限于此。如圖2所示，電子部件60芯片鍵合(die bonding)到絕緣層43之上。具體而言， 由導(dǎo)體構(gòu)成的基底35形成在絕緣層43上，在電子部件60的背側(cè)的面60b與基底35之間夾持粘接劑69，粘接劑69粘接于電子部件60的背側(cè)的面60b和基底35?；?5是與布線圖案33 —起被圖案化而成的?；?5與布線圖案33彼此離開，從而基底35與布線圖案33不導(dǎo)通。另外，也可以沒有基底35，粘接劑69直接粘接于絕緣層43。絕緣層44以覆蓋電子部件60整體的方式成膜在絕緣層43上，電子部件60埋設(shè)在絕緣層44中。如圖4所示，在電子部件60的背側(cè)的面60b上沒有形成端子，在表側(cè)的面60a上露出了外端子76的頭頂面。因此，外端子76沒有與布線圖案33連接。另一方面，如圖2 所示，在絕緣層44中開了多個(gè)孔，在孔內(nèi)埋入層間連接導(dǎo)體55，層間連接導(dǎo)體55貫通絕緣層44，布線圖案34與外端子76通過層間連接導(dǎo)體55而導(dǎo)通。另外，也可以是，在電子部件60的表側(cè)的面60a朝向絕緣層43的狀態(tài)下，將電子部件60通過倒裝片方式等表面安裝到絕緣層43之上。在該情況下，沒有基底35，布線圖案33被圖案化為到達(dá)電子部件60之下，外端子76例如通過焊料、導(dǎo)電性膏、導(dǎo)電性薄片、 各向異性導(dǎo)電性膏或各向異性導(dǎo)電性薄片而與布線圖案33導(dǎo)通。由于外端子76與布線圖案33導(dǎo)通，因此沒有層間連接導(dǎo)體55，在絕緣層44中也沒有開出埋入層間連接導(dǎo)體55的孔。電子部件80是有源部件(例如，二極管、晶體管)或無源部件(例如，電阻器、電容器)。此外，電子部件80是芯片電阻器、芯片電容器、芯片二極管、芯片晶體管等表面安裝型芯片部件。在電子部件80的表側(cè)的面80a和背側(cè)的面60b上分別設(shè)有端子。在電子部件80的背側(cè)的面80b朝向絕緣層43的狀態(tài)下，電子部件80芯片鍵合到布線圖案33上，設(shè)置在背側(cè)的面80b上的端子與布線圖案33導(dǎo)通。絕緣層44以覆蓋電子部件80整體的方式成膜在絕緣層43上，電子部件80埋設(shè)在絕緣層44中。在絕緣層44中開有孔，在孔內(nèi)埋入有層間連接導(dǎo)體56，層間連接導(dǎo)體56 貫通絕緣層44，在電子部件80的表側(cè)的面80a上設(shè)置的端子與布線圖案34通過層間連接導(dǎo)體56而導(dǎo)通。絕緣層44及布線圖案34通過涂覆層90覆蓋。涂覆層90中形成有多個(gè)開口，在開口內(nèi)形成有焊料凸塊92，焊料凸塊92粘接于布線圖案34上。如圖1所示，焊料凸塊92 排列成縱5列X橫5列的柵格狀，但焊料凸塊92的排列及數(shù)量不限于此。另外，也可以沒有焊料凸塊92。如圖2所示，電子部件60與電子部件80埋設(shè)在相同的絕緣層44中，因此只要將絕緣層44設(shè)得厚即可，不需要將絕緣層41、42、43設(shè)得厚。因此，能夠?qū)崿F(xiàn)半導(dǎo)體裝置1的薄型化。另外，埋設(shè)電子部件60的絕緣層和埋設(shè)電子部件80的絕緣層可以不同。此外，電子部件60、80可以不埋設(shè)在絕緣層44中，而埋設(shè)在絕緣層42或絕緣層43中。在多層布線結(jié)構(gòu)30的絕緣層及布線圖案的層數(shù)為4層以外的情況下，電子部件60、80只要埋設(shè)在最下層的絕緣層以外的絕緣層即可。埋設(shè)在多層布線結(jié)構(gòu)30中的電子部件的數(shù)量為2，但也可以為1，也可以為3以上。在電子部件的數(shù)量為2以上的情況下，優(yōu)選的是所有的電子部件埋設(shè)在相同的絕緣層中。這是為了實(shí)現(xiàn)半導(dǎo)體裝置1的薄型化。該半導(dǎo)體裝置1在印刷基板上進(jìn)行表面安裝而使用。具體而言，將半導(dǎo)體裝置1 的表側(cè)的面la、即將涂覆層90的表面朝向印刷基板，使焊料凸塊92與印刷基板的端子接觸而將半導(dǎo)體裝置1載置在印刷基板之上，只要將焊料凸塊92回流，就能將半導(dǎo)體裝置1表面安裝到印刷基板上。也可以將半導(dǎo)體裝置1用作電路基板。在將半導(dǎo)體裝置1用作電路基板的情況下， 將電子部件表面安裝在涂覆層90之上，將該電子部件的端子通過焊料凸塊92與布線圖案 34接合。另外，半導(dǎo)體裝置1的用途不限于在印刷基板上進(jìn)行表面安裝的電子部件、及表面安裝電子部件的電路基板。如以上說明，半導(dǎo)體芯片10不搭載在尺寸比其大的基板之上，而且在層疊在該半導(dǎo)體芯片10上的多層布線結(jié)構(gòu)30中埋設(shè)有電子部件60、80，因此能夠?qū)雽?dǎo)體裝置1設(shè)為芯片尺寸(半導(dǎo)體芯片10的尺寸)。因此，能夠?qū)崿F(xiàn)半導(dǎo)體裝置1的小型化。此外，多層布線結(jié)構(gòu)30不是層疊在作為基礎(chǔ)(base)的基板之上，而是層疊在半導(dǎo)體芯片10之上，因此能夠?qū)雽?dǎo)體裝置1薄型化與作為其基礎(chǔ)的基板相應(yīng)的量。接著，對半導(dǎo)體裝置1的制造方法進(jìn)行說明。
在制造半導(dǎo)體裝置1時(shí)，使用單片化前的半導(dǎo)體晶片11A(圖5中圖示)。如圖 5所示，半導(dǎo)體晶片IlA通過作為分割預(yù)定線的柵格狀的切割道(diceing street)(邊界線)11B被劃分為多個(gè)芯片區(qū)域11C。這些芯片區(qū)域IlC排列成矩陣狀。在半導(dǎo)體晶片IlA 的表側(cè)的表層，按每個(gè)芯片區(qū)域IlC形成集成電路。在半導(dǎo)體晶片IlA的表側(cè)的面上形成多個(gè)內(nèi)端子12。在半導(dǎo)體晶片IlA的表側(cè)的面上形成鈍化膜13。在鈍化膜13上形成開口 15，內(nèi)端子12在開口 15內(nèi)露出。在半導(dǎo)體晶片IlA的背側(cè)的面上露出半導(dǎo)體(例如硅)。如圖6所示，在將絕緣膜14在鈍化膜13之上進(jìn)行圖案化之后，通過無電解鍍法或氣相生長法(例如，濺射法)或它們的組合，在絕緣膜14整體之上使種子層21A成膜。種子層21A還在開口 15的內(nèi)壁面及內(nèi)端子12之上生長。在絕緣膜14進(jìn)行圖案化時(shí)，將絕緣膜14按芯片區(qū)域IlC劃分，并且在絕緣膜14上形成通到內(nèi)端子12的開口 15。種子層21A 是銅(Cu)的薄膜、鈦(Ti)的薄膜、在鈦上層疊銅而成的薄膜等金屬薄膜。另外，也可以不形成絕緣膜14，而在鈍化膜13之上形成種子層21A。接著，如圖7所示，將導(dǎo)體層22進(jìn)行圖案化。具體而言，將抗蝕劑等的掩膜20B設(shè)置在種子層21A之上，并在通過該掩膜20B將種子層21A部分性地覆蓋的狀態(tài)下，將種子層 21A作為電極進(jìn)行電解鍍。在掩膜20B上形成與想要形成導(dǎo)體層22的位置、形狀相應(yīng)的狹縫(slit)，通過電解鍍使導(dǎo)體層22在種子層21A之上、在掩膜20B的狹縫內(nèi)生長。導(dǎo)體層 22生長得比種子層21A厚。另外，在掩膜20B是抗蝕劑(例如，干膜抗蝕劑、濕式抗蝕劑) 的情況下，通過曝光、顯影而在掩膜20B上形成狹縫。形成導(dǎo)體層22之后，去除掩膜20B。接著，如圖8所示，將外端子沈進(jìn)行圖案化。具體而言，將厚膜的掩膜(例如，干膜抗蝕劑)30B設(shè)置在種子層21A及導(dǎo)體層22之上，在通過掩膜30B部分性地覆蓋種子層 21A及導(dǎo)體層22的狀態(tài)下，將種子層21A及導(dǎo)體層22作為電極進(jìn)行電解鍍。在掩膜30B上形成與想要形成外端子26的位置、形狀相應(yīng)的開口。通過電解鍍使外端子沈在開口內(nèi)且導(dǎo)體層22之上生長。另外，在掩膜30B是干膜抗蝕劑或濕式抗蝕劑的情況下，通過曝光、顯影而在掩膜30B上形成開口。在形成外端子沈之后，去除掩膜30B。接著，通過蝕刻來去除種子層21A中的不與導(dǎo)體層22重疊的部分，從而將種子層 21A形狀加工為基底21。此時(shí)，導(dǎo)體層22及外端子沈的表面的一部分被蝕刻，但由于導(dǎo)體層22及外端子沈與種子層21A相比較足夠厚，因此導(dǎo)體層22及外端子沈殘留。接著，如圖9所示，通過印刷法、液滴吐出法(噴墨法)、旋涂法、滴下法等涂覆法， 將密封層16形成在絕緣膜14(在沒有絕緣膜14的情況下，為鈍化膜1 之上。在形成密封層16時(shí)，將導(dǎo)體層22及外端子沈利用密封層16覆蓋。另外，也可以代替涂覆法而將預(yù)成型料(prepreg)粘貼在絕緣膜14之上，使該預(yù)成型料硬化，從而從預(yù)成型料形成密封層 16。接著，如圖10所示，將密封層16的表面研磨，使外端子沈的頭頂面露出。通過利用圖5 圖10說明的工序，將半導(dǎo)體芯片10制造到單片化前的狀態(tài)。在電子部件60是WLP的情況下，為了制作電子部件60，經(jīng)過與利用圖5 圖10說明的工序同樣的工序之后，進(jìn)行切割處理等單片化處理。由此，能夠從一枚晶圓制作多個(gè)電子部件60。外端子沈露出后，如圖11所示，將預(yù)成型料熱壓接到密封層16及外端子沈，從而從該預(yù)成型料形成絕緣層41。作為預(yù)成型料，優(yōu)選使用使玻璃纖維增強(qiáng)環(huán)氧樹脂、玻璃布基材環(huán)氧樹脂、碳纖維增強(qiáng)環(huán)氧樹脂、碳布基材環(huán)氧樹脂、玻璃纖維增強(qiáng)聚酰亞胺樹脂、玻璃布基材聚酰亞胺樹脂、碳纖維增強(qiáng)聚酰亞胺樹脂、碳布基材聚酰亞胺樹脂等纖維增強(qiáng)樹脂半硬化后的材料。另外，可以通過印刷法、液滴吐出法(噴墨法)、旋涂法、滴下法等涂覆法來使絕緣層41成膜。接著，如圖12所示，在絕緣層41中形成多個(gè)孔41a。孔41a的形成部位是與外端子沈重疊的位置，使41a貫通到外端子26?？?1a的形成方法既可以是向絕緣層41照射激光的方法，也可以是在絕緣層41之上設(shè)置掩膜(例如，金屬掩膜、光致抗蝕劑、干膜抗蝕劑)的狀態(tài)下對絕緣層41進(jìn)行蝕刻的方法。接著，如圖13所示，通過鍍層法使層間連接導(dǎo)體51在孔41a內(nèi)生長，并且使導(dǎo)體膜31A在絕緣層41上生長。另外，層間連接導(dǎo)體51的形成法不限于鍍層法，也可以是將導(dǎo)電性部件(例如，導(dǎo)電性膏)埋入到孔41a內(nèi)的方法。接著，如圖14所示，在導(dǎo)體膜31A之上設(shè)置了掩膜(省略圖示)的狀態(tài)下，對導(dǎo)體膜31A進(jìn)行蝕刻，從而去除導(dǎo)體膜31A的一部分。由此，從導(dǎo)體膜31A制作布線圖案31。形成布線圖案31之后，去除掩膜。另外，布線圖案31的形成方法不限于如圖13、14所示的減法，也可以是添加法(半加法、全加法等加法)。之后同樣地依次形成絕緣層42、層間連接導(dǎo)體52、布線圖案32、絕緣層43、層間連接導(dǎo)體53及布線圖案33(參照圖15)。在形成布線圖案33時(shí)，將基底35也進(jìn)行圖案化。 另外，也可以不形成基底35。接著，如圖16所示，將電子部件60芯片鍵合到絕緣層42之上，將電子部件80芯片鍵合到布線圖案33之上。關(guān)于電子部件60，將沒有端子的面60b朝下，通過粘接劑69將該面60b粘接到基底35 (在沒有基底35的情況下，為絕緣層4 。關(guān)于電子部件80，將一個(gè)面80b朝下，例如通過焊料或?qū)щ娦哉辰觿⒃谠撁?0b上形成的端子與布線圖案33接合。另外，關(guān)于電子部件60，也可將具有端子的面60a朝下，將電子部件60倒裝在布線圖案33及絕緣層42之上。在該情況下，通過焊料或?qū)щ娦哉辰觿⒃谠撁?0a上形成的端子(例如，外端子76)與布線圖案33接合，得到端子與布線圖案33的導(dǎo)通。接著，如圖17所示，以通過絕緣層44覆蓋電子部件60、80的方式使絕緣層44成膜在絕緣層43及布線圖案33之上。并且，在絕緣層44中形成多個(gè)孔之后，在孔內(nèi)分別形成層間連接導(dǎo)體M、55、56，并且形成布線圖案34。絕緣層44、層間連接導(dǎo)體M、55、56、布線圖案34的形成法與絕緣層41、層間連接導(dǎo)體51、布線圖案31的形成法相同。另外，在將電子部件60的端子(例如，外端子76)與布線圖案33連接了的情況下，不形成層間連接導(dǎo)體陽及其使用的孔。接著，如圖18所示，在將涂覆層90進(jìn)行圖案化之后，在形成于涂覆層90中的開口內(nèi)形成焊料凸塊92。接著，如圖19所示，沿著切割道IlB將半導(dǎo)體晶片11A、密封層16、多層布線結(jié)構(gòu) 30及涂覆層90以柵格狀切斷，由此將半導(dǎo)體晶片11A、密封層16、多層布線結(jié)構(gòu)30及涂覆層90切開分離成芯片尺寸。由此，完成多個(gè)半導(dǎo)體裝置1。將半導(dǎo)體晶片IlA分割而得到的即是半導(dǎo)體基板11。另外，在單片化之前，優(yōu)選通過將半導(dǎo)體晶片IlA的背面進(jìn)行研磨來使半導(dǎo)體晶片IlA薄型化。半導(dǎo)體晶片IlA的研磨優(yōu)選在形成密封層16之后進(jìn)行。如以上說明，在切斷半導(dǎo)體晶片IlA之前進(jìn)行封裝(密封層16的形成)、多層布線結(jié)構(gòu)30的形成、電子部件60、80的埋入，然后切開分離為芯片尺寸，因此能夠?qū)雽?dǎo)體裝置 1的尺寸設(shè)為半導(dǎo)體芯片10的尺寸。因此，能夠使半導(dǎo)體裝置1小型化。此外，不是在與形成了電路的半導(dǎo)體晶片IlA不同的晶片上層疊多層布線結(jié)構(gòu)30，而是在半導(dǎo)體晶片IlA之上層疊多層布線結(jié)構(gòu)30，因此不需要與半導(dǎo)體晶片IlA不同的晶片。因此，能夠?qū)崿F(xiàn)半導(dǎo)體裝置1的薄型化。變形例另外，能夠適用本發(fā)明的實(shí)施方式不限于上述的實(shí)施方式，在不脫離本發(fā)明的主旨的范圍內(nèi)能夠進(jìn)行適當(dāng)變更。例如，也可以構(gòu)成為圖20所示的半導(dǎo)體裝置101那樣。對圖20所示的半導(dǎo)體裝置101和圖2所示的半導(dǎo)體裝置1之間相互對應(yīng)的部分附加相同的符號(hào)。如圖20所示，外端子沒有形成在半導(dǎo)體芯片10上，且密封層16比圖2所示的情況薄。形成在絕緣層41中的孔開到密封層16，層間連接導(dǎo)體51貫通絕緣層41及密封層 16而與內(nèi)部布線20連接。除了以上說明的結(jié)構(gòu)之外，圖20所示的半導(dǎo)體裝置101和圖2所示的半導(dǎo)體裝置 1之間相互對應(yīng)的部分被同樣地設(shè)置。圖20所示的半導(dǎo)體裝置101的制造方法與圖2所示的半導(dǎo)體裝置1的制造方法大致相同。其中，在制造半導(dǎo)體芯片10時(shí)，不形成外端子而形成密封層16，通過激光的照射將層間連接導(dǎo)體51用的孔形成于密封層16，這一點(diǎn)與第1實(shí)施方式的情況不同。
10
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于，包括 半導(dǎo)體芯片；多層布線結(jié)構(gòu)，層疊在上述半導(dǎo)體芯片之上；以及電子部件，埋設(shè)在上述多層布線結(jié)構(gòu)中。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 上述多層布線結(jié)構(gòu)的周面與半導(dǎo)體芯片的周面對齊。
3.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 上述半導(dǎo)體芯片是被封裝后的芯片。
4.如權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于， 上述半導(dǎo)體芯片具有半導(dǎo)體基板；內(nèi)部布線，形成在上述半導(dǎo)體基板之上；以及密封層，以覆蓋上述內(nèi)部布線的方式形成在上述半導(dǎo)體基板之上； 上述多層布線結(jié)構(gòu)層疊在上述密封層上。
5.如權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于，上述半導(dǎo)體芯片還具有突起狀的外端子，該外端子形成在上述內(nèi)部布線的一部分之上并與上述內(nèi)部布線連接。
6.如權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于，上述多層布線結(jié)構(gòu)具有在上述半導(dǎo)體芯片之上交替層疊的多個(gè)絕緣層及布線圖案； 最下層的上述布線圖案與上述內(nèi)部布線導(dǎo)通。
7.如權(quán)利要求6所述的半導(dǎo)體裝置，其特征在于，上述電子部件埋設(shè)在上述多個(gè)絕緣層中的最下層以外的絕緣層中。
8.如權(quán)利要求6所述的半導(dǎo)體裝置，其特征在于，上述電子部件具有端子，上述端子與上述布線圖案導(dǎo)通。
9.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 還具備形成在上述多層布線結(jié)構(gòu)之上的凸塊。
10.一種半導(dǎo)體裝置的制造方法，其特征在于，包括在半導(dǎo)體晶片的上方層疊多層布線結(jié)構(gòu)，并且在上述多層布線結(jié)構(gòu)中埋入電子部件； 將上述半導(dǎo)體晶片單片化并形成半導(dǎo)體芯片。
11.如權(quán)利要求10所述的半導(dǎo)體裝置的制造方法，其特征在于， 上述半導(dǎo)體芯片為在半導(dǎo)體晶片之上形成內(nèi)部布線，并以通過密封層覆蓋上述內(nèi)部布線的方式在上述半導(dǎo)體晶片之上形成上述密封層；在層疊上述多層布線結(jié)構(gòu)時(shí)，在上述密封層之上層疊上述多層布線結(jié)構(gòu)； 與上述半導(dǎo)體晶片一起，將上述多層布線結(jié)構(gòu)也切斷而分開。
12.如權(quán)利要求10所述的半導(dǎo)體裝置的制造方法，其特征在于， 在上述多層布線結(jié)構(gòu)之上形成凸塊。
全文摘要
半導(dǎo)體裝置(1)具備半導(dǎo)體芯片(10)、層疊在半導(dǎo)體芯片(10)之上的多層布線結(jié)構(gòu)(30)、以及埋設(shè)在多層布線結(jié)構(gòu)(30)中的電子部件(60、80)。
文檔編號(hào)H01L23/522GK102446888SQ20111027946
公開日2012年5月9日 申請日期2011年9月20日 優(yōu)先權(quán)日2010年9月30日
發(fā)明者新井一能 申請人:兆裝微股份有限公司