專利名稱：相變存儲器及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體領(lǐng)域，特別涉及相變存儲器及其形成方法。
背景技術(shù)：
相變存儲器(PhaseChange Random Access Memory, PCRAM)技術(shù)是基于 S. R. Ovshinsky在20世紀60年代末提出相變薄膜可以應(yīng)用于相變存儲介質(zhì)的構(gòu)想建立起來的。作為一種新興的非易失性存儲技術(shù)，相變存儲器在讀寫速度、讀寫次數(shù)、數(shù)據(jù)保持時間、單元面積、多值實現(xiàn)等諸多方面對快閃存儲器都具有較大的優(yōu)越性，已成為目前非揮發(fā)存儲技術(shù)研究的焦點。
現(xiàn)有技術(shù)中相變存儲器可以通過施加不同的電壓或電流來選擇特定的相變存儲單元，從而完成讀寫擦操作。相變存儲器包括外圍電路和存儲器區(qū)，所述存儲器區(qū)包括多個相變存儲單元，請參考圖1，所述相變存儲單元通常包括一個二極管100和一個相變層105， 所述相變層105的材料為相變材料例如Ge-Sb-Te，以下簡稱GST。一定條件下，所述相變材料會在晶態(tài)和非晶態(tài)之間發(fā)生可逆的相變。所述相變存儲器通過二極管100控制相變存儲單元的開關(guān)，當(dāng)二極管100處于導(dǎo)通狀態(tài)時，電流通過導(dǎo)電塞101、底部電極103、相變層105 和頂電極107，所述相變層105可在晶態(tài)和非晶態(tài)之間發(fā)生可逆相變，將所述兩個狀態(tài)中的任一個被指定為邏輯1、另一個被指定為邏輯0，設(shè)定成為可以復(fù)位的電學(xué)狀態(tài)即可實現(xiàn)存儲的功能。
隨著半導(dǎo)體制造工藝的發(fā)展，器件的尺寸等比例縮小，相變存儲器的優(yōu)勢越來 越明顯，然而隨著器件尺寸的等比例縮小，其驅(qū)動電流也將等比例縮小，難以滿足相變存儲器的存儲功能的需求。為滿足相變存儲器的存儲功能的需求，通常需要具有更高驅(qū)動電流能力的二極管，或者減小實現(xiàn)相變存儲器存儲功能所需的驅(qū)動電流。減小驅(qū)動電流的辦法之一就是減小底部電極103和相變層105之間的接觸面積。
更多相變存儲器的形成方法請參考專利號為“US6838727B2”的美國專利。發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種相變存儲器及其形成方法，以減小相變存儲器的底部電極和相變層的接觸面積。
為解決上述問題，本發(fā)明提供一種相變存儲器的形成方法，包括
提供半導(dǎo)體襯底，所述半導(dǎo)體襯底表面形成有隔離介質(zhì)層，以及貫穿所述隔離介質(zhì)層的導(dǎo)電插塞；
形成與所述導(dǎo)電插塞電連接的底部電極；
在所述底部電極的表面形成與所述底部電極交叉的相變層。
可選地，所述底部電極和相變層都是條狀結(jié)構(gòu)。
可選地，所述底部電極的寬度小于導(dǎo)電插塞的寬度。
可選地，所述底部電極的寬度小于150埃。
可選地，所述底部電極的形成方法包括
在所述隔離介質(zhì)層和導(dǎo)電插塞的表面依次形成第一介質(zhì)層、第二介質(zhì)層，依次刻蝕所述第二介質(zhì)層、第一介質(zhì)層，形成第一溝槽，所述第一溝槽暴露所述導(dǎo)電插塞；
在所述第一溝槽的側(cè)壁和底部依次形成導(dǎo)電層、第三介質(zhì)層，以及填充滿所述第一溝槽的底部抗反射層；
在所述底部抗反射層表面依次形成第四介質(zhì)層和圖案化的第二光刻膠層，所述第二光刻膠層的位置與所述導(dǎo)電插塞的位置相對應(yīng)；
以所述第二光刻膠層為掩膜，依次刻蝕所述第四介質(zhì)層、底部抗反射層、第三介質(zhì)層、導(dǎo)電層，直至暴露隔離介質(zhì)層；
刻蝕后，去除所述第二光刻膠層以及剩余的第四介質(zhì)層和底部抗反射層，并形成與所保留的第三介質(zhì)層齊平的第五介質(zhì)層，對所述第五介質(zhì)層進行平坦化處理，直至暴露所述第二介質(zhì)層，形成與位于所述第二介質(zhì)層側(cè)壁，且與所述導(dǎo)電插塞電連接的底部電極。
可選地，所述第一介質(zhì)層的材料是氮化硅或氮氧化硅。
可選地，所述第二介質(zhì)層的材料是二氧化硅。
可選地，形成第一溝槽的步驟包括在所述第二介質(zhì)層表面形成第一刻膠層；以所述第一光刻膠層為掩膜采用干法刻蝕工藝刻蝕所述第二介質(zhì)層和第一介質(zhì)層。
可選地，所述導(dǎo)電層的材料是氮化鈦，氮化鉭，金屬鎢，金屬鈦，金屬鈷，金屬鎳或者金屬鉬。
可選地，第四介質(zhì)層的形成工藝是低溫氧化工藝。
可選地，所述第五介質(zhì)層的形成工藝為高密度等離子體化學(xué)氣相沉積工藝。
可選地，所述相變層的形成工藝包括
平坦化處理后，在所述底部電極和第五介質(zhì)層表面依次形成第六介質(zhì)層和第七介質(zhì)層；
在所述第七介質(zhì)層表面形成第三光刻膠層，所述第三光刻膠的寬度方向與所述底部電極的寬度方向相交；
以所述第三光刻膠層為掩膜依次刻蝕所述第七介質(zhì)層、第六介質(zhì)層，形成第二溝槽；
在所述第二溝槽的側(cè)壁和底部形成相變材料層；
去除所述相變材料層位于所述第二溝槽底部的部分，以及所述相變材料層位于第二溝槽寬度方向的側(cè)壁的部分，形成相變層。
可選地，所述第六介質(zhì)層的材料是氮化硅或者氮氧化硅。
可選地，所述第七介質(zhì)層的材料是二氧化硅。
可選地，在所述相變層表面形成與所述相變層電連接的頂部電極。
可選地，所述頂部電極的形成工藝包括形成相變層后，形成填充滿所述第二溝槽的第八介質(zhì)層；在所述相變層和第八介質(zhì)層表面形成頂部導(dǎo)電層；刻蝕所述頂部導(dǎo)電層， 形成與所述相變層電連接的頂部電極。
可選地，所述相變層的寬度小于200埃。
可選地，所述相變層與所述底部電極正交。
相應(yīng)地，本發(fā)明還提供一種相變存儲器，包括
半導(dǎo)體襯底，位于所述半導(dǎo)體襯底表面的二極管，與所述二極管電連接的導(dǎo)電插
位于所述導(dǎo)電插塞表面，且與所述導(dǎo)電插塞電連接的底部電極；
位于所述底部電極表面，且與所述底部電極電連接的相變層；其中，
所述底部電極與所述相變層交叉。
可選地，所述底部電極與所述相變層正交。
可選地，所述底部電極的寬度小于150埃。
可選地，所述相變層的寬度小于200埃。
可選地，所述底部電極的材料是氮化鈦，氮化鉭，金屬鎢，金屬鈦，金屬鈷，金屬鎳或者金屬鉬。
與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點
在本發(fā)明的實施例所提供的相變存儲器形成方法中，通過形成交叉的底部電極與相變層，使得底部電極與相變層的接觸面積等于底部電極的寬度與相變層的寬度的乘積， 從而減小所述底部電極與相變層的接觸面積；
進一步，在本發(fā)明的實施例所提供的相變存儲器形成方法中，通過在第一介質(zhì)層和第二介質(zhì)層的側(cè)壁形成底部電極，在第六介質(zhì)層和第七介質(zhì)層的側(cè)壁形成相變層的方法，減小了底部電極與相變層的寬度，從而進一步減小底部電極與相變層的接觸面積；
本發(fā)明的實施例所提供的相變存儲器的底部電極與相變層交叉，所以所述底部電極與相變層的接觸面積小。



圖1是現(xiàn)有相變存儲器的結(jié)構(gòu)示意圖2是本發(fā)明的實施例所提供的相變存儲器形成方法的流程示意圖3至圖15是本發(fā)明的實施例所提供的相變存儲器形成過程的結(jié)構(gòu)示意圖16是本發(fā)明的實施例所提供的相變存儲器的結(jié)構(gòu)示意圖。
具體實施方式
由背景技術(shù)得知，減小相變存儲器的驅(qū)動電流的辦法之一就是減小底部電極和相變層之間的接觸面積。為此，本領(lǐng)域的技術(shù)人員嘗試了很多種通過減小底部電極的截面面積和/或相變層的截面面積，以減小底部電極和相變層之間的接觸面積的方法。如圖1所示，在現(xiàn)有技術(shù)中，相變層形成在底部電極的表面，底部電極與相變層之間的接觸面積一般為底部電極的面積或者相變層的面積。受現(xiàn)有工藝的限制，底部電極和相變層的截面面積不可能無限制縮小。
發(fā)明人針對上述問題進行研究，在本發(fā)明中提供了一種相變存儲器及其形成方法。通過本發(fā)明所提供的相變存儲器及其形成方法，可以有效減小底部電極和相變層之間的接觸面積。
為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的實施例的具體實施方式
做詳細的說明。
在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明的實施例，但是本發(fā)明的實施例還可以采用其他不同于在此描述的其它方式來實施，因此本發(fā)明不受下面公開的具體實施例的限制。
圖2是本發(fā)明的實施例所提供的相變存儲器形成方法的流程示意圖，包括
步驟S101，提供半導(dǎo)體襯底，所·述半導(dǎo)體襯底表面形成有隔離介質(zhì)層，以及貫穿所述隔離介質(zhì)層的導(dǎo)電插塞；
步驟S102,在所述隔離介質(zhì)層和導(dǎo)電插塞的表面依次形成第一介質(zhì)層、第二介質(zhì)層，依次刻蝕所述第二介質(zhì)層、第一介質(zhì)層，形成第一溝槽，所述第一溝槽暴露所述導(dǎo)電插
步驟S103，在所述第一溝槽的側(cè)壁和底部依次形成導(dǎo)電層、第三介質(zhì)層；
步驟S104，在所述第三介質(zhì)層表面形成填充滿所述第一溝槽的底部抗反射層，并在所述底部抗反射層表面依次形成第四介質(zhì)層和圖案化的第二光刻膠層，所述第二光刻膠層的位置與所述導(dǎo)電插塞的位置相對應(yīng)；
步驟S105，以所述第二光刻膠層為掩膜，依次刻蝕所述第四介質(zhì)層、底部抗反射層、第三介質(zhì)層、導(dǎo)電層，直至暴露隔離介質(zhì)層，刻蝕后，去除所述第二光刻膠層以及剩余的第四介質(zhì)層和底部抗反射層；
步驟S106，形成與所保留的第三介質(zhì)層齊平的第五介質(zhì)層，對所述第五介質(zhì)層進行平坦化處理，直至暴露所述第二介質(zhì)層，形成位于所述第二介質(zhì)層和第一介質(zhì)層側(cè)壁，且與所述導(dǎo)電插塞電連接的底部電極；
步驟S107，平坦化處理后，在所述底部電極和第五介質(zhì)層表面依次形成第六介質(zhì)層和第七介質(zhì)層，并在所述第七介質(zhì)層表面形成第三光刻膠層，所述第三光刻膠的寬度方向正交于所述底部電極的寬度的方向。
步驟S108，以所述第三光刻膠層為掩膜依次刻蝕所述第七介質(zhì)層、第六介質(zhì)層，直至暴露所述底部電極，形成第二溝槽；
步驟S109，在所述第二溝槽的側(cè)壁和底部形成相變材料層；
步驟S110，去除位于所述第二溝槽底部的所述相變材料層，以及所述第二溝槽寬度方向的側(cè)壁表面的所述相變材料層，形成相變層。
圖3至圖15是本發(fā)明的實施例所提供的相變存儲器形成過程的結(jié)構(gòu)示意圖。
參考圖3，提供半導(dǎo)體襯底(未示出)，所述半導(dǎo)體襯底表面形成有隔離介質(zhì)層 210，以及貫穿所述隔離介質(zhì)層210的導(dǎo)電插塞220。
在本發(fā)明的實施例中，所述隔離介質(zhì)層內(nèi)可以形成有任意數(shù)量的導(dǎo)電插塞220，后續(xù)同步地在所述導(dǎo)電插塞220表面形成底部電極，并在所述底部電極表面形成與所述導(dǎo)電插塞220交叉的相變層。在本實施例中，示意性地以隔離介質(zhì)層210內(nèi)形成有四個導(dǎo)電插塞220，同步在所述四個導(dǎo)電插塞220表面形成底部電極為例對本發(fā)明進行闡述。
在本實施例中，所述半導(dǎo)體襯底表面還形成有二極管(未示出)，所述導(dǎo)電插塞 220形成在所述二極管表面，與所述二極管電連接。本實施例中，所述導(dǎo)電插塞220的材料是金屬鶴。
在本發(fā)明的一個實施例中，所述半導(dǎo)體襯底表面形成有四個二極管，每個二極管表面形成有一個導(dǎo)電插塞。
在本發(fā)明的另一實施例中，所述半導(dǎo)體襯底表面形成有一個大的二極管，所述大的二極管表面形成有四個導(dǎo)電插塞。這樣做的好處是根據(jù)二極管的工作原理，在相同工藝條件下，二極管的橫截面積越大，其所能提供的驅(qū)動電流也越大。由于所述大的二極管的橫截面積增大，所以能夠提供更高的驅(qū)動電流。
參考圖4，在所述隔離介質(zhì)層210表面依次形成第一介質(zhì)層230、第二介質(zhì)層240， 依次刻蝕部分所述第二介質(zhì)層240、第一介質(zhì)層230，形成第一溝槽10，所述第一溝槽10暴露所述導(dǎo)電插塞220。
所述第一溝槽10可以暴露導(dǎo)電插塞220與隔離介質(zhì)層210齊平的全部表面,也可以暴露所述導(dǎo)電插塞220與隔離介質(zhì)層210齊平的部分表面，需要滿足的只是，后續(xù)形成在第一溝槽10側(cè)壁(即第二介質(zhì)層240和第一介質(zhì)層230側(cè)壁)的底部電極與導(dǎo)電插塞220 電接觸良好。
所述第一介質(zhì)層230的材料是氮化硅或氮氧化硅，所述第二介質(zhì)層240的材料是二氧化娃，所述第一介質(zhì)層230和第二介質(zhì)層240的厚度之和為500-2000埃。形成第一溝槽10的步驟包括在所述第二介質(zhì)層240表面形成第一光刻膠層(未示出)；先以所述第一光刻膠層為掩膜，采用干法刻蝕工藝刻蝕所述第一介質(zhì)層230和所述第二介質(zhì)層240，直至暴露所述導(dǎo)電插塞220，形成所述第一溝槽10。
參考圖5，在所述第一溝槽10的側(cè)壁和底部依次形成導(dǎo)電層250、第三介質(zhì)層260。
所述導(dǎo)電層250的材料是氮化鈦，氮化鉭層，選擇氮化鉭或者氮化鉭的理由是氮化鈦和氮化鉭的阻值比較大，在由導(dǎo)電層250形成的底部電極與后續(xù)形成的相變層的接觸面積確定的情況下，可以增加底部電極與相變層的接觸電阻。在本發(fā)明的其他實施例中，所述導(dǎo)電層250的材料還可以是金屬鎢，金屬鈦，金屬鈷，金屬鎳或者金屬鉬等與第一介質(zhì)層 230、第二介質(zhì)層240結(jié)合良好的材料。
所述導(dǎo)電層250的形成工藝為物理氣相沉積工藝(PVD)或者化學(xué)氣相沉積工藝 (CVD)，所形成的導(dǎo)電層250的厚度小于150埃，進一步地，所述導(dǎo)電層250的厚度小于100 埃。需要說明的是，所述導(dǎo)電層250的厚度越小，后續(xù)由導(dǎo)電層250形成的底部電極與后續(xù)形成的相變層的接觸面積越小，但是受工藝條件的影響，如果導(dǎo)電層250的厚度過小，所述導(dǎo)電層250的質(zhì)量可靠性會下降，比如出現(xiàn)所述導(dǎo)電層250的電學(xué)性質(zhì)不穩(wěn)定的問題。
本實施例中，所述第三介質(zhì)層260的材料是氮化硅或氮氧化硅，形成方法為化學(xué)氣相沉積工藝(CVD)。所述第三介質(zhì)層260對導(dǎo)電層250形成保護。
參考圖6，在所述第三介質(zhì)層260表面形成填充滿所述第一溝槽的底部抗反射層 270，并在所述底部抗反射層270表面依次形成第四介質(zhì)層280和圖案化的第二光刻膠層 (未示出)，所述第二光刻膠層的位置與所述導(dǎo)電插塞的位置相對應(yīng)。
繼續(xù)參考圖5，在形成所述第三介質(zhì)層260后，所形成的結(jié)構(gòu)的表面是不平坦的。 所述底部抗反射層270 (BARC, Bottom Ant1-Reflective Coating)是靠涂覆的方法填充滿所述第一溝槽，有利于形成平坦的表面。
形成所述底部抗反射層270之后，采用低溫氧化工藝在所述底部抗反射層270表面形成第四介質(zhì)層280，所述第四介質(zhì)層280對底部抗反射層270形成保護，防止在形成圖案化的第二光刻膠層的過程中損傷所述底部抗反射層270。另外采用低溫氧化工藝形成第四介質(zhì)層280也可以防止因為高溫而對所述底部抗反射層270造成損傷。
所述第 二光刻膠層的位置與所述導(dǎo)電插塞的位置相對應(yīng)需要滿足的只是以所述第二光刻膠層為掩膜刻蝕所述導(dǎo)電層250后，可以使導(dǎo)電層250與各導(dǎo)電插塞220電接觸的部分相互電隔離。圖7是沿圖6中A-A線的剖面圖，由圖7可以看出，導(dǎo)電層250與導(dǎo)電插塞220電連接。
參考圖8，以所述第二光刻膠層為掩膜，依次刻蝕所述第四介質(zhì)層、底部抗反射層、 第三介質(zhì)層260、導(dǎo)電層250，直至暴露所述隔離介質(zhì)層，刻蝕后，去除所述第二光刻膠層以及剩余的第四介質(zhì)層和底部抗反射層。
本實施例中，采用干法刻蝕工藝依次刻蝕所述第四介質(zhì)層、底部抗反射層、第三介質(zhì)層260、導(dǎo)電層250。
如圖8所示，經(jīng)過所述刻蝕，導(dǎo)電層250與不同導(dǎo)電插塞電連接的部分相互分離， 即各導(dǎo)電插塞電絕緣。
參考圖9，形成與所保留的第三介質(zhì)層260齊平的第五介質(zhì)層300，對所述第五介質(zhì)層300進行平坦化處理，直至暴露所述第二介質(zhì)層240，形成位于所述第二介質(zhì)層240和第一介質(zhì)層230側(cè)壁，且與所述導(dǎo)電插塞電連接的底部電極310。
本實施例中，所述第五介質(zhì)層300的形成工藝為高密度等離子體化學(xué)氣相沉積工藝。采用高密度等離子體化學(xué)氣相沉積工藝可以形成填充質(zhì)量高的第五介質(zhì)層300，所形成的第五介質(zhì)層300的材料是二氧化硅。
平坦化處理后所形成的底部電極310暴露的表面的寬度(X方向)等于導(dǎo)電層的厚度，小于導(dǎo)電插塞的寬度，也就是說所述底部電極310的寬度小于150埃,進一步小于100埃。
參考圖10，平坦化處理后，在所述底部電極310和第五介質(zhì)層300表面依次形成第六介質(zhì)層320和第七介質(zhì)層330，并在所述第七介質(zhì)層330表面形成第三光刻膠層340， 所述第三光刻膠340的寬度方向垂直于所述底部電極310的寬度的方向，所述第三光刻膠 340與底部電極310正對的部分的寬度(y方向為寬度方向)小于底部電極310的寬度。
所述第六介質(zhì)層320的材料是氮化硅或者氮氧化硅，所述第七介質(zhì)層330的材料是二氧化硅。
本實施例中，所述第三光刻膠340的寬度方向指的是圖10中的J方向，所述底部電極310的寬度方向是X方向，y方向與X方向垂直。所述第三光刻膠340的寬度方向垂直于所述底部電極310的寬度的方向的目的是，后續(xù)形成的相變層的寬度方向與所述底部電極310的寬度方向正交。所述相變層的寬度方向與所述底部電極的寬度方向正交的好處是，所述相變層與所述底部電極的接觸面積是相變層的寬度與所述底部電極的寬度的乘積，以實現(xiàn)接觸面積的最小值。在本發(fā)明的其他實施例中，相變層的寬度方向與所述底部電極的寬度方向的夾角的值還可以是90度之外的值，即所述第三光刻膠340的寬度方向與所述底部電極310的寬度的方向的夾角還可以是90度之外的角。
所述第三光刻膠340與底部電極310正對的部分的寬度小于底部電極310的寬度的好處是，可以實現(xiàn)后續(xù)形成的相變層與底部電極310電接觸。
參考圖11，以所述第三光刻膠層340為掩膜依次刻蝕所述第七介質(zhì)層330、第六介質(zhì)層320，直至暴露所述底部電極310，形成第二溝槽20 ；
本實施例中，所述第二溝槽20至少暴露各所述底部電極310的部分表面，以使后續(xù)形成在第二溝槽20側(cè)壁的相變層與底部電極310電接觸。
本實施例中，所述刻蝕工藝包括以所述第三光刻膠層340為掩膜采用干法刻蝕工藝刻蝕所述第七介質(zhì)層330，直至暴露所述第六介質(zhì)層320 ;采用濕法刻蝕工藝刻蝕暴露的所述第六介質(zhì)層320，直至暴露所述第五介質(zhì)層300 ;然后去除所述第三光刻膠層340。
參考圖12，在所述第二溝槽的側(cè)壁和底部形成相變材料層350 ；
在本實施例中，采用選擇性外延生長工藝形成所述相變材料層350，所述相變材料層350的材料是GST材料。
在本實施例中，所述相變材料層350位于第二溝槽側(cè)壁的寬度小于200埃。由圖 12可以看出，所述寬度越小，相變材料層350與底部電極310的接觸面積越小，但是受工藝條件的限制，所述相變材料層350的寬度過小可能會導(dǎo)致所述相變材料層350的性能不好， 比如電學(xué)性能不穩(wěn)定等。
為了便于觀察相變材料層350與底部電極310的接觸面積，在圖12及后續(xù)的圖 13、圖15中，所形成的結(jié)構(gòu)的一角沒有被示出。
參考圖13，去除所述相變材料層位于所述第二溝槽底部的部分，以及位于所述第二溝槽寬度方向的側(cè)壁表面的部分，形成相變層360。
本實施例中，采用回刻工藝去除所述相變材料層位于所述第二溝槽底部的部分， 以及位于所述第二溝槽寬度方向(y方向)的側(cè)壁表面的部分。
圖14是所述回刻工藝之后，所述相變層360和底部電極310的俯視圖。如圖14 所述，所述相變層360和底部電極310的接觸面積等于所述相變層360的寬度a，與所述底部電極310的寬度b的乘積。相比于現(xiàn)有技術(shù)中，相變層與底部電極的接觸面積等于相變層的面積，或者底部電極的面積，本發(fā)明的實施例顯著減小了相變層360與底部電極310的接觸面積。
參考圖15，形成所述相變層360之后，還包括在所述相變層360表面形成與所述相變層360電連接的頂部電極370。
本實施例中，所述頂部電極370的形成工藝包括
形成所述相變層360后，形成填充滿所述第二溝槽的第八介質(zhì)層(未標示)；在所述相變層360和第八介質(zhì)層表面形成頂部導(dǎo)電層；刻蝕所述頂部導(dǎo)電層，形成與所述相變層電連接的頂部電極370。
綜上，在本發(fā)明的實施例中，通過形成相交的底部電極與相變層，使得底部電極與相變層的接觸面積等于底部電極的寬度與相變層的寬度的乘積，從而減小所述底部電極與相變層的接觸面積；
進一步，在本發(fā)明的實施例中，通過在第一介質(zhì)層和第二介質(zhì)層的側(cè)壁形成底部電極，在第六介質(zhì)層和第七介質(zhì)層的側(cè)壁形成相變層的方法，減小了底部電極與相變層的寬度，從而進一步減小底部電極與相變層的接觸面積。
相應(yīng)地，本發(fā)明還提供一種相變存儲器，請參考圖16，本發(fā)明的實施例所提供的相變存儲器包括半導(dǎo)體襯底(未示出)，位于所述半導(dǎo)體襯底表面的二極管200，與所述二極管200電連接的導(dǎo)電插塞220 ;位于所述導(dǎo)電插塞220表面,且與所述導(dǎo)電插塞220電連接的底部電極310 ;位于所述底部電極310表面，且與所述底部電極310電連接的相變層360 ； 其中，所述底部電極310與所述相變層360交叉。
在本發(fā)明的實施例中，所述底部電極310與所述相變層360正交。所述底部電極310的寬度小于150埃；所述相變層360的寬度小于200埃。
進一步，所述底部電極310的材料是氮化鈦或氮化鉭，金屬鎢，金屬鈦，金屬鈷，金屬鎳或者金屬鉬。
本發(fā)明的實施例所提供的相變存儲器的底部電極與相變層相交，所以減小了所述底部電極與相變層的接觸面積。
綜上，在本發(fā)明的實施例所提供的相變存儲器形成方法中，通過形成交叉的底部電極與相變層，使得底部電極與相變層的接觸面積等于底部電極的寬度與相變層的寬度的乘積，從而減小所述底部電極與相變層的接觸面積；
進一步，在本發(fā)明的實施例所提供的相變存儲器形成方法中，通過在第一介質(zhì)層和第二介質(zhì)層的側(cè)壁形成底部電極，在第六介質(zhì)層和第七介質(zhì)層的側(cè)壁形成相變層的方法，減小了底部電極與相變層的寬度，從而進一步減小底部電極與相變層的接觸面積；
本發(fā)明的實施例所提供的相變存儲器的底部電極與相變層交叉，所以所述底部電極與相變層的接觸面積小。
本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的 變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護范圍。
權(quán)利要求
1.一種相變存儲器形成方法，其特征在于，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底表面形成有隔離介質(zhì)層，以及貫穿所述隔離介質(zhì)層的導(dǎo)電插塞；形成與所述導(dǎo)電插塞電連接的底部電極；在所述底部電極的表面形成與所述底部電極交叉的相變層。
2.如權(quán)利要求1所述相變存儲器形成方法，其特征在于，所述底部電極和相變層都是條狀結(jié)構(gòu)。
3.如權(quán)利要求1所述相變存儲器形成方法，其特征在于，所述底部電極的寬度小于導(dǎo)電插塞的寬度。
4.如權(quán)利要求1所述相變存儲器形成方法，其特征在于，所述底部電極的寬度小于150埃。
5.如權(quán)利要求1所述相變存儲器形成方法，其特征在于，所述底部電極的形成方法包括在所述隔離介質(zhì)層和導(dǎo)電插塞的表面依次形成第一介質(zhì)層、第二介質(zhì)層，依次刻蝕所述第二介質(zhì)層、第一介質(zhì)層，形成第一溝槽，所述第一溝槽暴露所述導(dǎo)電插塞；在所述第一溝槽的側(cè)壁和底部依次形成導(dǎo)電層、第三介質(zhì)層，以及填充滿所述第一溝槽的底部抗反射層；在所述底部抗反射層表面依次形成第四介質(zhì)層和圖案化的第二光刻膠層，所述第二光刻膠層的位置與所述導(dǎo)電插塞的位置相對應(yīng)；以所述第二光刻膠層為掩膜，依次刻蝕所述第四介質(zhì)層、底部抗反射層、第三介質(zhì)層、 導(dǎo)電層，直至暴露隔離介質(zhì)層；刻蝕后，去除所述第二光刻膠層以及剩余的第四介質(zhì)層和底部抗反射層，并形成與所保留的第三介質(zhì)層齊平的第五介質(zhì)層，對所述第五介質(zhì)層進行平坦化處理，直至暴露所述第二介質(zhì)層，形成位于所述第二介質(zhì)層側(cè)壁，且與所述導(dǎo)電插塞電連接的底部電極。
6.如權(quán)利要求5所述相變存儲器形成方法，其特征在于，所述第一介質(zhì)層的材料是氮化硅或氮氧化硅。
7.如權(quán)利要求5所述相變存儲器形成方法，其特征在于，所述第二介質(zhì)層的材料是二氧化硅。
8.如權(quán)利要求5所述相變存儲器形成方法，其特征在于，形成第一溝槽的步驟包括在所述第二介質(zhì)層表面形成第一刻膠層；以所述第一光刻膠層為掩膜采用干法刻蝕工藝刻蝕所述第二介質(zhì)層和第一介質(zhì)層。
9.如權(quán)利要求5所述相變存儲器形成方法，其特征在于，所述導(dǎo)電層的材料是氮化鈦， 氮化鉭，金屬鎢，金屬鈦，金屬鈷，金屬鎳或者金屬鉬。
10.如權(quán)利要求5所述相變存儲器形成方法，其特征在于，第四介質(zhì)層的形成工藝是低溫氧化工藝。
11.如權(quán)利要求5所述相變存儲器形成方法，其特征在于，所述第五介質(zhì)層的形成工藝為高密度等離子體化學(xué)氣相沉積工藝。
12.如權(quán)利要求5所述相變存儲器形成方法，其特征在于，所述相變層的形成工藝包括平坦化處理后，在所述底部電極和第五介質(zhì)層表面依次形成第六介質(zhì)層和第七介質(zhì)層；在所述第七介質(zhì)層表面形成第三光刻膠層，所述第三光刻膠的寬度方向與所述底部電極的寬度方向相交；以所述第三光刻膠層為掩膜依次刻蝕所述第七介質(zhì)層、第六介質(zhì)層，形成第二溝槽； 在所述第二溝槽的側(cè)壁和底部形成相變材料層；去除所述相變材料層位于所述第二溝槽底部的部分，以及所述相變材料層位于第二溝槽寬度方向的側(cè)壁的部分，形成相變層。
13.如權(quán)利要求12所述相變存儲器形成方法，其特征在于，所述第六介質(zhì)層的材料是氮化硅或氮氧化硅。
14.如權(quán)利要求12所述相變存儲器形成方法，其特征在于，所述第七介質(zhì)層的材料是二氧化硅。
15.如權(quán)利要求1所述相變存儲器形成方法，其特征在于，還包括在所述相變層表面形成與所述相變層電連接的頂部電極。
16.如權(quán)利要求12所述相變存儲器形成方法，其特征在于，所述頂部電極的形成工藝包括形成相變層后，形成填充滿所述第二溝槽的第八介質(zhì)層；在所述相變層和第八介質(zhì)層表面形成頂部導(dǎo)電層；刻蝕所述頂部導(dǎo)電層，形成與所述相變層電連接的頂部電極。
17.如權(quán)利要求1所述相變存儲器形成方法，其特征在于，所述相變層的寬度小于200埃。
18.如權(quán)利要求1所述相變存儲器形成方法，其特征在于，所述相變層與所述底部電極正交。
19.一種相變存儲器，包括半導(dǎo)體襯底，位于所述半導(dǎo)體襯底表面的二極管，與所述二極管電連接的導(dǎo)電插塞；位于所述導(dǎo)電插塞表面，且與所述導(dǎo)電插塞電連接的底部電極； 位于所述底部電極表面，且與所述底部電極電連接的相變層；其特征在于，所述底部電極與所述相變層交叉。
20.依據(jù)權(quán)利要求19的相變存儲器，其特征在于，所述底部電極與所述相變層正交。
21.依據(jù)權(quán)利要求19的相變存儲器，其特征在于，所述底部電極的寬度小于150埃。
22.依據(jù)權(quán)利要求19的相變存儲器，其特征在于，所述相變層的寬度小于200埃。
23.依據(jù)權(quán)利要求19的相變存儲器，其特征在于，所述底部電極的材料是氮化鈦，氮化鉭，金屬鎢，金屬鈦，金屬鈷，金屬鎳或者金屬鉬。
全文摘要
本發(fā)明提供一種相變存儲器及其形成方法，本發(fā)明所提供的相變存儲器的形成方法包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底表面形成有隔離介質(zhì)層，以及貫穿所述隔離介質(zhì)層的導(dǎo)電插塞；形成與所述導(dǎo)電插塞電連接的底部電極；在所述底部電極的表面形成與所述底部電極交叉的相變層。通過本發(fā)明所提供的相變存儲器形成方法，可以減小相變存儲器的底部電極和相變層的接觸面積，從而提高驅(qū)動電流。
文檔編號H01L27/24GK103022348SQ20111029715
公開日2013年4月3日 申請日期2011年9月27日 優(yōu)先權(quán)日2011年9月27日
發(fā)明者朱南飛, 吳關(guān)平, 任佳棟 申請人:中芯國際集成電路制造(上海)有限公司