專利名稱：半導(dǎo)體芯片及用于制造半導(dǎo)體芯片的布局制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體封裝，尤其涉及一種半導(dǎo)體芯片及用于制造半導(dǎo)體芯片的布局制備方法。
背景技術(shù)：
當電路形成于半導(dǎo)體芯片上之后接著進行封裝時，芯片上的電路與封裝基底上輸入/輸出連接引腳(Pin)之間的內(nèi)連接可通過倒裝芯片(Filp-Chip)封裝技術(shù)來完成。倒裝芯片組件包括面朝下(即，翻轉(zhuǎn))的半導(dǎo)體芯片位于封裝基底(例如，陶瓷基底或電路板)上所構(gòu)成的一直接電性連接。倒裝芯片技術(shù)取代舊式打線接合(wire bonding)技術(shù) (采用面朝上的半導(dǎo)體芯片，其具有連接半導(dǎo)體芯片上每一接墊的導(dǎo)線)。為了采用倒裝芯片封裝技術(shù)來進行半導(dǎo)體芯片封裝，將半導(dǎo)體芯片翻轉(zhuǎn)并放置于一封裝基底上方。對導(dǎo)電凸塊(bump)進行回流(reflow)，以在其間形成電性連接，并提供半導(dǎo)體芯片與封裝基底有限的機械性固定。接著，采用底膠(underfilling)粘著劑，例如環(huán)氧化物，填充半導(dǎo)體芯片與封裝基底之間的空間，以提供半導(dǎo)體芯片與封裝基底之間更佳的機械性內(nèi)連接。

發(fā)明內(nèi)容
為了克服現(xiàn)有技術(shù)的缺陷，在本發(fā)明一實施例中，一種半導(dǎo)體芯片，包括一基底； 一電路，形成于基底上；多個導(dǎo)電接墊，形成于基底上，至少有一部分的導(dǎo)電接墊電性耦接于電路；以及多個凸塊結(jié)構(gòu)，對應(yīng)形成于導(dǎo)電接墊上。其中，導(dǎo)電接墊包括一第一導(dǎo)電接墊，具有一第一接墊寬度；以及一第二導(dǎo)電接墊，具有大于第一接墊寬度的一第二接墊寬度，且第一導(dǎo)電接墊比第二導(dǎo)電接墊接近導(dǎo)體芯片的一幾何中心。在本發(fā)明另一實施例中，一種用于制造半導(dǎo)體芯片的布局制備方法，包括決定多個凸塊位置；選擇一第一組凸塊位置，其占據(jù)半導(dǎo)體芯片的一第一區(qū)；選擇一第二組凸塊位置，其占據(jù)半導(dǎo)體芯片的一第二區(qū)，其中第二區(qū)比第一區(qū)更遠離半導(dǎo)體芯片的一幾何中心；在第一組凸塊位置形成一個或多個導(dǎo)電接墊圖案及對應(yīng)的凸塊下方金屬圖案，其具有一第一接墊對凸塊下方金屬寬度比；以及在第二組凸塊位置形成一個或多個導(dǎo)電接墊圖案及對應(yīng)的凸塊下方金屬圖案，其具有大于第一接墊對凸塊下方金屬寬度比的一第二接墊對凸塊下方金屬寬度比。在本發(fā)明又一實施例中，一種半導(dǎo)體芯片，包括一基底；一第一導(dǎo)電接墊，形成于基底上；一第一凸塊下方金屬(under bump metallurgy, UBM)結(jié)構(gòu)，形成于第一導(dǎo)電接墊上，第一導(dǎo)電接墊及第一凸塊下方金屬結(jié)構(gòu)具有一第一接墊對凸塊下方金屬寬度比；一第二導(dǎo)電接墊，形成于基底上，且其比第一導(dǎo)電接墊更遠離半導(dǎo)體芯片的一幾何中心；以及一第二凸塊下方金屬結(jié)構(gòu)，形成于第二導(dǎo)電接墊上，第二導(dǎo)電接墊及第二凸塊下方金屬結(jié)構(gòu)具有大于第一接墊對凸塊下方金屬寬度比的一第二接墊對凸塊下方金屬寬度比。本發(fā)明通過增加導(dǎo)電接墊的接墊寬度或是增加接墊寬度對凸塊下方金屬寬度比，可降低基底的介電層內(nèi)凸塊破裂和/或斷裂及剝離。因此，可改善半導(dǎo)體芯片封裝的壽命。


圖IA是示出根據(jù)一實施例的具有凸塊結(jié)構(gòu)位于基底上的半導(dǎo)體芯片局部剖面示意圖。圖IB是示出圖IA中半導(dǎo)體芯片內(nèi)導(dǎo)電接墊上方的凸塊下方金屬結(jié)構(gòu)平面示意圖。圖2A是示出根據(jù)一實施例的用于半導(dǎo)體芯片的凸塊布局平面示意圖。圖2B至圖2D是示出根據(jù)各個實施例的用于半導(dǎo)體芯片的凸塊布局的局部放大平面示意圖。圖3是示出根據(jù)模擬數(shù)據(jù)的導(dǎo)電接墊尺寸與施加于介電層的應(yīng)力的關(guān)系圖。圖4是示出根據(jù)一些實施例的用于制造半導(dǎo)體芯片的布局制備方法流程圖。圖5是示出根據(jù)一實施例的可用于一方法的電腦系統(tǒng)高階功能方框圖。其中，附圖標記說明如下100 半導(dǎo)體芯片；110 凸塊結(jié)構(gòu)；112 凸塊下方金屬結(jié)構(gòu)；114 焊料凸塊；120 基底；130 導(dǎo)電接墊；140 鈍化保護層；200 凸塊布局；202 凸塊位置；204 凸塊位置；210 幾何中心；220、222、224、226 中心區(qū)；230、232、234、236 角落區(qū)；232a 第一角落區(qū)；232b 第二角落區(qū)；240、242、244、246 周圍區(qū)；242a、246a 第一周圍區(qū)；242b、246b 第二周圍區(qū)；250 方形凸塊接合邊緣；250a 第一凸塊下方金屬接合邊緣；250b 第二凸塊下方金屬接合邊緣；260a 第一弧線；260b 第二弧線；270a、270b、270c、270d 矩形區(qū)；410、420、430、440、450 操作步驟；
500 電腦系統(tǒng)；510 電腦可讀式存儲媒體；520 微處理器；530 輸入/輸出接口 ；540 顯示器；Cl 既定側(cè)邊長度；C2 側(cè)邊長度；D1、D2、D3、D4 距離；E 側(cè)向邊對邊距離；ρ 間距；Pl、Rl 第一距離；P2、R2 第二距離；X 凸塊下方金屬寬度。
具體實施例方式以下說明本發(fā)明實施例的制作與使用。然而，可容易了解本發(fā)明實施例提供許多合適的發(fā)明概念而可實施于廣泛的各種特定背景。所公開的特定實施例僅僅用于說明以特定方法制作及使用本發(fā)明，并非用以局限本發(fā)明的范圍。再者，為了內(nèi)文清晰的目的，附圖中的特征及尺寸并未依照比例繪示。在以下說明中，提出了許多特定細節(jié)部分，以充分了解本發(fā)明。然而，任何本領(lǐng)域普通技術(shù)人員將會了解本發(fā)明能夠在沒有這些特定細節(jié)情形下實行。在一些范例中，并未詳述公知結(jié)構(gòu)及工藝，以避免使本發(fā)明產(chǎn)生不必要的混淆。實質(zhì)上的應(yīng)力量存在于焊料錫球以及使用倒裝芯片封裝技術(shù)連接半導(dǎo)體芯片與封裝基底的填充材料中。應(yīng)力的增加部分來自于半導(dǎo)體芯片與封裝基底之間熱膨脹系數(shù) (coefficient of thermal expansion, CTE)差異。如以上所述，倒裝芯片封裝技術(shù)是將半導(dǎo)體芯片翻轉(zhuǎn)置放于封裝基底上，并對翻轉(zhuǎn)的半導(dǎo)體芯片加熱。這些操作施加大量的應(yīng)力及應(yīng)變于半導(dǎo)體基底。隨著低機械強度材料(例如，低介電常數(shù)(low-k)材料)的使用增力口，比起使用非低介電常數(shù)(low-k)材料的半導(dǎo)體芯片而言，更容易受到應(yīng)力及應(yīng)變的損傷。再者，當半導(dǎo)體芯片的尺寸增加，伴隨封裝工藝而來的應(yīng)力及應(yīng)變也會增加。位于遠離半導(dǎo)體芯片的中心區(qū)的凸塊，例如位于半導(dǎo)體芯片的周圍或四個角落， 其所受應(yīng)力及應(yīng)變特別顯著。隨著時間的過去，應(yīng)力會因為凸塊龜裂和/或破裂以及半導(dǎo)體芯片封裝的介電層剝離而導(dǎo)致機械性和/或電性失效。圖IA是示出根據(jù)一實施例的具有凸塊結(jié)構(gòu)110形成于基底120上的半導(dǎo)體芯片 100?；?20具有一電路形成于其上。再者，基底120也具有多個導(dǎo)電層及介電層，其構(gòu)成基底上電路的內(nèi)連結(jié)構(gòu)。對應(yīng)于凸塊結(jié)構(gòu)110的區(qū)域的一導(dǎo)電接墊130形成于基底120與凸塊結(jié)構(gòu)110之間。在一些實施例中，導(dǎo)電接墊130包括鋁(Al)、銅(Cu)或鋁/銅合金。雖然圖IA僅示出一凸塊結(jié)構(gòu)110及一對應(yīng)的導(dǎo)電接墊130，然而任何本領(lǐng)域普通技術(shù)人員可以了解的是半導(dǎo)體芯片100內(nèi)的基底120上形成了多個凸塊結(jié)構(gòu)110及對應(yīng)的多個導(dǎo)電接墊130。在至少一實施例中，至少有一部分的導(dǎo)電接墊130電性耦接至電路，且至少有另一部分的導(dǎo)電接墊130未電性耦接至電路。一鈍化保護層140形成于基底120上，且局部位于導(dǎo)電接墊130上。亦即，鈍化保護層140本身定義出一開口，露出一部分的導(dǎo)電接墊130。在一些實施例中，利用光致抗蝕劑及蝕刻工藝來去除一部分的鈍化保護層140而形成開口。在一些實施例中，鈍化保護層 140包括氮化硅(SiN)、二氧化硅(SiO2)、氮氧化硅(SiON)、聚酰亞胺(polyimide)、氧化鉛 (lead oxide,ΡΒ0)或其他絕緣材料。雖然圖IA僅示出單一鈍化保護層140，然而在一些實施例中，二層或多層的鈍化保護層可形成于基底120上。凸塊結(jié)構(gòu)具有一凸塊下方金屬(UBM)結(jié)構(gòu)112形成于導(dǎo)電接墊130上以及一焊料凸塊114形成于凸塊下方金屬結(jié)構(gòu)112上。凸塊下方金屬結(jié)構(gòu)112為一中介導(dǎo)電層，電性連接導(dǎo)電接墊130及焊料凸塊114。在一些實施例中，凸塊下方金屬結(jié)構(gòu)112可通過無電電鍍(electroless plating)、濺鍍或電鍍而形成。在至少一實施例中，凸塊下方金屬結(jié)構(gòu)112包括一多層結(jié)構(gòu)，例如粘著層、阻擋層和/或潤濕層。在一些實施例中，粘著層由鉻 (Cr)、鈦鎢(TiW)^i (Ti)或鋁(Al)所構(gòu)成。在一些實施例中，阻擋層為非必需的，且由鎳 (Ni)、鎳釩(NiV)、鉻銅(CrCu)、氮化鈦(TiN)或鈦鎢(TiW)所構(gòu)成。在一些實施例中，潤濕層由銅(Cu)、金(Au)或銀(Ag)所構(gòu)成。在一些實施例中，焊料凸塊114可通過蒸鍍、電解電鍍(electrolytic plating)、 無電電鍍、和/或網(wǎng)版印刷一個或多個導(dǎo)電材料而形成于凸塊下方金屬結(jié)構(gòu)112上。用于焊料凸塊114的導(dǎo)電材料包括金屬，例如錫(Sn)、鉛(Pb)、鎳、金、銀、銅、鉍(Bi)或其合金或與其他導(dǎo)電材料的混合物。在至少一實施例中，焊料凸塊114包括63wt% (重量百分比)的錫與37wt%的鉛。在一些實施例中，焊料凸塊114為球型，且可通過臨時加熱導(dǎo)電材料至其熔點以上的溫度而形成。雖然圖IA中焊料凸塊114直接形成于凸塊下方金屬結(jié)構(gòu) 112上，然而在一些實施例中，一個或多個額外的特征部件可形成于焊料凸塊114與凸塊下方金屬結(jié)構(gòu)112之間，凸塊柱體(bump post)或一層或多層導(dǎo)電材料層。圖IB是示出圖IA中半導(dǎo)體芯片100內(nèi)的導(dǎo)電接墊130上方的凸塊下方金屬結(jié)構(gòu) 112的平面示意圖，為了使內(nèi)文更為清晰，圖IB中省略了半導(dǎo)體芯片其他特征部件。導(dǎo)電接墊130的外型相似于凸塊下方金屬結(jié)構(gòu)112的外型。雖然圖IB中凸塊下方金屬結(jié)構(gòu)112 與導(dǎo)電接墊130為八邊形，然而在其他實施例中，凸塊下方金屬結(jié)構(gòu)112與導(dǎo)電接墊130可為圓形、其他規(guī)則的多邊形或具有任何其他外型。再者，在圖IA及圖IB的實施例中，凸塊下方金屬結(jié)構(gòu)112具有一凸塊下方金屬寬度X。凸塊下方金屬結(jié)構(gòu)112水平地放置于導(dǎo)電接墊130的中心處，且凸塊下方金屬結(jié)構(gòu)112與導(dǎo)電接墊130定義出一側(cè)向邊對邊距離E。 因此，導(dǎo)電接墊130具有一接墊寬度為X+2E。在一些實施例中，對于凸塊下方金屬寬度為 85微米(μπι)的工藝來說，側(cè)向邊對邊距離E在1微米至12微米的范圍。圖2Α是示出根據(jù)一實施例的用于半導(dǎo)體芯片的凸塊布局200平面示意圖。一布局包括用以制造半導(dǎo)體芯片的圖案層，例如用以在基底上形成半導(dǎo)體部件的各個圖案層以及用以形成導(dǎo)電接墊和/或凸塊結(jié)構(gòu)的各個圖案層。由布局工程師根據(jù)半導(dǎo)體芯片的電路設(shè)計而產(chǎn)生的上述圖案通常經(jīng)過布局編輯工具或是電子設(shè)計自動化(electronic design automation, EDA)工具的操作。每一圖案對應(yīng)一可使用于形成至少一特征部件(例如阱區(qū)、漏極區(qū)、源極區(qū)、柵電極、導(dǎo)線或其他半導(dǎo)體基底上的特征部件)的光掩模圖案。
在圖2A中，‘X’符號表是半導(dǎo)體芯片的幾何中心210，而每一圓形表示用以形成導(dǎo)電接墊及位于其上的凸塊結(jié)構(gòu)的凸塊位置。雖然圖2A中凸塊位置排列成柵型圖案，然而在一些實施例中，凸塊位置可任意排列。再者，用于半導(dǎo)體芯片的凸塊布局200具有一方形凸塊接合邊緣250。然而，在一些實施例中，凸塊布局200具有不同外型的凸塊接合邊緣，例如具有矩形的外型輪廓或是八邊形的外型輪廓。根據(jù)凸塊布局200所形成的半導(dǎo)體芯片具有多個導(dǎo)電接墊形成于凸塊位置處的基底上以及多個凸塊結(jié)構(gòu)形成于對應(yīng)的一個導(dǎo)電接墊上。在本實施例中，至少一第一導(dǎo)電接墊位于一凸塊位置202，其比位于凸塊位置204的一第二導(dǎo)電接墊更靠近幾何中心210， 且第二導(dǎo)電接墊具有一第二接墊寬度，其大于第一導(dǎo)電接墊的一第一接墊寬度。在一些實施例中，上述導(dǎo)電接墊的接墊寬度隨著導(dǎo)電接墊的位置離幾何中心210 越遠而逐漸增加。在一些實施例中，上述導(dǎo)電接墊排列成多個組群，且位于其中一組群內(nèi)的導(dǎo)電接墊具有實質(zhì)上相同的接墊寬度。導(dǎo)電接墊排列成對應(yīng)半導(dǎo)體芯片的一中心區(qū)220的一組群、對應(yīng)半導(dǎo)體芯片的一角落區(qū)230的一組群以及對應(yīng)半導(dǎo)體芯片的一周圍區(qū)240的一組群。在一些實施例中，離半導(dǎo)體芯片的幾何中心越遠的區(qū)域內(nèi)的導(dǎo)電接墊具有較大的接墊寬度。舉例來說，在至少一實施例中，位于周圍區(qū)240內(nèi)導(dǎo)電接墊的組群的接墊寬度大于位于中心區(qū)220的組群的接墊寬度，而位于角落區(qū)230內(nèi)導(dǎo)電接墊的組群的接墊寬度大于位于周圍區(qū)240的組群的接墊寬度。雖然圖2A中僅示出三組導(dǎo)電接墊的組群，然而任何本領(lǐng)域普通技術(shù)人員可以了解的是在一些實施例中，導(dǎo)電接墊可排列成多于或少于三組導(dǎo)電接墊的組群。圖2B是示出根據(jù)一些實施例的用于半導(dǎo)體芯片的凸塊布局的局部平面示意圖， 凸塊位置根據(jù)中心區(qū)222、角落區(qū)232及周圍區(qū)242進行分組。在一些實施例中，角落區(qū)232 進一步劃分為第一角落區(qū)232a及一第二角落區(qū)232b，而周圍區(qū)242進一步劃分為第一周圍區(qū)242a及一第二周圍區(qū)242b。第一角落區(qū)232a由一直角三角形區(qū)定義而成，其具有一側(cè)邊沿一第一凸塊下方金屬接合邊緣250a延伸以及另一側(cè)邊沿一第二凸塊下方金屬接合邊緣250b延伸。上述側(cè)邊具有一既定側(cè)邊長度Cl。第二角落區(qū)232b由上述直角三角形區(qū)與另一直角三角形區(qū) (其具有一側(cè)邊沿一第一凸塊下方金屬接合邊緣250a延伸以及另一側(cè)邊沿一第二凸塊下方金屬接合邊緣250b延伸，且側(cè)邊長度為C2)的差異定義而成。Cl為零或正數(shù)值，而C2為大于Cl的數(shù)值。在凸塊下方金屬寬度為X且凸塊下方金屬結(jié)構(gòu)之間間距為P的至少一實施例中， 側(cè)邊長度Cl等于1. 707 X X，而側(cè)邊長度C2等于1. 707 X (X+P)。再者，一周圍區(qū)242由一矩形區(qū)定義而成，其具有從第二凸塊下方金屬接合邊緣 250b偏移一第一距離(例如，零或Pl)的一側(cè)以及從第二凸塊下方金屬接合邊緣250b偏移一第二距離(例如，Pl或P2)的一側(cè)，并除去角落區(qū)232a和/或232b。舉例來說，第一周圍區(qū)242a由第一距離為零且第二距離為Pl的矩形區(qū)定義而成，而第二周圍區(qū)242b由第一距離為Pl且第二距離為P2的矩形區(qū)定義而成。Pl及P2的數(shù)值大于零。雖然圖2B僅示出局部的凸塊布局200，然而其他部分的凸塊布局也有相似的定義。將位于幾何中心210所處位置且未定義成角落區(qū)232a/232b以及周圍區(qū) 242a/242b的區(qū)域定義為中心區(qū)222。
圖2C是示出根據(jù)一些實施例的用于半導(dǎo)體芯片的凸塊布局的局部放大平面示意圖。根據(jù)中心區(qū)224、角落區(qū)234及周圍區(qū)244進行凸塊位置的分組。各個區(qū)域是由凸塊下方金屬接合邊緣250a/250b或是弧線260a/260b所定義而成。舉例來說，角落區(qū)234是由沿凸塊下方金屬接合邊緣250a及250b延伸的側(cè)邊以及與幾何中心210相距一第一距離Rl的弧線260a所包圍的區(qū)域定義而成。周圍區(qū)244是由與幾何中心210相距一第一距離Rl的第一弧線260a以及與幾何中心210相距一第二距離R2 的第二弧線260b之間的區(qū)域定義而成。將位于幾何中心210所處位置且未定義成角落區(qū) 234以及周圍區(qū)244的區(qū)域定義為中心區(qū)224。在至少一實施例中，第一距離Rl及第二距離R2取決于幾何中心210至不同既定角落區(qū)的最大距離。圖2D是示出根據(jù)一些實施例的用于半導(dǎo)體芯片的凸塊布局的局部放大平面示意圖。根據(jù)中心區(qū)226、角落區(qū)236及周圍區(qū)246進行凸塊位置的分組。周圍區(qū)246又劃分為一第一周圍區(qū)246a及一第二周圍區(qū)264b。各個區(qū)域是由凸塊下方金屬接合邊緣250a/250b或是矩形區(qū) 270a/270b/270c/270d所定義而成。舉例來說，角落區(qū)236是由矩形區(qū)270a與矩形區(qū)270b 的重疊區(qū)域定義而成。矩形區(qū)270a是由凸塊下方金屬接合邊緣250a以及與幾何中心210 相距一距離Dl的一側(cè)之間的區(qū)域定義而成，而矩形區(qū)270b是由凸塊下方金屬接合邊緣 250b以及與幾何中心210相距一距離D2的一側(cè)之間的區(qū)域定義而成。第一周圍區(qū)246a是由結(jié)合矩形區(qū)270a及270b并去除角落區(qū)236定義而成。第二周圍區(qū)246b是由矩形區(qū)270c與矩形區(qū)270d之間的差異定義而成。矩形區(qū)270c是由在垂直方向與幾何中心210相距一距離Dl的一側(cè)以及在水平方向與幾何中心210相距一距離D2的一側(cè)所定義而成，而矩形區(qū)270d是由在垂直方向與幾何中心210相距一距離D3的一側(cè)以及在水平方向與幾何中心210相距一距離D4的一側(cè)所定義而成。將位于幾何中心210所處位置且未定義成角落區(qū)236以及周圍區(qū)246的區(qū)域定義為中心區(qū)226。雖然圖2C至圖2D僅示出局部的凸塊布局200，然而其他部分的凸塊布局也有相似的定義。另外，在一些實施例中，用于對凸塊位置進行分組的各個區(qū)域也可使用根據(jù)圖2B至圖2D實施例所結(jié)合的方法定義而成。在圖2B至圖2D實施例中，靠近幾何中心210的區(qū)域內(nèi)所形成的導(dǎo)電接墊與凸塊結(jié)構(gòu)具有較大的接墊寬度或是較高的接墊對凸塊下方金屬寬度比。舉例來說，在一些實施例中，半導(dǎo)體芯片內(nèi)的凸塊下方金屬結(jié)構(gòu)具有相同的凸塊下方金屬寬度且為85微米；位于中心區(qū)220/222/224/226的導(dǎo)電接墊的側(cè)向邊對邊距離為2微米；位于周圍區(qū) 240/242/244/246的導(dǎo)電接墊的側(cè)向邊對邊距離為3. 5微米；位于角落區(qū)230/232/234/236 的導(dǎo)電接墊的側(cè)向邊對邊距離為5微米。圖3是示出根據(jù)模擬數(shù)據(jù)的導(dǎo)電接墊尺寸與施加于介電層的應(yīng)力的關(guān)系圖。當導(dǎo)電接墊的尺寸增加，介電層所受的應(yīng)力則降低。舉例來說，假定凸塊下方金屬結(jié)構(gòu)的寬度X 為固定，而導(dǎo)電接墊的側(cè)向邊對邊距離E為2. 0微米，則介電層所受的應(yīng)力定義為1. 0(絕對單位)。當側(cè)向邊對邊距離E為3. 5微米，介電層所受的應(yīng)力從1. 0降至0. 8，其表示應(yīng)力降低20%。當側(cè)向邊對邊距離E為5. 0微米，介電層所受的應(yīng)力從1. 0降至0. 7，其表示應(yīng)力降低30%。根據(jù)本實施例，任何本領(lǐng)域普通技術(shù)人員可以了解，凸塊下方金屬寬度與接墊寬度是取決于不同的制造和/或封裝工藝的需求。在一些實施例中，進一步增加接墊尺寸或是增加接墊寬度對凸塊下方金屬寬度比并無法保證介電層所受的應(yīng)力會降低相同的百分比。用于形成導(dǎo)電接墊的導(dǎo)電層也可使用于信號路徑布線。因此，任何本領(lǐng)域普通技術(shù)人員可以了解用于半導(dǎo)體芯片中各種接墊寬度或是凸塊下方金屬寬度是取決于半導(dǎo)體芯片的應(yīng)力等級或良率與導(dǎo)電接墊所占區(qū)域之間的平衡。圖4是示出根據(jù)一些實施例的用于制造半導(dǎo)體芯片的布局制備方法流程圖。任何本領(lǐng)域普通技術(shù)人員可以理解的是在一些實施例中，可在進行圖4的方法之前、期間和/或之后進行額外的操作。再者，在不脫離本發(fā)明的精神和范圍內(nèi)，所公開的操作也可在適當?shù)臅r候增加、取代、改變次序和/或去除。在操作步驟410中，根據(jù)一電路設(shè)計及特定制造和/或封裝工藝的需求，以布局編輯工具或是電子設(shè)計自動化(EDA)工具進行操作來決定多個凸塊位置。接著，在操作步驟 420中，選擇占據(jù)半導(dǎo)體芯片的一第一區(qū)的一第一組凸塊位置。接著，在操作步驟430中，選擇占據(jù)半導(dǎo)體芯片的一第二區(qū)的一第二組凸塊位置。每一凸塊位置表示用于制造半導(dǎo)體芯片的導(dǎo)電接墊及凸塊下方金屬結(jié)構(gòu)的一導(dǎo)電接墊圖案以及一對應(yīng)凸塊下方金屬圖案的形成位置。在一些實施例中，對應(yīng)于同一組凸塊位置的導(dǎo)電接墊具有大體相同的接墊寬度，而對應(yīng)于同一組凸塊位置的凸塊下方金屬結(jié)構(gòu)具有大體相同的凸塊下方金屬寬度。在本實施例中，第二區(qū)比第一區(qū)遠離半導(dǎo)體芯片的幾何中心。在一些實施例中，位于較遠區(qū)域的凸塊位置組，其具有較大的接墊寬度或是較大的接墊寬度對凸塊下方金屬寬度比。在一非必要的操作步驟440中，選擇一額外的次組凸塊位置。舉例來說，在圖2B 的實施例中，角落區(qū)230再細分為第一角落區(qū)230a及第二角落區(qū)230b，而次組凸塊位置的選則取決于凸塊位置所在的區(qū)域。在一些實施例中，往復(fù)地進行操作步驟440直至凸塊布局根據(jù)一既定計劃而劃分成多個區(qū)域，且凸塊位置根據(jù)凸塊位置的所在進行分組。之后，在操作步驟450中，具有一第一接墊寬度對凸塊下方金屬寬度比的一個或多個導(dǎo)電接墊圖案及對應(yīng)的凸塊下方金屬圖案形成于第一組凸塊位置，而具有一第二接墊寬度對凸塊下方金屬寬度比(其大于第一接墊寬度對凸塊下方金屬寬度比的)的一個或多個導(dǎo)電接墊圖案及對應(yīng)的凸塊下方金屬圖案形成于第二組凸塊位置。每一凸塊下方金屬圖案的外型相似于對應(yīng)的導(dǎo)電接墊圖案，并于凸塊下方金屬圖案與導(dǎo)電接墊圖案之間定義出一側(cè)向邊對邊距離。在一些實施例中，側(cè)向邊對邊距離在1 微米至12微米的范圍。在至少一實施例中，位于第一組凸塊位置的凸塊下方金屬與導(dǎo)電接墊的一第一側(cè)向邊對邊距離為2微米，而位于第二組凸塊位置的凸塊下方金屬與導(dǎo)電接墊的一第二側(cè)向邊對邊距離不小于4微米?？蓱?yīng)用不同的方式來決定區(qū)域以及選擇凸塊位置。在一些實施例中，如圖2B所示，第二組凸塊位置的選擇是先通過定義一直角三角形區(qū)，接著在直角三角形區(qū)內(nèi)選擇凸塊位置以作為第二組凸塊位置。在一些實施例中，如圖2C所示，先通過沿一第一凸塊下方金屬接合邊緣延伸的一第一側(cè)邊、沿一第二凸塊下方金屬接合邊緣延伸的一第二側(cè)邊以及與幾何中心相距一距離的一弧線圍繞而定義出區(qū)域來進行第二組凸塊位置的選擇。在其他實施例中，如圖2D所示，先通過定義出沿凸塊下方金屬接合邊緣延伸的二個矩形區(qū)的重疊區(qū)來進行第二組凸塊
11位置的選擇。在一些實施例中，操作步驟440包括選擇占據(jù)半導(dǎo)體芯片的第三區(qū)的第三組凸塊位置，第三區(qū)比第一區(qū)遠離幾何中心，且比第二區(qū)接近幾何中心。同樣地，對應(yīng)于第三組凸塊位置的導(dǎo)電接墊圖案及凸塊結(jié)構(gòu)圖案具有一第三接墊寬度對凸塊下方金屬寬度比，其大于第一接墊寬度對凸塊下方金屬寬度比，且小于第二接墊寬度對凸塊下方金屬寬度比?？蓱?yīng)用不同的方式來決定區(qū)域以及選擇凸塊位置。在一些實施例中，如圖2B所示，第三組凸塊位置的選擇是先通過定義一第一直角三角形區(qū)及一第二直角三角形區(qū)來進行，接著基于第一及第二直角三角形區(qū)的差異定義出一梯形區(qū)。在一些實施例中，如圖2B所示，第三組凸塊位置的選擇是先通過定義一第一直角三角形區(qū)及一第二直角三角形區(qū)來進行，接著定義一矩形區(qū)，其具有從第一凸塊下方金屬接合邊緣偏移一第一距離的一第一側(cè)以及從第一凸塊下方金屬接合邊緣偏移一第二距離的一第二側(cè)。最后，選擇位于矩形區(qū)內(nèi)但未位于第一及第二直角三角形區(qū)的凸塊位置作為第三組凸塊位置。在一些實施例中，如圖2C所示，第三組凸塊位置的選擇是通過定義位于與幾何中心相距一第一距離的一第一弧線與與幾何中心相距一第二距離的一第二弧線之間的一區(qū)域來進行。又在一些實施例中，如圖2D所示，第三組凸塊位置的選擇是通過定義位于圍繞幾何中心的一第一直角三角形區(qū)與圍繞第一直角三角形區(qū)的一第二正方形區(qū)之間的一區(qū)域來進行。圖5是示出根據(jù)一實施例的用于布局制備方法的電腦系統(tǒng)500的高階功能方框圖。電腦系統(tǒng)500包括一電腦可讀式存儲媒體510，用以進行一電腦程序碼(即，一組執(zhí)行指令)的編碼(即，存儲)。電腦系統(tǒng)500包括電性耦接至電腦可讀式存儲媒體510的一微處理器520。微處理器520用以執(zhí)行電腦可讀式存儲媒體510內(nèi)的電腦程序碼，使電腦系統(tǒng) 500作為布局編輯工具或是電子設(shè)計自動化(EDA)工具，以進行圖4所示的方法。在一些實施例中，微處理器520為一中央處理單元(central processing unit, CPU)、多重處理器(multi-processor)、分布式處理系統(tǒng)(distributed processing system)和/或任何適當?shù)奶幚韱卧?。在一些實施例中，電腦可讀式存儲媒體510為電子式、磁式、光學式、電磁式、紅外線式和/或半導(dǎo)體系統(tǒng)(或裝置)。舉例來說，電腦可讀式存儲媒體510包括半導(dǎo)體或固態(tài)存儲器、磁帶、可移除式電腦光盤、隨機存取存儲器(random access memory，RAM)、只讀存儲器(read-only memory, ROM)、硬盤和/或光盤。在一些使用光盤的實施例中，電腦可讀式存儲媒體510包括光盤只讀存儲器(compact disk-read only memory，CD-ROM)、可讀寫光盤(compact disk-read/write, CD-R/ff)和 / 或數(shù)碼影音光盤(digital video disc, DVD) ο再者，電腦系統(tǒng)500包括一輸入/輸出接口 530及一顯示器540。輸入/輸出接口 530耦接至微處理器520，且容許布局工程師或電路工程師操作電腦系統(tǒng)500，以進行圖4 所示的方法。顯示器540即時顯示出圖4所示的方法的操作狀態(tài)，并可提供圖形使用者接口(graphical user interface，⑶I)。輸入/輸出接口 530及顯示器540容許操作者以人機操作方式進行電腦系統(tǒng)500的操作。如以上所述，在一些實施例中，通過增加導(dǎo)電接墊的接墊寬度或是增加接墊寬度對凸塊下方金屬寬度比，可降低基底的介電層內(nèi)凸塊破裂和/或斷裂及剝離。因此，可改善半導(dǎo)體芯片封裝的壽命。 雖然本發(fā)明已以較佳實施例揭示如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作更動、替代與潤飾。再者，本發(fā)明的保護范圍并未局限于說明書內(nèi)所述特定實施例中的工藝、機器、制造、物質(zhì)組成、裝置、方法及步驟，任何本領(lǐng)域普通技術(shù)人員可從本發(fā)明公開內(nèi)容中理解現(xiàn)行或未來所發(fā)展出的工藝、 機器、制造、物質(zhì)組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大體相同功能或獲得大體相同結(jié)果皆可使用于本發(fā)明中。
權(quán)利要求
1.一種半導(dǎo)體芯片，包括一基底；一電路，形成于該基底上；多個導(dǎo)電接墊，形成于該基底上，至少有一部分的所述多個導(dǎo)電接墊電性耦接于該電路，且所述多個導(dǎo)電接墊包括一第一導(dǎo)電接墊，具有一第一接墊寬度；以及一第二導(dǎo)電接墊，具有大于該第一接墊寬度的一第二接墊寬度，其中該第一導(dǎo)電接墊比該第二導(dǎo)電接墊接近該半導(dǎo)體芯片的一幾何中心；以及多個凸塊結(jié)構(gòu)，對應(yīng)形成于所述多個導(dǎo)電接墊上。
2.如權(quán)利要求1所述的半導(dǎo)體芯片，其中所述多個導(dǎo)電接墊排列成多個組群，且位于所述多個組群的其中一個內(nèi)的所述多個導(dǎo)電接墊具有相同的接墊寬度，所述多個組群包括一第一組群，包括具有該第一接墊寬度的導(dǎo)電接墊，且位于該半導(dǎo)體芯片的一中心區(qū)內(nèi)；一第二組群，包括具有該第二接墊寬度的導(dǎo)電接墊，且位于該半導(dǎo)體芯片的一角落區(qū)內(nèi)；以及一第三組群，包括具有一第三接墊寬度的導(dǎo)電接墊，且位于該半導(dǎo)體芯片的一周圍區(qū)內(nèi)，該第三接墊寬度大于該第一接墊寬度且小于該第二接墊寬度。
3.如權(quán)利要求1所述的半導(dǎo)體芯片，其中所述多個凸塊結(jié)構(gòu)包括一第一凸塊結(jié)構(gòu)，具有一第一凸塊下方金屬結(jié)構(gòu)形成于該第一導(dǎo)電接墊上，且該第一凸塊下方金屬結(jié)構(gòu)與該第一導(dǎo)電接墊的排置定義出一第一側(cè)向邊對邊距離；以及一第二凸塊結(jié)構(gòu)，具有一第二凸塊下方金屬結(jié)構(gòu)形成于該第二導(dǎo)電接墊上，且該第二凸塊下方金屬結(jié)構(gòu)與該第二導(dǎo)電接墊的排置定義出大于該第一側(cè)向邊對邊距離的一第二側(cè)向邊對邊距離。
4.一種用于制造半導(dǎo)體芯片的布局制備方法，包括決定多個凸塊位置；選擇一第一組凸塊位置，其占據(jù)該半導(dǎo)體芯片的一第一區(qū)；選擇一第二組凸塊位置，其占據(jù)該半導(dǎo)體芯片的一第二區(qū)，其中該第二區(qū)比該第一區(qū)更遠離該半導(dǎo)體芯片的一幾何中心；在該第一組凸塊位置形成一個或多個導(dǎo)電接墊圖案及對應(yīng)的凸塊下方金屬圖案，其具有一第一接墊對凸塊下方金屬寬度比；以及在該第二組凸塊位置形成一個或多個導(dǎo)電接墊圖案及對應(yīng)的凸塊下方金屬圖案，其具有大于該第一接墊對凸塊下方金屬寬度比的一第二接墊對凸塊下方金屬寬度比。
5.如權(quán)利要求4所述的用于制造半導(dǎo)體芯片的布局制備方法，其中選擇該第二組凸塊位置包括定義一直角三角形區(qū)，其具有一第一側(cè)邊沿一第一凸塊下方金屬接合邊緣延伸以及一第二側(cè)邊沿一第二凸塊下方金屬接合邊緣延伸，該第一側(cè)邊及該第二側(cè)邊具有一既定側(cè)邊長度；以及選擇位于該直角三角形區(qū)內(nèi)的凸塊位置作為該第二組凸塊位置。
6.如權(quán)利要求4所述的用于制造半導(dǎo)體芯片的布局制備方法，其中選擇該第二組凸塊位置包括定義一區(qū)域，其被沿一第一凸塊下方金屬接合邊緣延伸的一第一側(cè)邊、沿一第二凸塊下方金屬接合邊緣延伸的一第二側(cè)邊以及與該幾何中心相距一距離的一弧線所圍??；以及選擇位于該區(qū)域內(nèi)的凸塊位置作為該第二組凸塊位置。
7.如權(quán)利要求4所述的用于制造半導(dǎo)體芯片的布局制備方法，還包括選擇一第三組凸塊位置，其占據(jù)該半導(dǎo)體芯片的一第三區(qū)，其中該第三區(qū)比該第一區(qū)更遠離該幾何中心且比該第二區(qū)更接近該幾何中心；以及在該第三組凸塊位置形成一個或多個導(dǎo)電接墊圖案及對應(yīng)的凸塊下方金屬圖案，其具有大于該第一接墊對凸塊下方金屬寬度比且小于該第二接墊對凸塊下方金屬寬度比的一第三接墊對凸塊下方金屬寬度比。
8.如權(quán)利要求7所述的用于制造半導(dǎo)體芯片的布局制備方法，其中選擇該第三組凸塊位置包括定義一第一直角三角形區(qū)，其具有一第一側(cè)邊沿一第一凸塊下方金屬接合邊緣延伸以及一第二側(cè)邊沿一第二凸塊下方金屬接合邊緣延伸，該第一側(cè)邊及該第二側(cè)邊具有一第一既定側(cè)邊長度；定義一第二直角三角形區(qū)，其具有一第三側(cè)邊沿該第一凸塊下方金屬接合邊緣延伸以及一第四側(cè)邊沿該第二凸塊下方金屬接合邊緣延伸，該第三側(cè)邊及該第四側(cè)邊具有大于該第一既定側(cè)邊長度的一第二既定側(cè)邊長度；基于該第一直角三角形區(qū)與該第二直角三角形區(qū)的差異定義一梯形區(qū)；以及選擇位于該梯形區(qū)內(nèi)的凸塊位置作為該第二組凸塊位置。
9.如權(quán)利要求7所述的用于制造半導(dǎo)體芯片的布局制備方法，其中選擇該第三組凸塊位置包括定義一第一直角三角形區(qū)，其具有一第一側(cè)邊沿一第一凸塊下方金屬接合邊緣延伸以及一第二側(cè)邊沿一第二凸塊下方金屬接合邊緣延伸，該第一側(cè)邊及該第二側(cè)邊具有一第一既定側(cè)邊長度；定義一第二直角三角形區(qū)，其具有一第三側(cè)邊沿該第一凸塊下方金屬接合邊緣延伸以及一第四側(cè)邊沿一第三凸塊下方金屬接合邊緣延伸，該第三側(cè)邊及該第四側(cè)邊具有該第一既定側(cè)邊長度；定義一矩形區(qū)，具有從該第一凸塊下方金屬接合邊緣偏移一第一距離的一第一側(cè)以及從該第一凸塊下方金屬接合邊緣偏移一第二距離的一第二側(cè)；以及選擇位于該矩形區(qū)內(nèi)且未位于該第一直角三角形區(qū)與該第二直角三角形區(qū)的凸塊位置作為該第三組凸塊位置。
10.一種半導(dǎo)體芯片，包括 一基底；一第一導(dǎo)電接墊，形成于該基底上；一第一凸塊下方金屬結(jié)構(gòu)，形成于該第一導(dǎo)電接墊上，該第一導(dǎo)電接墊及該第一凸塊下方金屬結(jié)構(gòu)具有一第一接墊對凸塊下方金屬寬度比；一第二導(dǎo)電接墊，形成于該基底上，且其比該第一導(dǎo)電接墊更遠離該半導(dǎo)體芯片的一幾何中心；以及一第二凸塊下方金屬結(jié)構(gòu)，形成于該第二導(dǎo)電接墊上，該第二導(dǎo)電接墊及該第二凸塊下方金屬結(jié)構(gòu)具有大于該第一接墊對凸塊下方金屬寬度比的一第二接墊對凸塊下方金屬寬度t匕。
全文摘要
本發(fā)明公開一種半導(dǎo)體芯片，其具有一半導(dǎo)體基底；一第一導(dǎo)電接墊，形成于基底上方；一第二導(dǎo)電接墊，形成于基底上，且比第一導(dǎo)電接墊更遠離半導(dǎo)體芯片的幾何中心；一第一凸塊下方金屬結(jié)構(gòu)，形成于第一導(dǎo)電接墊上方；以及一第二凸塊下方金屬結(jié)構(gòu)，形成于第二導(dǎo)電接墊上方。第一導(dǎo)電接墊及第一凸塊下方金屬結(jié)構(gòu)具有一第一接墊對凸塊下方金屬寬度比，且第二導(dǎo)電接墊及第二凸塊下方金屬結(jié)構(gòu)具有一第二接墊對凸塊下方金屬寬度比，其大于第一接墊對凸塊下方金屬寬度比。本發(fā)明通過增加導(dǎo)電接墊的接墊寬度或是增加接墊寬度對凸塊下方金屬寬度比，可降低基底的介電層內(nèi)凸塊破裂和/或斷裂及剝離。因此，可改善半導(dǎo)體芯片封裝的壽命。
文檔編號H01L23/498GK102456659SQ20111030928
公開日2012年5月16日 申請日期2011年10月10日 優(yōu)先權(quán)日2010年10月15日
發(fā)明者陳憲偉 申請人:臺灣積體電路制造股份有限公司