專利名稱：一種mos晶體管電容的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路技術(shù)領(lǐng)域，特別涉及一種基于部分耗盡SOI CMOS工藝下的 MOS晶體管電容。
背景技術(shù)：
現(xiàn)有技術(shù)中，對(duì)存儲(chǔ)信息進(jìn)行冗余保存時(shí)涉及到的冗余可以是基于反饋機(jī)制，也可以是基于增加節(jié)點(diǎn)的翻轉(zhuǎn)延時(shí)?？梢圆捎冒ㄊ軉卧?、十二管單元等的多管單元技術(shù)對(duì)存儲(chǔ)信息進(jìn)行冗余保存。其優(yōu)點(diǎn)在于，采用基于反饋機(jī)制的多管單元技術(shù)對(duì)存儲(chǔ)信息進(jìn)行冗余保存時(shí)，如果其中一個(gè)存儲(chǔ)節(jié)點(diǎn)的信息被打翻，基于反饋機(jī)制的多管單元技術(shù)的存儲(chǔ)節(jié)點(diǎn)能夠?qū)υ摫淮蚍男畔⑦M(jìn)行快速恢復(fù)；采用基于增加節(jié)點(diǎn)的翻轉(zhuǎn)延時(shí)技術(shù)對(duì)存儲(chǔ)信息進(jìn)行冗余保存時(shí)，如果其中一個(gè)存儲(chǔ)節(jié)點(diǎn)的信息被打翻，由于節(jié)點(diǎn)的增加和翻轉(zhuǎn)的延時(shí)，基于增加節(jié)點(diǎn)的翻轉(zhuǎn)延時(shí)技術(shù)有時(shí)間對(duì)已翻轉(zhuǎn)的存儲(chǔ)信息進(jìn)行信息恢復(fù)。其缺點(diǎn)在于，存儲(chǔ)單元面積大，寫入時(shí)間長(zhǎng)。還可以采用在互補(bǔ)存儲(chǔ)節(jié)點(diǎn)間加耦合電容的方法對(duì)存儲(chǔ)信息進(jìn)行冗余保存。 其優(yōu)點(diǎn)在于，當(dāng)其中一個(gè)存儲(chǔ)節(jié)點(diǎn)的信息翻轉(zhuǎn)后，在該耦合電容的作用下，與該翻轉(zhuǎn)后的存儲(chǔ)節(jié)點(diǎn)信息相對(duì)應(yīng)的反相存儲(chǔ)節(jié)點(diǎn)能夠發(fā)生與該翻轉(zhuǎn)后的存儲(chǔ)節(jié)點(diǎn)同方向的跳變，從而， 能夠減弱單粒子翻轉(zhuǎn)效應(yīng)。其缺點(diǎn)在于，由于該耦合電容需要由寄生電容產(chǎn)生或者由多層插指金屬產(chǎn)生。由寄生電容產(chǎn)生該耦合電容的方法中，工藝步驟復(fù)雜，且單位面積電容值??；由多層插指金屬產(chǎn)生該耦合電容的方法中，MIM結(jié)構(gòu)電容單位面積電容值小，產(chǎn)生的耦合電容小。這些因素都制約了在互補(bǔ)存儲(chǔ)節(jié)點(diǎn)間加耦合電容的方法的抗單粒子翻轉(zhuǎn)效應(yīng)的效果。

發(fā)明內(nèi)容
為了解決上述問題，本發(fā)明提出了一種能夠增大單位面積電容值的MOS晶體管電容。并且，本發(fā)明還提出了一種應(yīng)用了該MOS晶體管電容的存儲(chǔ)單元。本發(fā)明提供的MOS晶體管電容包括P型體區(qū)，n+源區(qū)，n+漏區(qū)，附著于所述P型體區(qū)上的薄柵氧，以及，附著于所述薄柵氧上面的多晶硅柵，所述n+源區(qū)和η+漏區(qū)分別連接于所述P型體區(qū)。作為優(yōu)選，所述P型體區(qū)的側(cè)壁被STI包裹，所述P型體區(qū)的底部附著有氧化層， 所述氧化層底部附著有襯底，使得每個(gè)MOS晶體管的P型體區(qū)都是獨(dú)立的。本發(fā)明提出的應(yīng)用了上述MOS晶體管電容的存儲(chǔ)單元包括4個(gè)NMOS晶體管ΝρΝ2、 N3> N4, 2個(gè)PMOS晶體管Pp P2和1個(gè)所述電容，
所述晶體管N1與隊(duì)交叉耦合連接，所述晶體管P1與P2交叉耦合連接，所述晶體管P1 的漏極與所述晶體管N1的漏極相連，構(gòu)成第I存儲(chǔ)節(jié)點(diǎn)，所述晶體管I32的漏極與所述晶體管隊(duì)的漏極相連，構(gòu)成第II存儲(chǔ)節(jié)點(diǎn)，所述第I存儲(chǔ)節(jié)點(diǎn)與所述第II存儲(chǔ)節(jié)點(diǎn)構(gòu)成互補(bǔ)的存儲(chǔ)節(jié)點(diǎn)，所述晶體管N1的源極和隊(duì)的源極分別接地，所述晶體管P1的源極和P2的源極分別接電源，
所述電容的柵極連接于所述晶體管P1的柵極與所述晶體管N1的柵極之間，所述電容的源區(qū)、漏區(qū)、體區(qū)相連，所述電容的源區(qū)、漏區(qū)、體區(qū)均連接于所述晶體管P2的柵極與所述晶體管隊(duì)的柵極之間，
所述晶體管N3的源極連接于所述晶體管P1的漏極與所述晶體管N1的漏極之間，所述晶體管N3的漏極連接于位線BL，所述晶體管N4的源極連接于所述P2的漏極與所述晶體管 N2的漏極之間，所述晶體管N4的漏極連接于位線BLB， 控制信號(hào)WL分別從所述晶體管N3和N4的柵極輸入。本發(fā)明提供的MOS晶體管電容的有益效果在于
由于本發(fā)明提供的MOS晶體管電容的P型體區(qū)、η+源區(qū)和η+漏區(qū)是在部分耗盡SOI CMOS工藝條件下制成的雙端BTS結(jié)構(gòu)，n+源區(qū)和η+漏區(qū)分別連接于P型體區(qū)，無論是在截止區(qū)、耗盡區(qū)還是反型區(qū)，該MOS晶體管電容的電容值都略大于WX。x，從而，增大了 MOS晶體管電容在單位面積上的電容值。應(yīng)用上述MOS晶體管電容的存儲(chǔ)單元，第I存儲(chǔ)節(jié)點(diǎn)與所述第II存儲(chǔ)節(jié)點(diǎn)構(gòu)成互補(bǔ)的存儲(chǔ)節(jié)點(diǎn)，本發(fā)明提供的MOS晶體管電容的柵極連接于晶體管P1的柵極與晶體管N1的柵極之間，電容的源區(qū)、漏區(qū)、體區(qū)相連，電容的源區(qū)、漏區(qū)、體區(qū)均連接于晶體管P2的柵極與晶體管隊(duì)的柵極之間，從而，電容在上述互補(bǔ)的存儲(chǔ)節(jié)點(diǎn)之間構(gòu)成一個(gè)耦合電容，當(dāng)其中一個(gè)存儲(chǔ)節(jié)點(diǎn)由于單粒子效應(yīng)發(fā)生跳變的時(shí)候，由于該電容的作用，互補(bǔ)的另一個(gè)存儲(chǔ)節(jié)點(diǎn)也發(fā)生同方向的跳變，從而能夠減弱單粒子翻轉(zhuǎn)效應(yīng)的影響。


圖1為本發(fā)明實(shí)施例提供的MOS晶體管電容的立體圖； 圖2為本發(fā)明實(shí)施例提供的MOS晶體管電容的縱剖面圖； 圖3為本發(fā)明實(shí)施例提供的MOS晶體管電容的版圖4為本發(fā)明實(shí)施例提供的應(yīng)用了該MOS晶體管電容的存儲(chǔ)單元； 圖5為在本發(fā)明實(shí)施例提供的應(yīng)用了該MOS晶體管電容的存儲(chǔ)單元的第I存儲(chǔ)節(jié)點(diǎn)模擬單粒子翻轉(zhuǎn)產(chǎn)生的激勵(lì)電流的波形圖6為本發(fā)明實(shí)施例提供的應(yīng)用了該MOS晶體管電容的存儲(chǔ)單元于第I存儲(chǔ)節(jié)點(diǎn)模擬單粒子翻轉(zhuǎn)產(chǎn)生的激勵(lì)電流后，第I存儲(chǔ)節(jié)點(diǎn)和第II存儲(chǔ)節(jié)點(diǎn)的電壓波形圖。
具體實(shí)施例方式為了深入了解本發(fā)明，下面結(jié)合附圖及具體實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)說明。參見附圖1和附圖2，本發(fā)明提供的MOS晶體管電容包括P型體區(qū)6，n+源區(qū)1，η+ 漏區(qū)2，附著于P型體區(qū)上的薄柵氧4，以及，附著于薄柵氧4上面的多晶硅柵3，P型體區(qū)6、 η+源區(qū)1和η+漏區(qū)2是在部分耗盡SOI CMOS工藝條件下制成的雙端BTS結(jié)構(gòu)，使得n+源區(qū)1和η+漏區(qū)2分別連接于P型體區(qū)6。其中，用于實(shí)現(xiàn)上述技術(shù)方案的一種方式是，P型體區(qū)6的側(cè)壁被STI5包裹，P型體區(qū)6的底部附著有氧化層7，氧化層7底部附著有襯底8，使得每個(gè)MOS晶體管的P型體區(qū)6都是獨(dú)立的。由于本發(fā)明提供的MOS晶體管電容的P型體區(qū)6、n+源區(qū)1和η.漏區(qū)2是在部分耗盡SOI CMOS工藝條件下制成的雙端BTS結(jié)構(gòu)，n+源區(qū)1和η+漏區(qū)2分別連接于P型體區(qū)6，無論是在截止區(qū)、耗盡區(qū)還是反型區(qū)，該MOS晶體管電容的電容值都略大于mx。x，從而，增大了 MOS晶體管電容在單位面積上的電容值。參見附圖1和附圖3，在本實(shí)施例提供的MOS晶體管的n+源區(qū)1和η+漏區(qū)2上分別設(shè)有兩個(gè)接觸孔9，在附圖3中，虛線框10表示η.注入框，點(diǎn)劃線框11表示ρ+注入框。參見附圖4，本發(fā)明提出的應(yīng)用了上述MOS晶體管電容的存儲(chǔ)單元包括4個(gè)NMOS 晶體管N。N2、N3> N4, 2個(gè)PMOS晶體管Pp P2和1個(gè)本實(shí)施例提供的MOS晶體管電容12，
晶體管N1與隊(duì)交叉耦合連接，晶體管P1與P2交叉耦合連接，晶體管P1的漏極與晶體管N1的漏極相連，構(gòu)成第I存儲(chǔ)節(jié)點(diǎn)，晶體管P2的漏極與晶體管隊(duì)的漏極相連，構(gòu)成第II 存儲(chǔ)節(jié)點(diǎn)，第I存儲(chǔ)節(jié)點(diǎn)與第II存儲(chǔ)節(jié)點(diǎn)構(gòu)成互補(bǔ)的存儲(chǔ)節(jié)點(diǎn)，晶體管N1的源極和隊(duì)的源極分別接地，晶體管P1的源極和P2的源極分別接電源，
電容12的柵極連接于晶體管P1的柵極與晶體管N1的柵極之間，電容12的源區(qū)、漏區(qū)、 體區(qū)相連，電容12的源區(qū)、漏區(qū)、體區(qū)均連接于晶體管P2的柵極與晶體管N2的柵極之間，
晶體管N3的源極連接于晶體管P1的漏極與晶體管N1的漏極之間，晶體管N3的漏極連接于位線BL，晶體管N4的源極連接于P2的漏極與晶體管N2的漏極之間，晶體管N4的漏極連接于位線BLB，
控制信號(hào)WL分別從晶體管N3和N4的柵極輸入。在該存儲(chǔ)單元中，第I存儲(chǔ)節(jié)點(diǎn)與所述第II存儲(chǔ)節(jié)點(diǎn)構(gòu)成互補(bǔ)的存儲(chǔ)節(jié)點(diǎn)，本發(fā)明提供的MOS晶體管電容12的柵極連接于晶體管P1的柵極與晶體管N1的柵極之間，電容 12的源區(qū)、漏區(qū)、體區(qū)相連，電容12的源區(qū)、漏區(qū)、體區(qū)均連接于晶體管P2的柵極與晶體管 N2的柵極之間，從而，電容12在上述互補(bǔ)的存儲(chǔ)節(jié)點(diǎn)之間構(gòu)成一個(gè)耦合電容12，當(dāng)其中一個(gè)存儲(chǔ)節(jié)點(diǎn)由于單粒子效應(yīng)發(fā)生跳變的時(shí)候，由于該電容12的作用，當(dāng)在該存儲(chǔ)單元的第 I存儲(chǔ)節(jié)點(diǎn)模擬如附圖5所示波形的單粒子翻轉(zhuǎn)產(chǎn)生的激勵(lì)電流時(shí)，該第I存儲(chǔ)節(jié)點(diǎn)和該第II存儲(chǔ)節(jié)點(diǎn)的電壓波形圖如附圖6所示，從附圖6可以看出，與該第I存儲(chǔ)節(jié)點(diǎn)互補(bǔ)的第 II存儲(chǔ)節(jié)點(diǎn)也發(fā)生同方向的跳變，從而，能夠減弱單粒子翻轉(zhuǎn)效應(yīng)的影響。以上的具體實(shí)施方式
，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說明，所應(yīng)理解的是，以上僅為本發(fā)明的具體實(shí)施方式
而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種MOS晶體管電容，包括P型體區(qū)，η+源區(qū)，η+漏區(qū)，附著于所述P型體區(qū)上的薄柵氧，以及，附著于所述薄柵氧上面的多晶硅柵，其特征在于，所述η+源區(qū)和η+漏區(qū)分別連接于所述P型體區(qū)。
2.根據(jù)權(quán)利要求1所述的電容，其特征在于，所述P型體區(qū)的側(cè)壁被STI包裹，所述P 型體區(qū)的底部附著有氧化層，所述氧化層底部附著有襯底，使得每個(gè)MOS晶體管的P型體區(qū)都是獨(dú)立的。
3.一種基于權(quán)利要求1或2所述的MOS晶體管電容的存儲(chǔ)單元，其特征在于，包括4個(gè) NMOS晶體管N。N2, N3> N4, 2個(gè)PMOS晶體管P1. P2和1個(gè)權(quán)利要求1或2所述的電容，所述晶體管N1與隊(duì)交叉耦合連接，所述晶體管P1與P2交叉耦合連接，所述晶體管P1 的漏極與所述晶體管N1的漏極相連，構(gòu)成第I存儲(chǔ)節(jié)點(diǎn)，所述晶體管I32的漏極與所述晶體管隊(duì)的漏極相連，構(gòu)成第II存儲(chǔ)節(jié)點(diǎn)，所述第I存儲(chǔ)節(jié)點(diǎn)與所述第II存儲(chǔ)節(jié)點(diǎn)構(gòu)成互補(bǔ)的存儲(chǔ)節(jié)點(diǎn)，所述晶體管N1的源極和隊(duì)的源極分別接地，所述晶體管P1的源極和P2的源極分別接電源，所述電容的柵極連接于所述晶體管P1的柵極與所述晶體管N1的柵極之間，所述電容的源區(qū)、漏區(qū)、體區(qū)相連，所述電容的源區(qū)、漏區(qū)、體區(qū)均連接于所述晶體管P2的柵極與所述晶體管隊(duì)的柵極之間，所述晶體管N3的源極連接于所述晶體管P1的漏極與所述晶體管N1的漏極之間，所述晶體管N3的漏極連接于位線BL，所述晶體管N4的源極連接于所述P2的漏極與所述晶體管 N2的漏極之間，所述晶體管N4的漏極連接于位線BLB，控制信號(hào)WL分別從所述晶體管N3和N4的柵極輸入。
全文摘要
本發(fā)明公開了一種MOS晶體管電容，屬于集成電路技術(shù)領(lǐng)域。該電容包括P型體區(qū)，n+源區(qū)，n+漏區(qū)，附著于P型體區(qū)上的薄柵氧，以及，附著于薄柵氧上面的多晶硅柵，n+源區(qū)和n+漏區(qū)分別連接于P型體區(qū)，該電容增大了MOS晶體管電容在單位面積上的電容值。同時(shí)，本發(fā)明還公開了一種應(yīng)用了該MOS晶體管電容的存儲(chǔ)單元。該存儲(chǔ)單元能夠減弱單粒子翻轉(zhuǎn)效應(yīng)的影響。
文檔編號(hào)H01L29/08GK102412312SQ20111030997
公開日2012年4月11日 申請(qǐng)日期2011年10月13日 優(yōu)先權(quán)日2011年10月13日
發(fā)明者劉夢(mèng)新, 畢津順, 王一奇, 趙發(fā)展, 韓鄭生 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所