專(zhuān)利名稱(chēng)：垂直雙擴(kuò)散mos晶體管測(cè)試結(jié)構(gòu)及形成方法、測(cè)試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)及形成方法、測(cè)試方法。
背景技術(shù)：
功率MOSFET (金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)是在MOS集成電路工藝基礎(chǔ)上發(fā)展起來(lái)的新一代電力開(kāi)關(guān)器件。其中，垂直雙擴(kuò)散金屬氧化物半導(dǎo)體(VDM0Q晶體管由于具有輸入阻抗高、開(kāi)關(guān)速度快、工作頻率高、熱穩(wěn)定性好等一系列特點(diǎn)，目前在開(kāi)關(guān)穩(wěn)壓電源、高頻加熱、計(jì)算機(jī)接口電路以及功率放大器等方面獲得了廣泛的應(yīng)用。請(qǐng)參考圖1，為現(xiàn)有技術(shù)的垂直雙擴(kuò)散MOS晶體管的剖面結(jié)構(gòu)示意圖，具體包括 半導(dǎo)體襯底110，所述半導(dǎo)體襯底具有第一表面111和與所述第一表面111相對(duì)的第二表面112 ；位于所述半導(dǎo)體襯底第一表面111上的外延層120 ；位于所述外延層120表面的柵極結(jié)構(gòu)130，所述柵極結(jié)構(gòu)130包括位于所述外延層120表面的柵氧化層131，位于所述柵氧化層131表面的多晶硅柵132，位于所述柵氧化層131、多晶硅柵132側(cè)壁的側(cè)墻133，位于所述柵極結(jié)構(gòu)130表面的金屬硅化物柵電極134 ；位于所述柵極結(jié)構(gòu)130兩側(cè)的外延層 120內(nèi)的第一阱區(qū)123和與所述第一阱區(qū)123相對(duì)的第二阱區(qū)124 ；位于所述第一阱區(qū)123 內(nèi)的第一源摻雜區(qū)121，位于所述第二阱區(qū)124內(nèi)的第二源摻雜區(qū)122，位于所述第一源摻雜區(qū)121和第二源摻雜區(qū)122表面的金屬硅化物源電極125 ；位于所述半導(dǎo)體襯底第二表面112的金屬漏電極140。更多關(guān)于垂直雙擴(kuò)散MOS晶體管的結(jié)構(gòu)請(qǐng)參考公開(kāi)號(hào)為CN 101692426 A的中國(guó)專(zhuān)利文獻(xiàn)。由于所述垂直雙擴(kuò)散MOS晶體管的源電極和漏電極在晶圓的不同表面引出，現(xiàn)有技術(shù)對(duì)所述垂直雙擴(kuò)散MOS晶體管的源漏導(dǎo)通電阻(RDSon)等數(shù)據(jù)進(jìn)行測(cè)試時(shí)，通常將所述漏電極140放置在測(cè)試裝置的測(cè)試卡盤(pán)表面，所述測(cè)試卡盤(pán)與漏電極140電接觸，通過(guò)將測(cè)試探針與所述源電極125、柵電極134電接觸，在所述源電極125和漏電極140之間施加測(cè)試電壓，測(cè)試所述源電極125和漏電極140之間的電流，從而計(jì)算出所述垂直雙擴(kuò)散MOS 晶體管的源漏導(dǎo)通電阻。但由于所述測(cè)試卡盤(pán)與漏電極之間的接觸電阻較大，使得最終的測(cè)試結(jié)果與實(shí)際的器件參數(shù)有較大的誤差。

發(fā)明內(nèi)容
本發(fā)明解決的問(wèn)題是提供一種垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)及形成方法、測(cè)試方法，利用所述測(cè)試結(jié)構(gòu)可精確地測(cè)試垂直雙擴(kuò)散MOS晶體管的源漏導(dǎo)通電阻，不會(huì)受到現(xiàn)有技術(shù)中測(cè)試卡盤(pán)和漏電極之間接觸電阻的影響。為解決上述問(wèn)題，本發(fā)明技術(shù)方案提供了一種垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)， 包括半導(dǎo)體襯底，所述半導(dǎo)體襯底具有第一區(qū)域和與所述第一區(qū)域相對(duì)的第二區(qū)域；
4
位于所述第一區(qū)域的半導(dǎo)體襯底內(nèi)的凹槽，所述凹槽內(nèi)填充滿(mǎn)外延層；位于所述外延層表面的柵極結(jié)構(gòu)，位于柵極結(jié)構(gòu)表面的柵電極；位于所述柵極結(jié)構(gòu)兩側(cè)的外延層內(nèi)的第一源區(qū)和與所述第一源區(qū)相對(duì)的第二源區(qū)；位于所述第一源區(qū)和第二源區(qū)表面的源電極；位于所述第二區(qū)域的半導(dǎo)體襯底表面的漏測(cè)試電極。可選的，所述第一源區(qū)包括位于所述柵極結(jié)構(gòu)一側(cè)的半導(dǎo)體襯底內(nèi)的第一阱區(qū)和位于所述第一阱區(qū)內(nèi)的第一源摻雜區(qū)，所述第二源區(qū)包括位于所述柵極結(jié)構(gòu)另一側(cè)的半導(dǎo)體襯底內(nèi)的第二阱區(qū)和位于所述第二阱區(qū)內(nèi)的第二源摻雜區(qū)?？蛇x的，所述第一源摻雜區(qū)、第二源摻雜區(qū)的摻雜離子具有第一帶電類(lèi)型，所述第一阱區(qū)和第二阱區(qū)的摻雜離子具有與所述第一帶電類(lèi)型不同的第二帶電類(lèi)型?？蛇x的，所述第一源摻雜區(qū)、第二源摻雜區(qū)的摻雜離子濃度大于所述第一阱區(qū)、第二阱區(qū)的摻雜離子濃度。可選的，所述半導(dǎo)體襯底的摻雜離子的類(lèi)型與所述外延層的摻雜離子的類(lèi)型相同，且所述半導(dǎo)體襯底的摻雜濃度大于所述外延層的摻雜濃度?？蛇x的，所述外延層表面與第二區(qū)域的半導(dǎo)體襯底表面齊平?？蛇x的，所述柵電極、源電極、漏測(cè)試電極對(duì)應(yīng)的測(cè)試墊位于晶圓的同一表面。本發(fā)明技術(shù)方案還提供了一種垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)的形成方法，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底具有第一區(qū)域和與所述第一區(qū)域相對(duì)的第二區(qū)域；對(duì)所述第一區(qū)域的半導(dǎo)體襯底進(jìn)行刻蝕形成凹槽，在所述凹槽內(nèi)填充滿(mǎn)外延層；在所述外延層表面形成柵極結(jié)構(gòu)；在所述柵極結(jié)構(gòu)兩側(cè)的外延層內(nèi)形成第一源區(qū)和與所述第一源區(qū)相對(duì)的第二源區(qū)；在所述柵極結(jié)構(gòu)表面形成柵電極，在所述第一源區(qū)和第二源區(qū)表面形成源電極， 在所述第二區(qū)域的半導(dǎo)體襯底表面形成漏測(cè)試電極?？蛇x的，形成所述外延層的工藝包括利用外延工藝在所述半導(dǎo)體襯底、凹槽表面形成外延材料，對(duì)所述外延材料進(jìn)行化學(xué)機(jī)械拋光，直到暴露出所述第二區(qū)域的半導(dǎo)體襯底表面，位于所述凹槽內(nèi)的外延材料形成外延層?？蛇x的，所述外延材料的厚度大于或等于所述凹槽的深度?？蛇x的，所述第一源區(qū)和第二源區(qū)的形成工藝包括在所述柵極結(jié)構(gòu)兩側(cè)的外延層內(nèi)形成第一阱區(qū)和與所述第一阱區(qū)相對(duì)的第二阱區(qū)，在所述第一阱區(qū)內(nèi)利用離子摻雜形成第一源摻雜區(qū)，在所述第二阱區(qū)內(nèi)利用離子摻雜形成第二源摻雜區(qū)，所述第一阱區(qū)和第一源摻雜區(qū)構(gòu)成第一源區(qū)，所述第二阱區(qū)和第二源摻雜區(qū)構(gòu)成第二源區(qū)?？蛇x的，所述第一阱區(qū)和第二阱區(qū)的形成工藝包括采用圖形化的第二光刻膠層為掩膜，對(duì)所述柵極結(jié)構(gòu)兩側(cè)的外延層進(jìn)行離子注入；然后進(jìn)行退火工藝，使所述注入離子橫向擴(kuò)散至所述柵極結(jié)構(gòu)下方，形成第一阱區(qū)和第二阱區(qū)?？蛇x的，形成所述凹槽的工藝為濕法刻蝕或干法刻蝕。
本發(fā)明技術(shù)方案還提供了一種利用所述的垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)的測(cè)試方法，包括將檢測(cè)電壓施加到所述垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)的源電極和漏測(cè)試電極兩端；通過(guò)控制施加在所述柵電極上的電壓大小，測(cè)量不同柵電極電壓下源電極和漏測(cè)試電極兩端的電流，根據(jù)檢測(cè)電壓和電流的大小測(cè)試源漏導(dǎo)通電阻數(shù)據(jù)。與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例具有以下優(yōu)點(diǎn)由于形成垂直雙擴(kuò)散MOS晶體管的外延層位于半導(dǎo)體襯底第一區(qū)域的凹槽內(nèi)，而漏測(cè)試電極位于半導(dǎo)體襯底第二區(qū)域表面，所述漏測(cè)試電極與柵電極、源電極位于晶圓的同一表面，當(dāng)檢測(cè)電壓通過(guò)測(cè)試探針施加到所述源電極和漏測(cè)試電極兩端，所述源電極和漏測(cè)試電極通過(guò)半導(dǎo)體襯底第二區(qū)域、位于外延層下方的第一區(qū)域的半導(dǎo)體襯底、外延層、 溝道區(qū)電連接，從而使得源電極和漏測(cè)試電極兩端產(chǎn)生電流，通過(guò)測(cè)的電流和測(cè)試電壓獲得器件的源漏導(dǎo)通電阻等數(shù)據(jù)。由于所述半導(dǎo)體襯底為重?fù)诫s，半導(dǎo)體襯底的電阻很小，且利用測(cè)試探針電接觸源電極和漏測(cè)試電極產(chǎn)生的接觸電阻很小，使得源電極和漏測(cè)試電極之間測(cè)得的源漏導(dǎo)通電阻主要為溝道區(qū)和外延層的電阻，避免了現(xiàn)有技術(shù)中所述測(cè)試卡盤(pán)與漏電極之間的接觸電阻對(duì)測(cè)試結(jié)果的影響，提高了測(cè)量精度。進(jìn)一步的，所述垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)的漏測(cè)試電極、柵電極、源電極對(duì)應(yīng)的測(cè)試墊位于晶圓的同一表面，便于測(cè)試探針的放置，且所述垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)可使用一般的單面晶圓測(cè)試裝置進(jìn)行測(cè)試，提高了測(cè)試裝置的通用性。


圖1是為現(xiàn)有技術(shù)的垂直雙擴(kuò)散MOS晶體管的剖面結(jié)構(gòu)示意圖；圖2是本發(fā)明實(shí)施例的垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)的形成方法的流程示意圖；圖3至圖9為本發(fā)明實(shí)施例的垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)的形成方法的剖面結(jié)構(gòu)示意圖。
具體實(shí)施例方式垂直雙擴(kuò)散MOS晶體管的源漏導(dǎo)通電阻(RDSon)與外延層、阱區(qū)、源摻雜區(qū)的參數(shù)密切相關(guān)，因此測(cè)試垂直雙擴(kuò)散MOS晶體管的源漏導(dǎo)通電阻是一項(xiàng)非常必要的測(cè)試。由于現(xiàn)有技術(shù)的垂直雙擴(kuò)散MOS晶體管的源電極和漏電極在晶圓的不同表面引出，對(duì)所述垂直雙擴(kuò)散MOS晶體管的源漏導(dǎo)通電阻等數(shù)據(jù)進(jìn)行測(cè)試時(shí)，需要將測(cè)試裝置的測(cè)試卡盤(pán)與漏電極電接觸，將測(cè)試探針與源電極、柵電極電接觸，通過(guò)對(duì)測(cè)試卡盤(pán)和測(cè)試探針施加電壓， 測(cè)試所述漏電極和源電極之間的電流，從而測(cè)得所述垂直雙擴(kuò)散MOS晶體管的源漏導(dǎo)通電阻。但是由于所述測(cè)試卡盤(pán)和漏電極之間的接觸面并不是非常平整，使得兩者的接觸電阻較大，利用所述測(cè)試卡盤(pán)和測(cè)試探針對(duì)所述垂直雙擴(kuò)散MOS晶體管的源漏導(dǎo)通電阻進(jìn)行測(cè)試，會(huì)使得測(cè)得的源漏導(dǎo)通電阻包含了所述測(cè)試卡盤(pán)和漏電極之間接觸電阻，最終的測(cè)試結(jié)果與實(shí)際的器件參數(shù)有較大的誤差。為此，發(fā)明人經(jīng)過(guò)研究提出了一種垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)，具體包括半導(dǎo)體襯底，所述半導(dǎo)體襯底具有第一區(qū)域和與所述第一區(qū)域相對(duì)的第二區(qū)域；位于所述第一區(qū)域的半導(dǎo)體襯底內(nèi)的凹槽，所述凹槽內(nèi)填充滿(mǎn)外延層；位于所述外延層表面的柵極結(jié)構(gòu)，位于所述柵極結(jié)構(gòu)表面的柵電極；位于所述柵極結(jié)構(gòu)兩側(cè)的外延層內(nèi)的第一源區(qū)和與所述第一源區(qū)相對(duì)的第二源區(qū)；位于所述第一源區(qū)和第二源區(qū)表面的源電極；位于所述第二區(qū)域的半導(dǎo)體襯底表面的漏測(cè)試電極。由于在本發(fā)明實(shí)施例的垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)中，所述第二區(qū)域的半導(dǎo)體襯底表面的漏測(cè)試電極與柵電極、源電極位于晶圓的同一側(cè)表面，使得在對(duì)所述垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)進(jìn)行測(cè)試時(shí)，只需要將測(cè)試探針與所述漏測(cè)試電極、柵電極、源電極對(duì)應(yīng)的測(cè)試墊電連接，就可以測(cè)試所述垂直雙擴(kuò)散MOS 晶體管的源漏導(dǎo)通電阻(RDSon)等數(shù)據(jù)，由于不存在現(xiàn)有技術(shù)中的測(cè)試卡盤(pán)與漏電極之間的接觸電阻，利用本發(fā)明實(shí)施例的垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)測(cè)得的測(cè)試結(jié)果更準(zhǔn)確。為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本實(shí)發(fā)明的具體實(shí)施方式
做詳細(xì)的說(shuō)明。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來(lái)實(shí)施，因此本發(fā)明不受下面公開(kāi)的具體實(shí)施例的限制。本發(fā)明實(shí)施例首先提供了一種垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)的形成方法，請(qǐng)參考圖2，為所述垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)的形成方法的流程示意圖，具體包括步驟S101，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底具有第一區(qū)域和與所述第一區(qū)域相對(duì)的第二區(qū)域；步驟S102，對(duì)所述第一區(qū)域的半導(dǎo)體襯底進(jìn)行刻蝕形成凹槽，在所述凹槽內(nèi)填充滿(mǎn)外延層；步驟S103，在所述外延層表面形成柵極結(jié)構(gòu)；步驟S104，在所述柵極結(jié)構(gòu)兩側(cè)的外延層內(nèi)形成第一源區(qū)和與所述第一源區(qū)相對(duì)的第二源區(qū)；步驟S105，在所述柵極結(jié)構(gòu)表面形成柵電極，在所述第一源區(qū)和第二源區(qū)表面形成源電極，在所述第二區(qū)域的半導(dǎo)體襯底表面形成漏測(cè)試電極。圖3至圖9為本發(fā)明實(shí)施例的垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)的形成方法的剖面結(jié)構(gòu)示意圖。請(qǐng)參考圖3，提供半導(dǎo)體襯底210，所述半導(dǎo)體襯底210具有第一區(qū)域I和與所述第一區(qū)域I相對(duì)的第二區(qū)域II。所述半導(dǎo)體襯底210為硅襯底或硅鍺襯底，其摻雜濃度為重?fù)诫s。所述半導(dǎo)體襯底210內(nèi)的摻雜離子具有第一帶電類(lèi)型，為N型摻雜離子或P型摻雜離子其中一種，所述N 型摻雜離子為磷離子、砷離子，所述P型摻雜離子為硼離子。在本實(shí)施例中，所述半導(dǎo)體襯底210的摻雜離子為N型摻雜離子。所述半導(dǎo)體襯底210具有第一區(qū)域I和與所述第一區(qū)域I相對(duì)的第二區(qū)域II。所述第一區(qū)域I和第二區(qū)域II相鄰或相隔。在后續(xù)工藝中，所述半導(dǎo)體襯底210的第一區(qū)域 I形成垂直雙擴(kuò)散MOS晶體管，在所述半導(dǎo)體襯底210的第二區(qū)域II表面形成漏測(cè)試電極。 在實(shí)際的半導(dǎo)體器件制造過(guò)程中，所述半導(dǎo)體襯底210具有一個(gè)或多個(gè)第一區(qū)域I和第二區(qū)域II，在本實(shí)施例中，以一個(gè)第一區(qū)域I和一個(gè)與所述第一區(qū)域I相鄰的第二區(qū)域II做示范性說(shuō)明，所述第一區(qū)域和第二區(qū)域的數(shù)量和位置不應(yīng)限制本發(fā)明的范圍。請(qǐng)參考圖4，對(duì)所述第一區(qū)域I的半導(dǎo)體襯底210進(jìn)行刻蝕形成凹槽211。形成所述凹槽211的具體工藝為在所述半導(dǎo)體襯底210表面形成光刻膠層(未圖示)；對(duì)所述光刻膠層進(jìn)行曝光顯影，形成圖形化的第一光刻膠層(未圖示)，所述圖形化的第一光刻膠層的開(kāi)口暴露出所述半導(dǎo)體襯底210的第一區(qū)域；利用所述圖形化的第一光刻膠層為掩膜對(duì)所述半導(dǎo)體襯底210的第一區(qū)域I進(jìn)行刻蝕形成凹槽211。所述凹槽211 的區(qū)域即為所述半導(dǎo)體襯底210的第一區(qū)域I。所述刻蝕工藝為干法刻蝕或濕法刻蝕。請(qǐng)一并參考圖4和圖5，在所述凹槽211內(nèi)填充滿(mǎn)外延層220。形成所述外延層220的具體工藝為利用外延工藝在所述半導(dǎo)體襯底210、凹槽 211表面形成外延材料(未圖示)，所述外延材料的厚度大于或等于所述凹槽211的深度， 使得所述外延材料填充滿(mǎn)所述凹槽211 ；對(duì)所述外延材料進(jìn)行化學(xué)機(jī)械拋光，直到暴露出所述第二區(qū)域II的半導(dǎo)體襯底210表面，位于所述凹槽211內(nèi)的外延材料形成外延層220。所述外延層220的材料為輕摻雜的硅，所述外延層220的摻雜濃度小于所述半導(dǎo)體襯底210的摻雜濃度，且所述外延層220的摻雜離子的類(lèi)型與所述半導(dǎo)體襯底210的摻雜離子的類(lèi)型相同，都具有第一帶電類(lèi)型。在本實(shí)施例中，所述外延層220的摻雜離子為N 型摻雜離子。所述外延層220表面與所述第二區(qū)域II的半導(dǎo)體襯底210表面齊平。所述外延層220和第二區(qū)域II的半導(dǎo)體襯底210的平整表面為后續(xù)的形成的半導(dǎo)體結(jié)構(gòu)提供了一個(gè)平整的基底，使得后續(xù)形成的半導(dǎo)體結(jié)構(gòu)成品率高。在其他實(shí)施例中，在所述外延層220和第二區(qū)域II的半導(dǎo)體襯底210之間形成淺溝槽隔離結(jié)構(gòu)，使得后續(xù)形成的源摻雜區(qū)與第二區(qū)域II的半導(dǎo)體襯底之間接近半導(dǎo)體襯底表面的位置不容易導(dǎo)通或擊穿。請(qǐng)參考圖6，在所述外延層220表面形成柵極結(jié)構(gòu)230。所述柵極結(jié)構(gòu)230包括位于所述外延層表面的柵氧化層(未圖示)、位于所述柵氧化層表面的柵多晶硅層(未圖示)和位于所述柵氧化層、柵多晶硅層側(cè)壁表面的側(cè)墻(未圖示)。由于形成所述柵極結(jié)構(gòu)的方式很多，為本領(lǐng)域技術(shù)人員的公知技術(shù)，在此不作詳述， 且本領(lǐng)域技術(shù)人員可以根據(jù)需要選擇合適的柵極結(jié)構(gòu)，因此所述柵極結(jié)構(gòu)的類(lèi)型不應(yīng)限制本發(fā)明的保護(hù)范圍。請(qǐng)參考圖7，在所述柵極結(jié)構(gòu)230兩側(cè)的外延層220內(nèi)形成第一阱區(qū)223和與所述第一阱區(qū)223相對(duì)的第二阱區(qū)224。所述第一阱區(qū)223、第二阱區(qū)2M位于所述外延層內(nèi)且分別位于所述柵極結(jié)構(gòu)230 兩側(cè)，所述第一阱區(qū)223、第二阱區(qū)224的表面與所述外延層220的表面齊平。所述第一阱區(qū)223、第二阱區(qū)224的形成工藝包括采用圖形化的第二光刻膠層251為掩膜，所述圖形化的第二光刻膠層251暴露出的外延層區(qū)域與柵極結(jié)構(gòu)相鄰，且所述暴露出的外延層區(qū)域與所述外延層邊緣的最小間距大于或等于后續(xù)形成的溝道區(qū)的長(zhǎng)度；以所述圖形化的第二光刻膠層251為掩膜，對(duì)所述柵極結(jié)構(gòu)230兩側(cè)暴露出的外延層區(qū)域進(jìn)行離子注入；然后進(jìn)行退火工藝，形成第一阱區(qū)223、第二阱區(qū)224，所述退火工藝使得注入離子橫向擴(kuò)散至所述柵極結(jié)構(gòu)下方。
所述第一阱區(qū)223、第二阱區(qū)224的摻雜離子具有與所述第一帶電類(lèi)型相反的第二帶電類(lèi)型，所述第二帶電類(lèi)型也為N型摻雜離子或P型摻雜離子其中一種。在本實(shí)施例中，所述第一阱區(qū)223、第二阱區(qū)224的摻雜離子為P型摻雜離子。在其他實(shí)施例中，所述第一阱區(qū)223、第二阱區(qū)2M也可以在形成所述柵極結(jié)構(gòu)之前形成。請(qǐng)參考圖8，在所述第一阱區(qū)223內(nèi)利用離子摻雜形成第一源摻雜區(qū)221，在所述第二阱區(qū)224內(nèi)利用離子摻雜形成第二源摻雜區(qū)222。形成所述第一源摻雜區(qū)221和第二源摻雜區(qū)222的具體工藝包括以所述圖形化的第三光刻膠層252為掩膜，對(duì)所述柵極結(jié)構(gòu)230兩側(cè)暴露出的外延層區(qū)域進(jìn)行離子注入， 形成第一源摻雜區(qū)221和第二源摻雜區(qū)222，所述第一源摻雜區(qū)221位于第一阱區(qū)223內(nèi)， 所述第二源摻雜區(qū)222位于第二阱區(qū)224內(nèi)。所述第一源摻雜區(qū)221和第二源摻雜區(qū)222 為重?fù)诫s，其中摻雜離子具有第一帶電類(lèi)型，與所述半導(dǎo)體襯底210、外延層220的摻雜離子的種類(lèi)相同，與所述第一阱區(qū)223、第二阱區(qū)224的摻雜離子的種類(lèi)相反。所述第一源摻雜區(qū)221、第二源摻雜區(qū)222的摻雜離子的濃度大于所述第一阱區(qū)223、第二阱區(qū)224的摻雜離子的濃度。其中，所述第三光刻膠層252暴露出的區(qū)域可以與第二光刻膠層251暴露出的區(qū)域相同，也可以與第二光刻膠層251暴露出的區(qū)域不同。在其他實(shí)施例中，利用第二光刻膠層251進(jìn)行離子注入形成第一源摻雜區(qū)221、第二源摻雜區(qū)222。所述第一阱區(qū)223和位于所述第一阱區(qū)223內(nèi)的第一源摻雜區(qū)221構(gòu)成第一源區(qū)，所述第二阱區(qū)2M和位于第二阱區(qū)224內(nèi)的第二源摻雜區(qū)222構(gòu)成第二源區(qū)。在一實(shí)施例中，所述垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)的第一源區(qū)、第二源區(qū)、柵極結(jié)構(gòu)可與其他區(qū)域的垂直雙擴(kuò)散MOS晶體管同時(shí)形成，通過(guò)測(cè)試所述垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)來(lái)獲得實(shí)際電路中的垂直雙擴(kuò)散MOS晶體管。在其他實(shí)施例中，所述垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)也可作為半導(dǎo)體器件在實(shí)際的電路中使用。所述第一阱區(qū)223邊緣與第一源摻雜區(qū)221邊緣之間且位于柵極結(jié)構(gòu)230下方的區(qū)域構(gòu)成第一溝道區(qū)225，所述第二阱區(qū)2M邊緣與第二源摻雜區(qū)222邊緣之間且位于柵極結(jié)構(gòu)230下方的區(qū)域構(gòu)成第二溝道區(qū)226。其中，所述第一源摻雜區(qū)221、第二源摻雜區(qū) 222與所述外延層220邊緣的最小間距大于或等于所述第一溝道區(qū)225、第二溝道區(qū)2 的長(zhǎng)度，避免使得第一源摻雜區(qū)和第一阱區(qū)之間靠近外延層邊緣的耗盡區(qū)、第二源摻雜區(qū)和第二阱區(qū)之間靠近外延層邊緣的耗盡區(qū)過(guò)薄，避免使得所述第一源摻雜區(qū)221、第二源摻雜區(qū)222與第二區(qū)域II的半導(dǎo)體襯底210之間不會(huì)被擊穿或短路，造成器件的損壞。在其他實(shí)施例中，當(dāng)所述外延層和第二區(qū)域的半導(dǎo)體襯底之間形成有淺溝槽隔離結(jié)構(gòu)時(shí)，形成的第一源摻雜區(qū)和第二源摻雜區(qū)。請(qǐng)參考圖9，在所述柵極結(jié)構(gòu)230表面形成柵電極M1，在所述第一源摻雜區(qū)221 和第二源摻雜區(qū)222表面形成源電極M2，在所述第二區(qū)域II的半導(dǎo)體襯底210表面形成漏測(cè)試電極對(duì)3。形成所述柵電極Ml、源電極M2、漏測(cè)試電極M3的工藝包括在第二區(qū)域II的半導(dǎo)體襯底210、外延層220、柵極結(jié)構(gòu)230表面利用濺射工藝形成第一金屬層(未圖示)； 利用光刻工藝除去部分第一金屬層，在所述第一源摻雜區(qū)221、第二源摻雜區(qū)222的表面， 在所述柵極結(jié)構(gòu)230的表面，在所述第二區(qū)域II的半導(dǎo)體襯底210表面形成金屬層；對(duì)所述金屬層進(jìn)行退火處理形成金屬硅化物，所述金屬硅化物通過(guò)后續(xù)工藝形成的互連結(jié)構(gòu)與芯片表面的觸點(diǎn)相連，形成電極，其中，位于所述柵極結(jié)構(gòu)230表面的金屬硅化物形成柵電極對(duì)1，位于所述第一源摻雜區(qū)221、第二源摻雜區(qū)222的表面的金屬硅化物形成源電極 M2，位于所述第二區(qū)域II的半導(dǎo)體襯底210表面的金屬硅化物形成漏測(cè)試電極M3。在后續(xù)工藝中，所述柵電極對(duì)1、源電極對(duì)2、漏測(cè)試電極243在晶圓表面對(duì)應(yīng)的形成測(cè)試墊，所述測(cè)試墊位于晶圓的同一表面。據(jù)此，本發(fā)明實(shí)施例還提供了一種垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)，請(qǐng)參考圖9， 具體包括半導(dǎo)體襯底210，所述半導(dǎo)體襯底210具有第一區(qū)域I和與所述第一區(qū)域I相對(duì)的第二區(qū)域II ；位于所述第一區(qū)域I的半導(dǎo)體襯底210內(nèi)的凹槽211(請(qǐng)參考圖4)，所述凹槽211內(nèi)填充滿(mǎn)外延層220，所述外延層220表面與第二區(qū)域II的半導(dǎo)體襯底210表面齊平；位于所述外延層220表面的柵極結(jié)構(gòu)230，位于柵極結(jié)構(gòu)230表面的柵電極Ml ；位于所述柵極結(jié)構(gòu)230兩側(cè)的外延層220內(nèi)的第一源區(qū)和與所述第一源區(qū)相對(duì)的第二源區(qū)，所述第一源區(qū)包括位于所述柵極結(jié)構(gòu)230 —側(cè)的外延層220內(nèi)的第一阱區(qū)223和位于所述第一阱區(qū)223內(nèi)的第一源摻雜區(qū)221，所述第二源區(qū)包括位于所述柵極結(jié)構(gòu)230另一側(cè)的外延層220內(nèi)的第二阱區(qū)2M和位于所述第二阱區(qū)224內(nèi)的第二源摻雜區(qū)222 ；位于所述第一源區(qū)和第二源區(qū)表面的源電極M2 ；位于所述第二區(qū)域II的半導(dǎo)體襯底210表面的漏測(cè)試電極M3，其中，所述柵電極Ml、源電極M2、漏測(cè)試電極M3對(duì)應(yīng)的測(cè)試墊位于晶圓的同一表面。所述第一源摻雜區(qū)221、第二源摻雜區(qū)222的摻雜離子具有第一帶電類(lèi)型，所述第一阱區(qū)223和第二阱區(qū)224的摻雜離子具有與所述第一帶電類(lèi)型不同的第二帶電類(lèi)型。所述第一源摻雜區(qū)221、第二源摻雜區(qū)222的摻雜離子濃度大于所述第一阱區(qū)223、第二阱區(qū) 224的摻雜離子濃度。在本實(shí)施例中，所述第一阱區(qū)223和第二阱區(qū)2M的摻雜離子為N型摻雜離子，第一源摻雜區(qū)221和第二源摻雜區(qū)222的摻雜離子為P型摻雜離子。所述半導(dǎo)體襯底210的摻雜離子的類(lèi)型與所述外延層220的摻雜離子的類(lèi)型相同，都具有第一帶電類(lèi)型，且所述半導(dǎo)體襯底210的摻雜濃度大于所述外延層220的摻雜濃度。在本實(shí)施例中，所述半導(dǎo)體襯底210、外延層220的摻雜離子為N型摻雜離子。本發(fā)明實(shí)施例還提供了一種利用所述垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)進(jìn)行測(cè)試的方法，具體步驟包括將檢測(cè)電壓施加到所述垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)的源電極和漏測(cè)試電極兩端；通過(guò)控制施加在所述柵電極上的電壓大小，測(cè)量不同柵電極電壓下源電極和漏測(cè)試電極兩端的電流，根據(jù)檢測(cè)電壓和電流的大小測(cè)試源漏導(dǎo)通電阻等數(shù)據(jù)。在其他實(shí)施例中，還可以利用開(kāi)爾文連接法對(duì)所述述垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)的源電極和漏測(cè)試電極兩端進(jìn)行測(cè)試，由于利用開(kāi)爾文連接法可避免測(cè)試導(dǎo)線(xiàn)的電阻對(duì)源漏導(dǎo)通電阻的影響，可提高測(cè)試出的電阻精度。由于開(kāi)爾文連接法為本領(lǐng)域技術(shù)人員的公知技術(shù)，在此不作贅述。當(dāng)檢測(cè)電壓施加到所述垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)的源電極242和漏測(cè)試電極243兩端，所述垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)中的漏測(cè)試電極243通過(guò)第二區(qū)域II 的半導(dǎo)體襯底210與第一區(qū)域I的半導(dǎo)體襯底210電學(xué)連接，通過(guò)控制柵電極電壓使得第一溝道區(qū)225、第二溝道區(qū)2 開(kāi)啟，所述源電極242通過(guò)第一溝道區(qū)225、第二溝道區(qū)2 與外延層220電連接并與第一區(qū)域I的半導(dǎo)體襯底210電學(xué)連接，從而使得源電極242和漏測(cè)試電極243兩端產(chǎn)生電流。根據(jù)所述檢測(cè)電壓和電流的大小可測(cè)試源漏導(dǎo)通電阻等數(shù)據(jù)。由于所述半導(dǎo)體襯底210為重?fù)诫s，半導(dǎo)體襯底210的電阻很小，且利用測(cè)試探針電接觸源電極242和漏測(cè)試電極243產(chǎn)生的接觸電阻很小，使得源電極242和漏測(cè)試電極243 之間測(cè)得的源漏導(dǎo)通電阻主要為溝道區(qū)和外延層的電阻，避免了現(xiàn)有技術(shù)中所述測(cè)試卡盤(pán)與漏電極之間的接觸電阻對(duì)測(cè)試結(jié)果的影響，提高了測(cè)量精度，且所述垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)的測(cè)試墊都位于晶圓的同一面，便于測(cè)試探針的放置，且所述垂直雙擴(kuò)散MOS 晶體管測(cè)試結(jié)構(gòu)可使用一般的單面晶圓測(cè)試裝置進(jìn)行測(cè)試，提高了測(cè)試裝置的通用性。
本發(fā)明雖然已以較佳實(shí)施例公開(kāi)如上，但其并不是用來(lái)限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出可能的變動(dòng)和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
權(quán)利要求
1.一種垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)，其特征在于，包括半導(dǎo)體襯底，所述半導(dǎo)體襯底具有第一區(qū)域和與所述第一區(qū)域相對(duì)的第二區(qū)域； 位于所述第一區(qū)域的半導(dǎo)體襯底內(nèi)的凹槽，所述凹槽內(nèi)填充滿(mǎn)外延層； 位于所述外延層表面的柵極結(jié)構(gòu)，位于柵極結(jié)構(gòu)表面的柵電極； 位于所述柵極結(jié)構(gòu)兩側(cè)的外延層內(nèi)的第一源區(qū)和與所述第一源區(qū)相對(duì)的第二源區(qū)； 位于所述第一源區(qū)和第二源區(qū)表面的源電極； 位于所述第二區(qū)域的半導(dǎo)體襯底表面的漏測(cè)試電極。
2.如權(quán)利要求1所述的垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)，其特征在于，所述第一源區(qū)包括位于所述柵極結(jié)構(gòu)一側(cè)的半導(dǎo)體襯底內(nèi)的第一阱區(qū)和位于所述第一阱區(qū)內(nèi)的第一源摻雜區(qū)，所述第二源區(qū)包括位于所述柵極結(jié)構(gòu)另一側(cè)的半導(dǎo)體襯底內(nèi)的第二阱區(qū)和位于所述第二阱區(qū)內(nèi)的第二源摻雜區(qū)。
3.如權(quán)利要求2所述的垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)，其特征在于，所述第一源摻雜區(qū)、第二源摻雜區(qū)的摻雜離子具有第一帶電類(lèi)型，所述第一阱區(qū)和第二阱區(qū)的摻雜離子具有與所述第一帶電類(lèi)型不同的第二帶電類(lèi)型。
4.如權(quán)利要求3所述的垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)，其特征在于，所述第一源摻雜區(qū)、第二源摻雜區(qū)的摻雜離子濃度大于所述第一阱區(qū)、第二阱區(qū)的摻雜離子濃度。
5.如權(quán)利要求1所述的垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)，其特征在于，所述半導(dǎo)體襯底的摻雜離子的類(lèi)型與所述外延層的摻雜離子的類(lèi)型相同，且所述半導(dǎo)體襯底的摻雜濃度大于所述外延層的摻雜濃度。
6.如權(quán)利要求1所述的垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)，其特征在于，所述外延層表面與第二區(qū)域的半導(dǎo)體襯底表面齊平。
7.如權(quán)利要求1所述的垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)，其特征在于，所述柵電極、源電極、漏測(cè)試電極對(duì)應(yīng)的測(cè)試墊位于晶圓的同一表面。
8.—種垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)的形成方法，其特征在于，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底具有第一區(qū)域和與所述第一區(qū)域相對(duì)的第二區(qū)域； 對(duì)所述第一區(qū)域的半導(dǎo)體襯底進(jìn)行刻蝕形成凹槽，在所述凹槽內(nèi)填充滿(mǎn)外延層； 在所述外延層表面形成柵極結(jié)構(gòu)；在所述柵極結(jié)構(gòu)兩側(cè)的外延層內(nèi)形成第一源區(qū)和與所述第一源區(qū)相對(duì)的第二源區(qū)； 在所述柵極結(jié)構(gòu)表面形成柵電極，在所述第一源區(qū)和第二源區(qū)表面形成源電極，在所述第二區(qū)域的半導(dǎo)體襯底表面形成漏測(cè)試電極。
9.如權(quán)利要求8所述的垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)的形成方法，其特征在于，形成所述外延層的工藝包括利用外延工藝在所述半導(dǎo)體襯底、凹槽表面形成外延材料，對(duì)所述外延材料進(jìn)行化學(xué)機(jī)械拋光，直到暴露出所述第二區(qū)域的半導(dǎo)體襯底表面，位于所述凹槽內(nèi)的外延材料形成外延層。
10.如權(quán)利要求9所述的垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)的形成方法，其特征在于，所述外延材料的厚度大于或等于所述凹槽的深度。
11.如權(quán)利要求8所述的垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)的形成方法，其特征在于，所述第一源區(qū)和第二源區(qū)的形成工藝包括在所述柵極結(jié)構(gòu)兩側(cè)的外延層內(nèi)形成第一阱區(qū)和與所述第一阱區(qū)相對(duì)的第二阱區(qū)，在所述第一阱區(qū)內(nèi)利用離子摻雜形成第一源摻雜區(qū)，在所述第二阱區(qū)內(nèi)利用離子摻雜形成第二源摻雜區(qū)，所述第一阱區(qū)和第一源摻雜區(qū)構(gòu)成第一源區(qū)，所述第二阱區(qū)和第二源摻雜區(qū)構(gòu)成第二源區(qū)。
12.如權(quán)利要求11所述的垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)的形成方法，其特征在于，所述第一阱區(qū)和第二阱區(qū)的形成工藝包括采用圖形化的第二光刻膠層為掩膜，對(duì)所述柵極結(jié)構(gòu)兩側(cè)的外延層進(jìn)行離子注入；然后進(jìn)行退火工藝，使所述注入離子橫向擴(kuò)散至所述柵極結(jié)構(gòu)下方，形成第一阱區(qū)和第二阱區(qū)。
13.如權(quán)利要求8所述的垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)的形成方法，其特征在于，形成所述凹槽的工藝為濕法刻蝕或干法刻蝕。
14.一種利用如權(quán)利要求1至7任意一項(xiàng)所述的垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)的測(cè)試方法，其特征在于，包括將檢測(cè)電壓施加到所述垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)的源電極和漏測(cè)試電極兩端；通過(guò)控制施加在所述柵電極上的電壓大小，測(cè)量不同柵電極電壓下源電極和漏測(cè)試電極兩端的電流，根據(jù)檢測(cè)電壓和電流的大小測(cè)試源漏導(dǎo)通電阻數(shù)據(jù)。
全文摘要
一種垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)及形成方法、檢測(cè)方法，所述測(cè)試結(jié)構(gòu)具體包括半導(dǎo)體襯底，所述半導(dǎo)體襯底具有第一區(qū)域和與所述第一區(qū)域相對(duì)的第二區(qū)域；位于所述第一區(qū)域的半導(dǎo)體襯底內(nèi)的凹槽，所述凹槽內(nèi)填充滿(mǎn)外延層；位于所述外延層表面的柵極結(jié)構(gòu)，位于柵極結(jié)構(gòu)表面的柵電極；位于所述柵極結(jié)構(gòu)兩側(cè)的外延層內(nèi)的第一源區(qū)和與所述第一源區(qū)相對(duì)的第二源區(qū)；位于所述第一源區(qū)和第二源區(qū)表面的源電極；位于所述第二區(qū)域的半導(dǎo)體襯底表面的漏測(cè)試電極。由于利用所述垂直雙擴(kuò)散MOS晶體管測(cè)試結(jié)構(gòu)進(jìn)行測(cè)試時(shí)只需要用測(cè)試探針進(jìn)行測(cè)量，不需要利用測(cè)試卡盤(pán)與漏電極電接觸，提高了測(cè)量精度。
文檔編號(hào)H01L29/78GK102364682SQ20111033525
公開(kāi)日2012年2月29日 申請(qǐng)日期2011年10月28日 優(yōu)先權(quán)日2011年10月28日
發(fā)明者王磊 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司