專利名稱：半導(dǎo)體器件及其制造方法
半導(dǎo)體器件及其制造方法相關(guān)申請的交叉引用本申請基于2010年10月21日提交的日本專利申請No. 2010-236389且要求該申請的優(yōu)先權(quán)，該申請的內(nèi)容通過引用結(jié)合于此。
背景技術(shù)：
1.發(fā)明領(lǐng)域本發(fā)明涉及諸如IC、M0S、IGBT(絕緣柵雙極型晶體管)等的半導(dǎo)體器件，尤其涉及具有雙向阻斷能力的雙向器件或反向阻斷IGBT。本發(fā)明還涉及制造這種半導(dǎo)體器件的方法。2.現(xiàn)有技術(shù)說明以下對一種類型的半導(dǎo)體器件-反向阻斷IGBT進行描述。逆變器電路和斷路器電路的主要應(yīng)用領(lǐng)域中的常規(guī)IGBT在提供有正向耐壓的情況下是足夠的。不管反向阻斷結(jié)是否存在，都在暴露在芯片切割側(cè)面的反向阻斷結(jié)表面的邊緣制造常規(guī)IGBT而不考慮保持可靠性。但是近年來，對直接鏈接的例如矩陣轉(zhuǎn)換器的轉(zhuǎn)換電路作了研究，這些轉(zhuǎn)換電路包括AC (交流)/AC轉(zhuǎn)換電路、電流源型DC (直流)/AC轉(zhuǎn)換電路、以及諸如采用具有反向阻斷能力的開關(guān)元件的新三電平電路的一些類型的DC/AC轉(zhuǎn)換電路，以便實現(xiàn)尺寸和重量減小、效率高、響應(yīng)快、以及成本減少。為了保持反向阻斷IGBT的反向阻斷能力，完成制造工序后的半導(dǎo)體襯底(還稱作晶片)被切割成具有正方形形狀的多個半導(dǎo)體芯片，且各半導(dǎo)體芯片中的反向阻斷pn結(jié)向芯片的正面?zhèn)葟澢匮由煲员苊庠谇懈罟ば蛑斜┞兜角懈畋砻?。通過正面上的絕緣膜來保護pn結(jié)的邊緣以保持可靠性。為了使反向阻斷pn結(jié)向正面?zhèn)妊由?，半?dǎo)體芯片需要包括一擴散層，該擴散層具有例如P型的與芯片的背面?zhèn)鹊腜型集電層相同的導(dǎo)電類型，且連接至P型擴散層的一端上的P型集電層并向另一端上的正面延伸。該擴散層沿著芯片的側(cè)面形成。沿著芯片的側(cè)面形成的該擴散層在本說明書中被稱作隔離層。圖2(a) ,2(b)和2 (c)是半導(dǎo)體襯底的主要部分的截面圖，其根據(jù)處理步驟的順序示出在常規(guī)反向阻斷IGBT中形成隔離層的方法。在附圖的方法中，通過施加和擴散的方式來形成隔離層。首先，通過如圖2(a)所示的熱氧化法在晶片1上形成用作摻雜劑掩模的膜厚約為2.5μπι的氧化物膜2。然后，在該氧化物膜2中，用如圖2(b)所示的光刻技術(shù)和蝕刻通過圖案化來形成P型雜質(zhì)源硼的擴散用開口 3。然后，在開口 3處施加硼源5，之后接著在擴散爐中長時間地進行高溫下的熱處理，從而形成具有如圖2(c)所示的數(shù)百ym深度的 P型擴散層。該P型擴散層變成隔離層4。此后，形成如圖3所示的正面?zhèn)萂OS柵結(jié)構(gòu)10， 圖3示出完成后的反向阻斷IGBT。然后，從背面?zhèn)认蛳卵心ゾ粮綦x層4的尖端以將晶片厚度減小至由圖2(c)中虛線所示的深度。由P型集電層6和集電電極7構(gòu)成的背面結(jié)構(gòu)如圖3所示地在此研磨表面上形成。通過沿著隔離層4的正面圖案中的中心線位置處的劃線切割晶片來制造由圖3的包含切割邊緣8的截面圖所示的反向阻斷IGBT芯片。圖4(a)、4(b)和4(c)是常規(guī)反向阻斷IGBT的晶片的主要部分的截面圖，其根據(jù)處理步驟的順序示出用于形成隔離層的另一制造方法。圖4(a)、4(b)和4(c)是根據(jù)處理步驟的順序示出諸步驟的半導(dǎo)體襯底的主要部分的截面圖，其中從晶片1的正面垂直地挖出溝槽11，且沿著垂直側(cè)面形成擴散層以獲得與之前描述的隔離層4起到類似作用的隔離層4a。首先，形成具有數(shù)μ m厚度的厚氧化物膜2作為用于形成圖4 (a)所示溝槽的蝕刻掩模。之后，通過干法蝕刻技術(shù)形成如圖4(b)所示的具有數(shù)百ym深度的深溝槽11。隨后，通過氣相擴散向溝槽11的側(cè)面引入硼雜質(zhì)以形成如圖4(c)所示的ρ型隔離層如。溝槽填充有多晶硅等的絕緣膜增強材料。接著，如上所述的工序的執(zhí)行包括以下步驟背面研磨、形成IGBT功能所必需的正面?zhèn)萂OS柵結(jié)構(gòu)10、背面ρ型集電層6以及集電電極7。通過沿著溝槽11的中心處或者雙溝槽的中間處(圖中未示出)的劃線切割晶片1來形成IGBT 芯片。由此，生產(chǎn)出如包含切割邊緣部8的圖5中的截面圖所示的反向阻斷IGBT。這種類型的反向阻斷IGBT在專利文獻1、2和3中公開。在通過如圖2 (a)、2(b)和2(c)所示的施加和擴散處理形成反向阻斷IGBT的隔離層的方法中，包含硼的液態(tài)的擴散源-硼源被施加在晶片表面上，且隨后進行熱擴散處理。 熱擴散處理需要高溫和長時間以便形成具有數(shù)百μm擴散深度的ρ型隔離層。這種熱擴散處理造成包含石英舟、石英管和石英噴嘴的石英器具和夾具的劣化，造成來自加熱器的污染、以及歸因于石英器具和夾具的失透性的強度損失。這些現(xiàn)象的發(fā)生頻率變高將提高制造成本。在通過施加和擴散方法形成隔離層的工序中，必須使用高質(zhì)量的厚氧化物膜以便該掩模氧化物膜長時間耐受硼擴散處理且防止硼穿過該氧化物膜。熱氧化法被認為是形成高質(zhì)量氧化硅膜以獲得高耐久性的掩模的一種方法。為了即使在例如1，300°C的高溫和例如200小時的長時間的條件下通過硼擴散形成P型隔離層的工序中也呈現(xiàn)掩模氧化物膜的有效耐久性，熱氧化膜具有約2. 5 μ m的厚度是必須的。為了形成具有2. 5μπι厚度的熱氧化膜，例如1，150°C的氧化溫度條件下的、帶來高質(zhì)量氧化物膜的干氧氣氛中的氧化處理所必需的氧化時間約為200小時。此外，在這些氧化處理中向晶片引入大量氧。氧生成氧沉淀物的晶格缺陷和氧化誘發(fā)的堆垛層錯(OSF)， 且進一步產(chǎn)生所引入氧的施主化現(xiàn)象，這造成器件特性劣化以及可靠性降級的問題。硼源施加后的擴散處理通常在氧氣氛下、在高溫下長時間地進行，這將間隙氧原子引入到晶片內(nèi)。因此，該擴散處理也產(chǎn)生氧沉淀物和氧原子的施主化現(xiàn)象，并生成氧化誘發(fā)的堆垛層錯(OSF)和滑移位錯的晶格缺陷。已知在這些晶格缺陷附近形成的pn結(jié)造成高漏電流和擊穿電壓的顯著降級以及晶片中的包含這種缺陷的熱氧化膜的可靠性劣化。還會出現(xiàn)的問題有，在擴散處理期間進入晶片中的氧原子變成施主，造成擊穿電壓的降級。在如圖2所示的通過施加和擴散形成隔離層的方法中，硼擴散在體硅中各向同性地向所有方向前進。因此，當(dāng)硼擴散執(zhí)行到200 μ m的深度時，硼擴散同時橫向擴展到160 μ m的范圍。 該情形阻礙芯片尺寸減小目的。在利用圖4(a)、4(b)和4(c)所示的溝槽形成隔離層的方法中，通過干法蝕刻技術(shù)形成溝槽，且向所形成溝槽的側(cè)壁引入硼以形成P型隔離層。然后，用諸如絕緣膜、多晶硅等的增強材料填充該溝槽。利用具有高長寬比的窄溝槽11由此形成的圖4(C)所示P型隔離層如與通過熱擴散形成的圖2(c)所示ρ型隔離層4相比，對于減小器件間距而言是優(yōu)選的。但是，為了執(zhí)行向下至約200 μ m深度的蝕刻處理，對于使用典型蝕刻裝置的一塊晶片而言，約100分鐘的處理時間是必要的。因此，所產(chǎn)生的其它缺點包括超前時間增加和維護頻率上升。對于通過使用氧化硅(SiO2)膜的掩模的干法蝕刻處理形成深溝槽而言，因為選擇比不大于50，所以厚氧化硅膜具有數(shù)μπι的厚度。因此，新出現(xiàn)的問題包括諸如氧化誘發(fā)的堆垛層錯和氧沉淀物的、歸因于工藝誘發(fā)晶格缺陷的發(fā)生的良品率低下以及制造成本上升。此外，用于形成利用通過干法蝕刻技術(shù)形成的長寬比高的溝槽的隔離層的處理傾向于發(fā)生化學(xué)試劑12的殘留和剩余抗蝕劑材料13，這可能造成成品率和可靠性降低。當(dāng)向溝槽11的側(cè)壁注入諸如磷或硼的摻雜劑時，因為側(cè)壁是垂直豎立的，通常晶片傾斜。向具有高長寬比的側(cè)壁注入摻雜劑所具有的缺點包括有效劑量減小、注入時間增力口、有效投射范圍縮短、歸因于掩蔽氧化物膜的劑量損失、以及注入均勻性劣化。已知一種用于向具有高長寬比的溝槽11注入雜質(zhì)從而避免以上所述問題的方法，該方法采用氣相擴散來替代離子注入。在該方法中，將晶片暴露到例如氫化磷PH3、或乙硼烷IH6的經(jīng)氣化的摻雜劑氣氛中。但是對于劑量可控性而言，氣相擴散法相比離子注入法處于劣勢。為了增強具有高長寬比的溝槽11的晶片的強度，對溝槽填充絕緣膜或多晶硅的步驟是必要的。 該步驟往往在窄溝槽中留下空隙，這可能造成可靠性劣化的問題。已提出一種制造方法來解決以上所討論的問題。

圖17是與在制造方法中用于形成隔離層的蝕刻步驟相關(guān)的半導(dǎo)體襯底的部分平面圖。圖17的部分平面圖具體地示出通過在晶片1的(100)平面23上蝕刻來形成的呈平面晶格圖案的貫穿凹槽分割的9個反向阻斷IGBT芯片。因為該貫穿V形槽21a是通過濕法各向異性來形成的，所以反向阻斷IGBT 的側(cè)面是由{111}表示的晶格平面。圖7(a)和7(b)是沿著圖17所示貫穿凹槽21a切割晶片1來形成的反向阻斷IGBT的一個芯片的截面圖。圖7(a)和7(b)中的雙虛線指示附圖中存在省略的部分。用于形成貫穿V形槽的蝕刻起始位置是圖7 (a)和圖7(b)中的晶片1 的相對表面。具有字母V形狀截面的貫穿V形槽21a通過蝕刻處理在晶片1的主面上呈平面晶格圖案地形成，且具有作為圖7(a)中的側(cè)面9a或圖7(b)中的側(cè)面9b的錐形面。通過在側(cè)面9a或9b上注入離子以及之后的激活退火，在芯片的側(cè)面區(qū)上形成隔離層4b。用于形成貫穿V形槽的蝕刻處理通過采用堿性蝕刻溶液的各向異性蝕刻處理來制造反向阻斷IGBT芯片的4個側(cè)面9a或9b的錐形面，這在專利文獻4、5和6中公開。具有圖7(b)所示的錐形側(cè)面9b的反向阻斷IGBT與具有圖7 (a)所示反向傾斜的側(cè)面9a的IGBT相比，允許在發(fā)射極側(cè)(圖7(a)和7 (b)中的上表面區(qū)域)上利用較寬區(qū)域。圖7(b)的IGBT具有寬區(qū)域，可用于形成η型發(fā)射區(qū)15和發(fā)射極側(cè)的表面區(qū)上的ρ型基區(qū)16。因此，圖7(b)的配置所具有的優(yōu)點為電流密度高或者對于相同額定電流而言芯片面積減小?？捎帽认惹八枋龅母邷叵隆㈤L時間的擴散處理短得多的處理時間來執(zhí)行用于形成圖7(a)和7(b)所示反向阻斷IGBT中的隔離層4b的離子注入工序。因此，圖7(a)和 7(b)所示類型的IGBT可解決通過高溫和長時間的擴散處理來形成隔離層4的方法中所包含的所有問題，包括歸因于晶格缺陷和氧誘發(fā)缺陷的問題以及擴散爐中的受損問題。與先前描述的利用垂直溝槽的制造方法相比，具有低長寬比的貫穿V形槽不存在用絕緣膜填充垂直溝槽的過程中的空隙、以及殘留物問題。此外，由于V形槽具有低長寬比，因此其有貫穿V形槽的IGBT呈現(xiàn)通過離子注入處理易于引入摻雜劑的優(yōu)勢。[專利文獻1]日本未審查專利申請公開No.H02-022869[專利文獻2]日本未審查專利申請公開No.2001-185727
[專利文獻3]日本未審查專利申請公開No.2002-076017[專利文獻4]日本未審查專利申請公開No.2006-1569 [專利文獻5]日本未審查專利申請公開No.2004-336008[專利文獻6]日本未審查專利申請公開No.2006-303410如專利文獻4至6所公開地，可通過采用一種制造反向阻斷IGBT的方法來避免伴有先前描述的缺點的長時間擴散處理，該反向阻斷IGBT包括形成在通過堿性各向異性蝕刻處理制造的貫穿V形槽的錐形面上的隔離層。但是，因為通過離子注入在隔離層中形成的雜質(zhì)分布極淺，如果在離子注入處理中形成的晶格缺陷未通過激活退火處理得到恢復(fù)并殘留在隔離層中，則位于該類型隔離層中的pn結(jié)附近的晶格缺陷造成反偏條件下漏電流變高且很難確保反向阻斷能力。對于針對恢復(fù)晶格缺陷采用激光退火處理而言，已發(fā)現(xiàn)隔離層的側(cè)面很難被充分激活且在一些情況下晶格缺陷不能充分恢復(fù)，這是因為激光照射執(zhí)行數(shù)十納秒至數(shù)微米的短時間，且晶片表面與隔離層側(cè)面之間的聚焦位置是不同的。由于激光照射區(qū)域小，充分激活需要在離子注入層的整個表面上掃描該窄激光照射區(qū)域。但是， 該掃描處理生成照射軌跡，且可不利地影響耐壓特性。已公開了利用通過堿性各向異性蝕刻形成的V形槽的錐形面的反向阻斷IGBT的另一種制造方法。如圖8所示的該方法中的V形槽形成為具有深度淺的非貫穿配置。從相對位置處的反向側(cè)面形成到達非貫穿V形槽的P型擴散層，且該P型擴散層暴露于V形槽的底表面。圖8中的雙虛線波形曲線指示附圖中存在省略的部分。還可通過在非貫穿型V 形槽的錐形面上形成由P型擴散層構(gòu)成的隔離層來獲取反向阻斷IGBT。該構(gòu)造還緩解由高溫下的長時間擴散處理帶來的問題。另外，該非貫穿型V形槽具有省略晶片支承襯底的優(yōu)點，而在具有圖7(a)和7(b)所示的貫穿V形槽的情況下，在將沿著反向阻斷IGBT中的貫穿V形槽切割的芯片粘附并保持在一起時，該晶片支承襯底是必要的。然而，在非貫穿型V形槽的制造工序中，在具有尖邊緣的隅角A與非貫穿型V形槽的底面B相遇之處生成交叉部，底面B處于薄發(fā)射極側(cè)硅的表面、具有如圖15的立體圖所示的某一角度，圖15例示第二主面?zhèn)戎械?、即背面?zhèn)戎械钠矫婢Ц駡D案的交叉槽的4個隅角之一。圖16(b)是在隅角處具有槽的凹進部分的反向阻斷IGBT的截面圖。芯片安裝在與焊料21接合的封裝襯底20上，其中背面?zhèn)鹊陌歼M邊緣定位在垂直下側(cè)中。由于反向阻斷IGBT芯片30b和焊料21的兩種不同材料的熱膨脹系數(shù)不同，在焊接處理中向芯片30b 施加的熱滯在芯片30b的凹進邊緣部產(chǎn)生熱應(yīng)力。該熱應(yīng)力集中在A與B的交叉部附近。 已發(fā)現(xiàn)歸因于該應(yīng)力集中的應(yīng)變在芯片30b的邊緣產(chǎn)生裂紋，造成半導(dǎo)體特性的降級。即使在芯片30b中未生成裂紋，也可使覆蓋芯片30b的最上層表面的鈍化膜剝落，從而導(dǎo)致可靠性降級。圖16(a)是在封裝襯底20上與焊料21接合的狀態(tài)下的一般IGBT 30a的截面圖。為了與圖16(b)的構(gòu)造作比較，示出了該附圖。

發(fā)明內(nèi)容
鑒于以上所述的問題，本發(fā)明的目的在于提供允許抑制半導(dǎo)體特性降級的半導(dǎo)體器件和制造該半導(dǎo)體器件的方法，該半導(dǎo)體器件特性降級是因為在通過各向異性蝕刻處理形成在半導(dǎo)體襯底中的非貫穿型V形槽中具有凹進部的半導(dǎo)體芯片中，焊接工序中的熱滯所造成的應(yīng)力集中在凹進隅角部處。
為了實現(xiàn)本發(fā)明的目的，半導(dǎo)體器件包括具有第一導(dǎo)電類型的半導(dǎo)體襯底，其具有第一主面和第二主面；在第一主面上的具有第二導(dǎo)電類型的呈平面晶格圖案的擴散層； V形槽，其呈平面晶格圖案地形成在第二主面的一側(cè)上，該平面晶格圖案具有與擴散層的平面晶格圖案的間距相同的間距，且該V形槽包括與第二主面平行的底面，且暴露擴散層以及從底面豎立的錐形側(cè)面；具有第二導(dǎo)電類型的半導(dǎo)體層，其在由錐形側(cè)面包圍的第二主面上；以及具有第二導(dǎo)電類型的隔離層，其形成在V形槽的側(cè)面上，該隔離層電連接第一主面?zhèn)壬系木哂械诙?dǎo)電類型的擴散層與第二主面上的具有第二導(dǎo)電類型的半導(dǎo)體層；其中 V形槽在V形槽側(cè)面的隅角部與V形槽底面之間的交叉處附近具有倒棱配置。優(yōu)選地，倒棱配置是曲面。優(yōu)選地，倒棱配置的曲面具有至少50 μ m的曲率半徑。優(yōu)選地，半導(dǎo)體器件是反向阻斷型絕緣柵雙極型晶體管。還通過半導(dǎo)體器件的制造方法來實現(xiàn)本發(fā)明的目的，該方法包括第一步驟，在具有第一導(dǎo)電類型的半導(dǎo)體襯底的第一主面上形成具有第二導(dǎo)電類型的呈平面晶格圖案的擴散層，該半導(dǎo)體襯底具有(100)面的第一主面和(100)面的第二主面；第二步驟，其通過各向異性蝕刻處理在第二主面上呈平面晶格圖案地形成V形槽，該平面晶格圖案具有與擴散層的平面晶格圖案的間距相同的間距，且該V形槽包括與第二主面平行的底面，且暴露具有第二導(dǎo)電類型的擴散層以及從底面豎立的錐形側(cè)面；第三步驟，其通過選自激光照射處理和各向同性蝕刻處理的處理在V形槽側(cè)面的隅角部與V形槽底面之間的交叉部附近形成倒棱配置；第四步驟，其為用于在V形槽的側(cè)面上形成具有第二導(dǎo)電類型的隔離層的離子注入，隔離層的一端連接至具有第二導(dǎo)電類型的擴散層；第五步驟，其為用于在由V形槽的側(cè)面包圍的第二主面上形成具有第二導(dǎo)電類型的半導(dǎo)體層的離子注入，該半導(dǎo)體層連接至V形槽側(cè)面上的具有第二導(dǎo)電類型的隔離層的另一端；以及第六步驟，其為通過選自激光照射退火處理、低溫退火處理及閃光燈退火處理的至少一種退火處理在第四和第五步驟的離子注入后進行激活的退火。優(yōu)選地，同時進行用于形成具有第二導(dǎo)電類型的隔離層的第四步驟的離子注入和用于形成具有第二導(dǎo)電類型的半導(dǎo)體層的第五步驟的離子注入，且在同時執(zhí)行離子注入處理后同時執(zhí)行單獨的激活處理。優(yōu)選地，針對用于形成其有第二導(dǎo)電類型的隔離層的第四步驟的離子注入后的激活處理、用于形成具有第二導(dǎo)電類型的半導(dǎo)體層的第五步驟的離子注入后的激活處理、以及第三步驟的倒棱，同時執(zhí)行單獨的激光照射處理。除了上述的特征外，優(yōu)選針對用于形成具有第二導(dǎo)電類型的隔離層的第四步驟的離子注入、針對用于形成具有第二導(dǎo)電類型的半導(dǎo)體層的第五步驟的離子注入，同時執(zhí)行單獨的離子注入處理。本發(fā)明提供允許抑制半導(dǎo)體特性降級的半導(dǎo)體器件和制造該半導(dǎo)體器件的方法， 該半導(dǎo)體器件特性降級是因為在通過各向異性蝕刻處理形成在半導(dǎo)體襯底中的非貫穿型 V形槽中具有凹進部的半導(dǎo)體芯片中，焊接工序中的熱滯所造成的應(yīng)力集中在凹進隅角部處。附圖簡述圖l(a)、l(b)和1(c)是半導(dǎo)體襯底的主要部分的截面圖，其示出根據(jù)本發(fā)明的實施例的示例1中的形成隔離層的方法；圖2(a)、2(b)和2 (c)是半導(dǎo)體襯底的主要部分的截面圖，其示出通過施加和擴散技術(shù)形成隔離層的常規(guī)方法；圖3是具有通過施加和擴散技術(shù)形成的隔離層的常規(guī)反向阻斷IGBT的邊緣附近部分的截面圖；圖4(a)、4(b)和4(c)是半導(dǎo)體襯底的主要部分的截面圖，其示出利用垂直溝槽形成隔離層的常規(guī)方法；圖5是具有利用垂直溝槽形成的隔離層的常規(guī)反向阻斷IGBT的邊緣附近部分的截面圖；圖6是常規(guī)半導(dǎo)體襯底的主要部分的截面圖，其示出利用垂直溝槽形成隔離層的處理中存在的問題；圖7(a)和7(b)是具有形成在貫穿V形槽上的隔離層的常規(guī)反向阻斷IGBT的主要部分的截面圖；圖8是具有形成在非貫穿V形槽上的隔離層的常規(guī)IGBT的主要部分的截面圖；圖9示出根據(jù)本發(fā)明的低溫退火情形下的由SR測量所獲得的隔離層和集電層的雜質(zhì)濃度分布；圖10示出根據(jù)本發(fā)明的閃光燈退火情形下的由SR測量所獲得的隔離層和集電層的雜質(zhì)濃度分布；圖11示出根據(jù)本發(fā)明的激光退火情形下的由SR測量所獲得的隔離層和集電層的雜質(zhì)濃度分布；圖12示出反方向上的電流-電壓波形，用于比較取決于根據(jù)本發(fā)明的反向阻斷 IGBT中的隔離層的退火方法的反向漏電流大小；圖13(a)至13(d)是主要部分的截面圖，其示出根據(jù)本發(fā)明的實施例的示例5中的制造非貫穿型V形槽和隔離層的步驟；圖14(a)至14(b)是主要部分的截面圖，其示出根據(jù)本發(fā)明的實施例的示例6中的制造非貫穿型V形槽和隔離層的步驟；圖15是呈平面晶格圖案的非貫穿型V形槽的交叉部處的隅角之一附近的半導(dǎo)體襯底的主要部分的立體圖；圖16(a)和16(b)是安裝在封裝襯底上的反向阻斷IGBT芯片的主要部分的截面圖，其中圖16(a)示出安裝在封裝襯底上的一般IGBT芯片，而圖16(b)示出具有由非貫穿 V形槽形成的凹進部的反向阻斷IGBT芯片；圖17是具有在半導(dǎo)體襯底上形成的呈平面晶格圖案的貫穿V形槽的半導(dǎo)體襯底的部分平面圖；圖18(a)和18(b)是具有非貫穿V形槽的半導(dǎo)體襯底的主要部分的截面圖，其中圖18(a)示出未經(jīng)倒棱的常規(guī)非貫穿型V形槽，而圖18(b)示出根據(jù)本發(fā)明的經(jīng)倒棱的非貫穿型V形槽；以及圖19是具有根據(jù)本發(fā)明的經(jīng)倒棱的非貫穿型V形槽的反向阻斷IGBT芯片的截面圖。符號描述
1:晶片2 氧化物膜3:開口4:p型擴散層4a，4b:隔離層6 :p型集電極層7:集電電極10 =MOS 柵結(jié)構(gòu)15 :n型發(fā)射區(qū)16 :p 型基區(qū)17:柵電極18:發(fā)射電極19 絕緣膜20:封裝襯底21 焊料21a:貫穿V形槽21b:非貫穿V形槽23 (100)面30b 反向阻斷IGBT芯片31 :p型擴散層32 抗蝕劑掩模33:集電 pn 結(jié)
具體實施例方式以下參考附圖來具體描述根據(jù)本發(fā)明的半導(dǎo)體器件(具體為反向阻斷IGBT)及其制造方法的一些優(yōu)選實施例。然而本發(fā)明不限于以下描述的實施方式示例，只要不超出本發(fā)明的精神和范圍，本發(fā)明就可應(yīng)用于任何其它器件和方法。在以下描述中，第一導(dǎo)電類型是η型，而第二導(dǎo)電類型是ρ型。在半導(dǎo)體器件為IGBT的情形下，第一主面是IGBT的發(fā)射極側(cè)表面或正面，而第二主面是IGBT的集電極側(cè)表面或背面。 以下基于具有600V的標稱擊穿電壓的反向阻斷IGBT來描述根據(jù)本發(fā)明的一些優(yōu)選實施例。反向阻斷IGBT包括FZ-n型硅半導(dǎo)體襯底1的(100)面的第一主面或正面上的呈平面晶格圖案的約120 μ m深的ρ型擴散層。在呈平面晶格圖案的各正方形區(qū)中設(shè)置半導(dǎo)體元件區(qū)。半導(dǎo)體元件區(qū)包括構(gòu)成反向阻斷IGBT的正面?zhèn)葮?gòu)造的MOS柵結(jié)構(gòu)和耐壓結(jié)構(gòu)。在第二主面?zhèn)然虮趁鎮(zhèn)壬贤ㄟ^堿性各向異性蝕刻處理形成與P型擴散層相對的非貫穿型V形槽。非貫穿型V形槽具有與第二主面平行的底面。非貫穿型V形槽的底面是從第一主面?zhèn)刃纬傻腜型擴散層的暴出底面。非貫穿型V形槽呈平面晶格圖案地形成在晶片的第二主面上，該平面晶格圖案與晶片的第一主面上的P型擴散層的平面晶格圖案相似。非貫穿型V形槽的平面晶格圖案和P型擴散層的平面晶格圖案具有相同的間距且彼此相對地放置。因此，通過沿呈平面晶格圖案的正方形區(qū)之間的中心線切割晶片來提取反向阻斷IGBT芯片。非貫穿型V形槽的底面處于約為80 μ m的深度處，且錐形側(cè)面從底面豎立到達第二主面或背面。在由錐形側(cè)面包圍的第二主面上設(shè)置P型集電層，該P型集電層是第二導(dǎo)電類型半導(dǎo)體層。沿著側(cè)面設(shè)置P型隔離層，該隔離層電連接第一主面?zhèn)戎械腜型擴散層和第二主面上的P型集電層。本發(fā)明的反向阻斷IGBT表征為，交叉?zhèn)让娴挠缃遣颗cV形槽底面相遇處附近的倒棱配置。(示例 1)以下聚焦于示例1中的本發(fā)明的特征，具體描述根據(jù)本發(fā)明的實施例的示例1。在第一步驟中，在η型晶片的第一主面上形成呈平面晶格圖案的、深度約為120 μ m且寬度約為200 μ m的ρ型擴散層。用于約為120 μ m的相對淺深度的高溫?zé)釘U散處理顯著緩解如先前關(guān)于常規(guī)半導(dǎo)體器件所述的深度為數(shù)百μ m的熱擴散所必需的1，300°C下進行200小時的高溫?zé)釘U散中所存在的問題。因此，本發(fā)明中熱擴散處理的問題是不顯著的。在晶片的被ρ型擴散層包圍的(100)面的表面區(qū)上形成MOS柵結(jié)構(gòu)。MOS柵結(jié)構(gòu)包括P型基區(qū)；η型發(fā)射區(qū)，其形成在P型基區(qū)的表面區(qū)上；以及柵電極，其隔著柵絕緣膜形成在P型基區(qū)的位于η型發(fā)射區(qū)和η型晶片表面區(qū)之間的部分表面上。在用層間介電膜覆蓋柵電極后，通過公知制造技術(shù)形成主要由鋁構(gòu)成的發(fā)射電極。然后，研磨晶片的第二主面至晶片厚度180μπι。如果晶片處理使用180μπι厚的晶片開始，則用于減小晶片厚度的背面研磨步驟是不必要的。在第二步驟中，從厚度為180 μ m的晶片的第二主面形成80 μ m深的非貫穿型V 形槽，該非貫穿型V形槽呈平面晶格圖案，該平面晶格圖案與第一主面上的ρ型擴散層的平面晶格圖案具有相同間距。通過使用形成在第二主面上的熱氧化膜的掩模，通過使用 TMAH(氫氧化四甲基銨)的5%溶液在80°C下用2小時40分鐘蝕刻在掩模開口處露出的晶片的(100)面來獲取非貫穿型V形槽。因此，在晶片的第二主面區(qū)中形成具有錐形截面的非貫穿型V形槽，該V形槽在背面?zhèn)鹊谋砻嫖恢锰幾顚捛译S著往下越深逐漸變得越窄。在非貫穿型V形槽的內(nèi)表面上形成構(gòu)成半導(dǎo)體芯片的4個側(cè)面的具有{111}面的側(cè)壁。在非貫穿型V形槽在表面位置處的開口寬度為150 μ m的情形下，非貫穿型V形槽的底面是具有 36 μ m寬度的(100)面且位于80 μ m深處。在所獲得的非貫穿型V形槽的(100)面的底面處，從第一主面的發(fā)射極側(cè)形成的P型擴散層的底部被暴露。通過使用由氫氧化鉀21 異丙醇8 水71的混合液體構(gòu)成的蝕刻溶液、以及上述的TMAH水溶液，保持在50°C至70°C范圍中的恒溫下來形成與上述V形槽相似的非貫穿型V形槽。例如還可將包含聯(lián)氨或乙二胺的另一水溶液用作蝕刻溶液。在上述的蝕刻溶液中，(100)面的蝕刻速度比(111)面的蝕刻速度快約100倍。 因此，繼續(xù)進行的蝕刻處理最終使底面處的(100)面消失并在此時停止蝕刻，留下具有與 (111)面等同的{111}面的側(cè)面或側(cè)壁的V型凹槽。通過利用對于(100)面和(111)面的蝕刻溶液的蝕刻速度之差，實際上有可能根據(jù)蝕刻掩模的開口寬度來控制V溝槽的深度。 在示例1的晶片中(100)面和(111)面之間的角度為討.7°，而針對寬度為150 μ m的開口的蝕刻處理在約80 μ m的V形槽深度處停止。圖18 (a)是形成有具有錐形側(cè)面9c和底面的非貫穿型V形槽21b的晶片1的截面圖，底面是從正面?zhèn)刃纬傻摩研蛿U散層31的露出底部。用于形成以上描述的非貫穿型V形槽的蝕刻方法是堿性各向異性蝕刻處理。還通過使用具有字母V形或錐形尖端的切割刀片來形成非貫穿型V形槽。在使用切割刀片形成非貫穿型V形槽后執(zhí)行各向同性干法蝕刻處理時，可消除表面區(qū)中的由刀片生成的應(yīng)變， 且同時還可對四個隅角進行倒棱。該各向同性干法蝕刻處理可替代本發(fā)明制造方法的第三步驟中的倒棱。圖18(b)示出具有隅角下部被弄圓的錐形側(cè)面9d的非貫穿型V形槽，該V形槽在如下所述的本發(fā)明制造方法的第三步驟中形成。圖1(a)、1(b)和1(c)示出在形成圖18(a)的截面圖所示的具有錐形側(cè)面9c的非貫穿型V形槽21b之后制造圖18 (b)所示的具有圓形隅角下部的非貫穿型V形槽21b的處理。首先，在形成有非貫穿型V形槽21b的晶片1的第二主面(集電極側(cè)表面)上形成厚度為0.5μπι至5μπι的抗蝕劑掩模32，如圖1(a)所示。然后，如圖1(b)的箭頭所示地對非貫穿型V形槽的底面進行激光照射。通過使用波長為532nm且半寬為IOOns的YAG 2ω激光器的激光發(fā)射設(shè)備以4J/cm2的能量密度、垂直于第二主面(即集電極側(cè)的表面) 執(zhí)行激光照射。位于圖1 (a)所示側(cè)面9c的頂部水平的集電極側(cè)表面被抗蝕劑掩模32屏蔽且不受激光照射。激光照射處理中的抗蝕劑掩?？梢允且粋€，且可與用于形成非貫穿型 V形槽21b的TMAH蝕刻處理中使用的抗蝕劑掩模32是同一個。當(dāng)氧化物膜被用作蝕刻掩模時，針對激光照射處理重新形成抗蝕劑掩模。本發(fā)明制造方法的第三步驟中的激光照射處理形成具有倒棱隅角部的側(cè)面9d，如圖1 (b)和圖18 (b)所示該經(jīng)倒棱的隅角部具有至少 50 μ m的曲率半徑R。盡管側(cè)面也被激光照射，但是倒棱效果相對小，這是因為由于側(cè)面傾斜，每單位面積的能量密度小。另一方面，靠近底面的側(cè)面下部在其表面區(qū)中部分地熔化， 這歸因于相對大的照射能量執(zhí)行有效倒棱來形成倒圓配置。盡管在該示例中抗蝕劑掩模用于激光照射，還可使用金屬材料的硬掩模。隨后，在^keV下劑量為1 X IO15原子/cm2的條件下，對使用如圖1 (c)所示的抗蝕劑掩模32的側(cè)面執(zhí)行硼離子注入。盡管有可能如注入到具有垂直側(cè)壁的一般垂直溝槽中的情形那樣通過傾斜半導(dǎo)體襯底向側(cè)壁注入，但是可在入射垂直于半導(dǎo)體襯底的表面而不傾斜該晶片(這歸因于圖1(c)所示的非貫穿型V形槽21b的側(cè)面9d的傾斜角為約125° ) 的情況下執(zhí)行此離子注入處理。離子注入的結(jié)果為，在非貫穿型V形槽21b的側(cè)面9d上形成硼離子注入層，硼離子注入層在一端處與在第一步驟中形成的P型擴散層31連接。該離子注入處理是本發(fā)明的制造方法中的第四步驟。隨后，用波長為532nm且半寬為IOOns的 YAG 2 ω激光器以4J/cm2的照射能量密度執(zhí)行激光照射處理。該激光照射處理或激光退火處理激活側(cè)面9d上的離子注入層并形成由ρ型擴散層構(gòu)成的隔離層4b。該激光照射處理是本發(fā)明制造方法的第六步驟的退火處理類型。圖19是示例1的反向阻斷IGBT的截面圖。用新制備的抗蝕劑掩模(圖中未示出)屏蔽非貫穿型V形槽的同時通過硼離子注入形成硼注入層。該硼注入層覆蓋由非貫穿型V形槽包圍的平坦表面并連接至隔離層4b。該硼注入處理是本發(fā)明的制造方法中的第五步驟。隨后，用波長為532nm且半寬為IOOns的YAG 2 ω激光器以4J/cm2的照射能量密度再次執(zhí)行激光照射處理。該激光照射處理或激光退火處理激活背側(cè)表面上的離子注入層并形成由P型擴散層構(gòu)成的P型集電層6。該激光照射處理是本發(fā)明制造方法的第六步驟的退火處理類型。圖19中的雙虛線表示附圖中存在省略的部分。
在非貫穿型V形槽21b的底面中的隔離層4b的一端處，隔離層4b (為形成在非貫穿型V形槽21b的側(cè)面9d上的ρ型擴散層)連接至從第一主面形成的ρ型擴散層31。隔離層4b的另一端連接至形成在第二主面?zhèn)鹊募姌O表面上的ρ型集電層6。因此，從半導(dǎo)體襯底的第一主面至第二主面連續(xù)存在P型區(qū)(具有相同導(dǎo)電類型的區(qū))。因此，隔離層 4b使集電極pn結(jié)33的端面向晶片的第一主面?zhèn)?正面?zhèn)?移位。暴露于正面的集電極 pn結(jié)33的端面受絕緣層19保護，如圖19所示。最終，在第二主面上的ρ型集電層6上形成層疊有Ti、Ni、Au等的集電電極7。由此完成如圖19所示的本發(fā)明的反向阻斷IGBT。以上所描述的具有根據(jù)本發(fā)明的示例1的非貫穿型V形槽的反向阻斷IGBT允許緩解在襯底薄部中的非貫穿型V形槽的4個隅角處的應(yīng)力集中，該應(yīng)力集中往往是由于組裝工序中的焊接所造成的熱滯而發(fā)生的。因此，根據(jù)本發(fā)明的示例1的器件和方法避免歸因于應(yīng)力集中的開裂、損壞、芯片的半導(dǎo)體特性劣化等問題。(示例 2)以下聚焦于實施方式示例的特征來描述根據(jù)本發(fā)明的示例2。以與示例1中相同的方式來形成非貫穿型V形槽21b。通過激光照射在非貫穿型 V形槽21b的側(cè)面9c的底部附近進行倒棱處理。然后執(zhí)行離子注入和激活處理。通過與示例1的激光退火處理不同的低溫退火處理來執(zhí)行示例2中的激活處理，以下描述中“退火” 意味著“激活”。在50keV下劑量為IXlO1Vcm2的條件下，離子注入工序注入硼離子。在低溫爐中，在380°C下進行1小時的退火處理。為了避開氧變?yōu)槭┲?、使器件特性劣化?50°C 的溫度，而將溫度確定為380°C。圖9 (a)的曲線(a)示出離子注入和退火處理后的非貫穿型V形槽21b的側(cè)面9d 上的P型隔離層的、通過SR測量(通過擴展阻抗探針方法進行測量)獲取的雜質(zhì)濃度分布。 盡管硼離子注入層的激活率是約為的低值，但是獲得了呈現(xiàn)反向阻斷性能的IGBT。以上所描述的具有根據(jù)本發(fā)明的示例2的非貫穿型V形槽的反向阻斷IGBT允許緩解在襯底薄部中的非貫穿型V形槽的4個隅角處的應(yīng)力集中，該應(yīng)力集中往往是由于組裝工序中的焊接所造成的熱滯而發(fā)生的。因此，根據(jù)本發(fā)明的示例2的器件和方法避免歸因于應(yīng)力集中的開裂、損壞、芯片的半導(dǎo)體特性劣化等問題。(示例 3)以下聚焦于實施方式示例的特征來描述根據(jù)本發(fā)明的示例3。以與示例1中相同的方式來形成非貫穿型V形槽21b。通過激光照射在非貫穿型 V形槽21b的側(cè)面9c的底部附近進行倒棱處理。之后，向非貫穿型V形槽的側(cè)面9d執(zhí)行硼離子注入處理，以便形成用于形成圖1(a)、1(b)和1(c)所示的隔離層的離子注入層。在示例3中，通過與示例1與示例2的退火處理不同的閃光燈退火處理激活離子注入層以形成隔離層4b。在50keV下劑量為IX IO1Vcm2的條件下，離子注入工序注入硼離子。在對晶片進行預(yù)熱至300°C的升高溫度(此時，氧的施主化效應(yīng)是可忽略的)之后，通過以30J/cm2 的能量密度照射來執(zhí)行閃光燈退火處理。圖10的曲線(a)示出離子注入和退火處理后的非貫穿型V形槽21b的側(cè)面9d上的ρ型隔離層的、通過SR測量獲取的雜質(zhì)濃度分布。硼離子注入層的激活率約為40%，并且獲得了呈現(xiàn)反向阻斷性能的元件。以上所描述的具有根據(jù)本發(fā)明的示例3的非貫穿型V形槽的反向阻斷IGBT允許緩解在襯底薄部中的非貫穿型V形槽的4個隅角處的應(yīng)力集中，該應(yīng)力集中往往是由于組裝工序中的焊接所造成的熱滯而發(fā)生的。因此，根據(jù)本發(fā)明的示例3的器件和方法避免歸因于應(yīng)力集中的開裂、損壞、芯片的半導(dǎo)體特性劣化等問題。(示{列 4)以下聚焦于實施方式示例的特征來描述根據(jù)本發(fā)明的示例4。在示例4中，同時形成用于在側(cè)面上形成隔離層的離子注入層和用于在背面上形成P型集電層的離子注入層。在示例2和示例3中這兩層是分別形成的。然后，在低溫爐中同時退火用于形成隔離層的離子注入層和用于在背面上形成P型集電層的離子注入層。 通過50keV下劑量為IXlO1Vcm2的硼注入，針對非貫穿V形槽的側(cè)面上的隔離層和背面上的P型集電層兩者，執(zhí)行離子注入處理。在380°C的溫度下進行1小時的低溫爐退火。圖9 的曲線(b)示出退火處理后的背面上的ρ型集電層的、通過SR測量獲得的雜質(zhì)濃度分布。 盡管硼離子注入層的激活率是約為1. 3%的低值，但是獲得了呈現(xiàn)反向阻斷性能的元種。背面上的P型集電層的濃度分布較深，這意味著該層中的擴散深度比非貫穿V形槽的側(cè)面上的隔離層中的擴散深度更深。造成這一結(jié)果的原因是，由于離子注入到了側(cè)面的傾斜表面中，注入到側(cè)面中的摻雜劑量相對小。在圖10和圖11中，由于相同原因，背面上的集電層中的擴散深度同樣較深?？赏ㄟ^閃光燈退火而非低溫爐退火來執(zhí)行同步激活處理。在50keV下劑量為 IXlO1Vcm2的條件下，離子注入工序注入硼離子。然后，可在30J/cm2的能量密度下進行閃光燈退火處理。圖10的曲線(b)示出背面上的ρ型集電層的、通過SR測量獲得的雜質(zhì)濃度分布。硼離子注入層的激活率約為40%，并且獲得了呈現(xiàn)反向阻斷性能的元件。在根據(jù)本發(fā)明的示例4中，不需要在分開的工序中形成非貫穿型V形槽的側(cè)面上的隔離層和背面上的P型集電層。與上述的其它示例同樣地，在示例4中隅角的下部處的應(yīng)力集中被抑制。因此，獲得了沒有歸因于應(yīng)力集中的開裂和芯片損壞的元件。(示例 5)以下聚焦于實施方式示例的特征來描述根據(jù)本發(fā)明的示例5。在示例5中通過堿性各向異性蝕刻處理形成非貫穿V形槽。在蝕刻處理后不立即執(zhí)行激光照射倒棱處理。替代地，在倒棱處理之前，在非貫穿V形槽的側(cè)面上執(zhí)行硼離子注入處理。此后，同時執(zhí)行用于通過激光照射激活形成在非貫穿V形槽的側(cè)面上的離子注入層以形成隔離層的、用于倒棱非貫穿V形槽的隅角的底部的處理。在50keV下劑量為IX IO1Vcm2的條件下，離子注入工序注入硼離子。在波長為532nm且半寬為IOOns的YAG 2 ω激光器以及4J/cm2的照射能量密度條件下執(zhí)行激光退火處理。圖11的曲線(a)示出通過激光照射進行退火和倒棱處理后的非貫穿型V形槽21b的側(cè)面上的ρ型隔離層的、通過SR測量獲取的雜質(zhì)濃度分布。P型隔離層的激活率約為50%，并且獲得了呈現(xiàn)反向阻斷性能的元件。該激光照射處理形成非貫穿V形槽，該V形槽包括具有倒棱配置的隅角底部，該倒棱配置的曲率半徑至少為 50 μ m0圖13(a)至13(d)是按照處理步驟順序示出根據(jù)本發(fā)明的示例5的特征處理的截面圖。圖13(a)是示出從與ρ型擴散層相對的第二主面通過使用抗蝕劑掩模32的堿性各向異性蝕刻形成非貫穿V形槽21b的步驟的截面圖。圖13(b)是示出通過使用同一抗蝕劑掩模32向非貫穿V形槽的側(cè)面9c注入硼離子的步驟的截面圖。圖13(c)是示出同時執(zhí)行用于激活形成在側(cè)面9c上的硼注入層以形成隔離層4b、用于倒棱側(cè)面9c的底部的激光照射步驟的截面圖。圖13(d)是示出抗蝕劑掩模32被移除以及ρ型隔離層4b與ρ型擴散層 31相連接的截面圖。因此，從晶片1的第一主面至第二主面連續(xù)地形成ρ型擴散層，且形成在第二主面?zhèn)戎械募姌Opn結(jié)的一端延伸至第一主面?zhèn)?正面?zhèn)?。此后，在由非貫穿 V形槽21的側(cè)面包圍的第二主面上形成硼離子注入層，且該硼離子注入層與ρ型隔離層4b 的背側(cè)端相連接。激活離子注入層以形成P型集電層。(示例 6)以下聚焦于實施方式示例的特征來描述根據(jù)本發(fā)明的示例6。除了示例5的特征夕卜，示例6中的本發(fā)明提供通過激光照射同時激活非貫穿V形槽的側(cè)面上的隔離層和背面上的P型集電層的制造方法。離子注入工序在50keV下劑量為IX IO1Vcm2的條件下，向非貫穿V形槽的側(cè)面和背面上的ρ型集電層兩者注入硼離子。在波長為532nm且半寬為IOOns 的YAG 2ω激光器以及4J/cm2的照射能量密度條件下執(zhí)行激光退火處理。圖11的曲線(b) 示出通過激光照射進行的激活處理后的背面上的P型集電層的、通過SR測量獲得的雜質(zhì)濃度分布。P型隔離層的激活率約為60%，并且獲得了呈現(xiàn)反向阻斷性能的元件。該激光照射處理激活非貫穿V形槽的側(cè)面上的隔離層和背面上的P型集電層兩者，并同時形成具有倒棱配置的隅角底部的非貫穿V形槽，該倒棱配置的曲率半徑R為至少50 μ m。圖12示出反方向上的電流-電壓波形，用于比較取決于反向阻斷IGBT中的隔離層的退火方法的反向漏電流大小。曲線(a)是采用示例2和4中的低溫爐退火處理來制造的反向阻斷IGBT的電流-電壓波形。曲線(b)是采用示例3和4中的閃光燈退火處理來制造的反向阻斷IGBT的電流-電壓波形。曲線(c)是采用示例5和6中的激光退火處理來制造的反向阻斷IGBT的電流-電壓波形。所有的曲線(a)、(b)和(c)示出已建立基準中的反方向上的漏電流，且其中反向阻斷IGBT是良品。激光退火的漏電流最低、閃光燈退火的漏電流次低、且低溫爐退火的漏電流最高。導(dǎo)致該事實的原因是，激光退火處理形成具有圓形倒棱配置的非貫穿V形槽的隅角部，且進一步恢復(fù)非貫穿V形槽的側(cè)面上的隔離層和背面上的P型集電層中的晶格缺陷。圖14(a)和14(b)是按照處理順序示出示例6的特征處理的截面圖?？捎^察到圖 14的示例6的步驟比圖13的示例5少兩個步驟。描述了使用YAG 2 ω激光器的情況下的示例6。但是，可選自XeF和XeCl的受激準分子激光器、全固態(tài)激光器YAG 3ω、以及半導(dǎo)體激光器的另一激光設(shè)備可被采用以用于形成并同時激活具有倒棱配置的非貫穿V形槽21b 的錐形面9d。此外，可使用受激準分子激光器和半導(dǎo)體激光器的組合、或受激準分子激光器和全固態(tài)激光器的組合而不會存在任何問題。為了形成非貫穿V形槽的隅角部的倒棱配置以及為了激活離子注入層而使用的激光照射將形成呈現(xiàn)高激活率的離子注入層，并避免由于薄的4個隅角部處的應(yīng)力集中而發(fā)生開裂或損壞，并提供具有良好的半導(dǎo)體性能的反向阻斷IGBT及其制造方法。迄今為止，對激光照射情形下的作為示例1至6的倒棱處理的方法作了描述。可通過各向同性干法蝕刻處理執(zhí)行倒棱處理。可通過使用諸如)(eF4、CF4的公知材料執(zhí)行干法蝕刻處理。
權(quán)利要求
1.一種半導(dǎo)體器件，包括第一導(dǎo)電類型的半導(dǎo)體襯底，其具有第一主面和第二主面； 第二導(dǎo)電類型的擴散層，其呈平面晶格圖案地形成在所述第一主面上； V形槽，其呈平面晶格圖案地形成在所述第二主面的一側(cè)上，所述平面晶格圖案的間距與所述擴散層的平面晶格圖案的間距相同，且所述V形槽包括與所述第二主面平行且露出所述擴散層的底面以及從所述底面豎立的錐形側(cè)面；第二導(dǎo)電類型的半導(dǎo)體層，其形成在所述第二主面上且被錐形側(cè)面包圍；以及第二導(dǎo)電類型的隔離層，其形成在所述V形槽的側(cè)面上，所述隔離層電連接所述第一主面?zhèn)壬系牡诙?dǎo)電類型的所述擴散層與所述第二主面上的第二導(dǎo)電類型的所述半導(dǎo)體層；其中所述V形槽在所述V形槽側(cè)面的隅角部與所述V形槽底面之間的交叉處附近具有倒棱配置。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述倒棱配置是曲面。
3.如權(quán)利要求2所述的半導(dǎo)體器件，其特征在于，所述倒棱配置的曲面具有至少50μ m 的曲率半徑。
4.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件是反向阻斷型絕緣柵雙極型晶體管。
5.一種制造半導(dǎo)體器件的方法，所述方法包括第一步驟，在第一導(dǎo)電類型的半導(dǎo)體襯底的第一主面上形成呈平面晶格圖案的第二導(dǎo)電類型的擴散層，所述半導(dǎo)體襯底具有(100)面的第一主面和第二主面；第二步驟，通過各向異性蝕刻處理在第二主面上形成呈平面晶格圖案的V形槽，所述平面晶格圖案的間距與所述擴散層的平面晶格圖案的間距相同，且所述V形槽包括與所述第二主面平行且露出第二導(dǎo)電類型的所述擴散層的底面以及從所述底面豎立的錐形側(cè)面；第三步驟，通過選自激光照射處理和各向同性蝕刻處理的處理在所述V形槽側(cè)面的隅角部與所述V形槽底面之間的交叉處附近形成倒棱配置；第四步驟，其為用于在所述V形槽的側(cè)面上形成第二導(dǎo)電類型的隔離層的離子注入步驟，所述隔離層的一端連接至第二導(dǎo)電類型的所述擴散層；第五步驟，其為用于在由所述V形槽的側(cè)面包圍的所述第二主面上形成第二導(dǎo)電類型的半導(dǎo)體層的離子注入步驟，所述半導(dǎo)體層連接至所述V形槽側(cè)面上的第二導(dǎo)電類型的所述隔離層的另一端；以及第六步驟，其為通過選自激光照射退火處理、低溫退火處理及閃光燈退火處理的至少一種退火處理在所述第四步驟和所述第五步驟的離子注入后進行激活的退火步驟。
6.如權(quán)利要求5所述的制造半導(dǎo)體器件的方法，其特征在于，同時執(zhí)行用于形成第二導(dǎo)電類型的所述隔離層的所述第四步驟的離子注入和用于形成第二導(dǎo)電類型的所述半導(dǎo)體層的所述第五步驟的離子注入，且在同時執(zhí)行離子注入處理后同時執(zhí)行單獨的激活處理。
7.如權(quán)利要求5所述的制造半導(dǎo)體器件的方法，其特征在于，針對用于形成第二導(dǎo)電類型的所述隔離層的所述第四步驟的離子注入后的激活處理、用于形成第二導(dǎo)電類型的所述半導(dǎo)體層的所述第五步驟的離子注入后的激活處理、以及所述第三步驟的倒棱同時執(zhí)行單個激光照射處理。
8.如權(quán)利要求7所述的制造半導(dǎo)體器件的方法，其特征在于，針對用于形成第二導(dǎo)電類型的所述隔離層的所述第四步驟的離子注入、和用于形成第二導(dǎo)電類型的所述半導(dǎo)體層的所述第五步驟的離子注入，同時執(zhí)行單獨的離子注入處理。
全文摘要
本發(fā)明的一個目的是提供半導(dǎo)體器件及其制造方法，其中可防止在半導(dǎo)體襯底上具有非貫穿V形槽的凹進部的半導(dǎo)體芯片的半導(dǎo)體性能歸因于由焊接工序中的受熱歷程造成的凹進部的隅角部處的應(yīng)力集中而降級。本發(fā)明的半導(dǎo)體器件包括n型晶片1的正面上的呈平面晶格圖案的p型擴散層31；背面?zhèn)壬系某势矫婢Ц駡D案的V形槽21b，該平面晶格圖案的間距與擴散層31的平面晶格圖案的間距相同，該V形槽21b包括與背面平行并露出p型擴散層31的底面，以及從底面豎立的錐形側(cè)面9d；由V形槽的錐形側(cè)面9d包圍的背面上的p型半導(dǎo)體層；以及形成在側(cè)面9d上、并電連接正面上的p型擴散層31和背面上的p型半導(dǎo)體層的p型隔離層4b；其中V形槽21b具有V形槽的側(cè)面隅角部與V形槽底面之間的交叉處附近的倒棱配置。
文檔編號H01L29/739GK102456729SQ201110340430
公開日2012年5月16日 申請日期2011年10月20日 優(yōu)先權(quán)日2010年10月21日
發(fā)明者中澤治雄, 原田孝仁, 福田恭平, 繁田文雄 申請人:富士電機株式會社