專利名稱：半導(dǎo)體元件及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種半導(dǎo)體元件及其制作方法，尤指一種利用非離子植入制程而可形成具有低阻抗摻雜層的半導(dǎo)體元件及其制作方法。
背景技術(shù)：
相較于非晶硅(amorphous silicon)薄膜晶體管，多晶硅(poly silicon)薄膜晶體管的多晶硅材料由于具有高電子移動(dòng)率(electrical mobility)的特性，因而具有較佳的電性表現(xiàn)。隨著低溫多晶硅(low temperature poly silicon, LTPS)制程技術(shù)不斷精進(jìn)，一些主要問題例如大面積的薄膜均勻性不佳已逐漸獲得改善。因此，目前低溫多晶硅制程亦朝著更大尺寸基板應(yīng)用上進(jìn)行發(fā)展。然而，于現(xiàn)有的低溫多晶硅制程中，一般是利用離子植入(ion implant)制程來形成摻雜層以降低薄膜晶體管中的接觸阻抗，而用來進(jìn)行離子植入制程的離子植入機(jī)要導(dǎo)入大尺寸基板制程，除了許多技術(shù)問題還需克服之外，機(jī)臺(tái)制作成本亦是另一大問題。因此，如何以其它方式來形成低阻抗的摻雜層亦為目前業(yè)界致力發(fā)展的方向之一。另外，由于低溫多晶硅具有可搭配不同導(dǎo)電類型摻雜層以組成N型薄膜晶體管或 P型薄膜晶體管的特性，因此低溫多晶硅制程一般亦可用來于一基板上同時(shí)形成N型薄膜晶體管以及P型薄膜晶體管。而于現(xiàn)有的低溫多晶硅制程中，是在同一基板上分別形成圖案化N型摻雜半導(dǎo)體層以及圖案化P型摻雜半導(dǎo)體層，因此可能會(huì)對(duì)多晶硅層造成損傷。例如，若先定義P型摻雜半導(dǎo)體層再定義N型摻雜半導(dǎo)體層，則對(duì)于N型薄膜晶體管的多晶硅層而言，會(huì)先后受到兩次蝕刻制程而會(huì)使得N型薄膜晶體管的多晶硅層受到兩次損傷，而影響到N型薄膜晶體管的元件特性。

發(fā)明內(nèi)容
本發(fā)明的目的之一在于提供一種半導(dǎo)體元件及其制作方法，以解決半導(dǎo)體層于制程中易受損傷的問題，進(jìn)而提升半導(dǎo)體元件的電性與良品率。本發(fā)明的一較佳實(shí)施例提供一種半導(dǎo)體元件，設(shè)置于一基板上，且基板包括一第一區(qū)域與一第二區(qū)域。上述半導(dǎo)體元件包括一第一薄膜晶體管元件位于第一區(qū)域內(nèi)，以及一第二薄膜晶體管元件位于第二區(qū)域內(nèi)。第一薄膜晶體管元件包括一第一半導(dǎo)體層、兩個(gè)第一摻雜層、一第一介電層、一第一柵極介電層、一第一柵極，以及一第一源極與一第一漏極。第一半導(dǎo)體層位于基板上；第一摻雜層位于第一半導(dǎo)體層上；第一介電層位于第一半導(dǎo)體層與第一摻雜層上；第一柵極介電層位于第一介電層上；第一柵極位于第一柵極介電層上；第一源極與第一漏極分別與各第一摻雜層電性連接。第二薄膜晶體管元件包括一第二半導(dǎo)體層、兩個(gè)第二摻雜層、一蝕刻停止層、一第二柵極介電層、一第二柵極，以及一第二源極與一第二漏極。第二半導(dǎo)體層位于基板上；第二摻雜層位于第二半導(dǎo)體層上；蝕刻停止層位于第二摻雜層之間并覆蓋第二摻雜層暴露出的第二半導(dǎo)體層；第二柵極介電層位于第二摻雜層與蝕刻停止層上；第二柵極位于第二柵極介電層上；第二源極與第二漏極分別與各第二摻雜層電性連接。本發(fā)明的另一較佳實(shí)施例提供一種制作半導(dǎo)體元件的方法，包括下列步驟。提供一基板，其包括一第一區(qū)域與一第二區(qū)域。于基板上形成一半導(dǎo)體層。于半導(dǎo)體層上形成一摻雜層，并對(duì)摻雜層進(jìn)行圖案化以于第一區(qū)域內(nèi)形成兩個(gè)第一摻雜層。于基板上形成一圖案化介電層，其中圖案化介電層包括一第一介電層位于第一區(qū)域的半導(dǎo)體層與第一摻雜層上，以及一蝕刻停止層位于第二區(qū)域的半導(dǎo)體層上。于半導(dǎo)體層與圖案化介電層上形成另一摻雜層。對(duì)另一摻雜層進(jìn)行圖案化以于第二區(qū)域形成兩個(gè)第二摻雜層，并一并圖案化半導(dǎo)體層以于第一區(qū)域形成一第一半導(dǎo)體層以及于第二區(qū)域形成一第二半導(dǎo)體層。于基板上形成一柵極介電層并覆蓋第二摻雜層、第一介電層與蝕刻停止層。于柵極介電層上形成一第一圖案化導(dǎo)電層，其中第一圖案化導(dǎo)電層包括一第一柵極位于第一區(qū)域的柵極介電層上，以及一第二柵極位于第二區(qū)域的柵極介電層上。于第一區(qū)域形成一第一源極與一第一漏極，分別與各第一摻雜層電性連接，以及于第二區(qū)域形成一第二源極與一第二漏極，分別與各第二摻雜層電性連接。本發(fā)明的制作半導(dǎo)體元件的方法利用第一介電層在制程中保護(hù)位于第一區(qū)域的半導(dǎo)體層免于受損，以及利用蝕刻停止層保護(hù)位于第二區(qū)域的半導(dǎo)體層于后續(xù)定義第二摻雜層之際免于受損。由于第一介電層與蝕刻停止層由同一圖案化介電層定義出，因此不會(huì)增加額外制程，而可節(jié)省成本并增加良品率。



10基板101第一區(qū)域
102第二區(qū)域12半導(dǎo)體層
121第—-半導(dǎo)體層122第二半導(dǎo)體
16摻雜層161第一摻雜層
18圖案化介電層181第一介電層
182蝕刻停止層20摻雜層
201第二摻雜層22柵極介電層
24第—-圖案化導(dǎo)電層241第一柵極
242第二柵極26層間介電層
281第—-接觸洞282第二接觸洞
30第二圖案化導(dǎo)電層301S第一源極
301D第—"■漏極302S第二源極
302D第二漏極40半導(dǎo)體元件
401第—-薄膜晶體管元件402第二薄膜晶
50半導(dǎo)體元件501第一薄膜晶
502 第二薄膜晶體管元件
61 第一保護(hù)層 63 第二保護(hù)層 65 第二電極62 第一電極64 發(fā)光層70 半導(dǎo)體元件702 第二薄膜晶體管元件261 接觸洞
701 第一薄膜晶體管元件
72 發(fā)光元件 14 退火制程
具體實(shí)施例方式為使熟習(xí)本發(fā)明所屬技術(shù)領(lǐng)域的一般技藝者能更進(jìn)一步了解本發(fā)明，下文特列舉本發(fā)明的較佳實(shí)施例，并配合所附圖式，詳細(xì)說明本發(fā)明的構(gòu)成內(nèi)容及所欲達(dá)成的功效。請(qǐng)參考圖1至圖6。圖1至圖6繪示了本發(fā)明的一第一較佳實(shí)施例的制作半導(dǎo)體元件的方法示意圖。如圖1所示，首先提供一基板10，基板10可為一透明基板例如一玻璃基板、一塑料基板或一石英基板，但不以此為限?；?0包括一第一區(qū)域101與一第二區(qū)域 102。接著，于基板10上形成一半導(dǎo)體層12。隨后，于半導(dǎo)體層12上形成一摻雜層16。在本實(shí)施例中，半導(dǎo)體層12可為一非晶硅層，因此可進(jìn)行一退火制程14將半導(dǎo)體層12由非晶硅層改質(zhì)為一多晶硅層。退火制程14可為一激光處理制程，但不以此為限。例如，退火制程14亦可為一熱處理制程。在本實(shí)施例中，摻雜層16為一 P型摻雜半導(dǎo)體層，但不以此為限。摻雜層16可利用一非離子植入制程例如化學(xué)氣相沉積制程、物理氣相沉積(physical vapor deposition)制程或涂布(spin-on)制程等，并一并將P型摻雜半導(dǎo)體層例如硼或其含硼的化合物混入的方式加以形成，但并不以此為限。于形成摻雜層16之后，可進(jìn)行一退火制程14，例如一激光處理制程，用以降低摻雜層16的阻值。另外，用以將半導(dǎo)體層12由非晶硅層改質(zhì)為多晶硅層的退火制程14亦可與用以降低摻雜層16的阻值的退火制程14 整合，換言之，可于形成摻雜層16之后進(jìn)行一次退火制程14，同時(shí)將半導(dǎo)體層12由非晶硅層改質(zhì)為多晶硅層，并一并降低摻雜層16的阻值。此外，半導(dǎo)體層12的材質(zhì)并不以非晶硅為限，而亦可為其它半導(dǎo)體材質(zhì)。如圖2所示，接著，并對(duì)摻雜層16進(jìn)行圖案化，例如利用微影暨蝕刻技術(shù)，以于第一區(qū)域101內(nèi)形成兩個(gè)第一摻雜層161。在本實(shí)施例中，第一摻雜層161為P型摻雜半導(dǎo)體層。如圖3所示，隨后于基板10與第一摻雜層161上形成一圖案化介電層18。圖案化介電層18包括一第一介電層181位于第一區(qū)域101的半導(dǎo)體層12與第一摻雜層161上，以及一蝕刻停止層182位于第二區(qū)域102的半導(dǎo)體層12上。第一介電層181可與后續(xù)形成的第一柵極介電層(圖未示)共同作為柵極介電層之用，并可在制程中保護(hù)位于第一區(qū)域101 的半導(dǎo)體層12免于在后續(xù)制程受損，而蝕刻停止層182作為蝕刻停止層，其可保護(hù)位于第二區(qū)域102的半導(dǎo)體層12于后續(xù)定義第二摻雜層之際受損。由于第一介電層181與蝕刻停止層182由同一圖案化介電層18所構(gòu)成，因此不會(huì)增加額外制程。圖案化介電層18的材料可為各式介電材料，例如氧化硅、氮化硅或氮氧化硅等，但不以此為限。此外，圖案化介電層18可為單層介電結(jié)構(gòu)或復(fù)合層介電結(jié)構(gòu)。如圖4所示，接著于半導(dǎo)體層12與圖案化介電層18上形成另一摻雜層20。在本實(shí)施例中，摻雜層20為一 N型摻雜半導(dǎo)體層，但不以此為限。摻雜層20可利用一非離子植入制程例如化學(xué)氣相沉積制程、物理氣相沉積制程或涂布制程等，并一并將N型摻雜半導(dǎo)體層例如磷或其它含磷的化合物混入的方式加以形成，但并不以此為限。另外，于形成摻雜層20之后，可進(jìn)一步進(jìn)行一退火制程14，例如一激光處理制程，用以降低摻雜層20的阻值。 另外，用以將半導(dǎo)體層12由非晶硅層改質(zhì)為多晶硅層的退火制程14與用以降低摻雜層16 的阻值的退火制程14亦可與用以降低摻雜層20的阻值的退火制程14整合，換言之，可于形成摻雜層20之后進(jìn)行一次退火制程14，同時(shí)將半導(dǎo)體層12由非晶硅層改質(zhì)為多晶硅層， 并一并降低摻雜層16與摻雜層20的阻值。如圖5所示，接著對(duì)摻雜層20進(jìn)行圖案化，例如利用微影暨蝕刻技術(shù)，在摻雜層20上形成一光阻圖案(圖未示)并蝕刻摻雜層20，以于第二區(qū)域102形成兩個(gè)第二摻雜層201。在本實(shí)施例中，蝕刻停止層182位于兩個(gè)第二摻雜層201之間，且第二摻雜層201可覆蓋部分的蝕刻停止層182，但不以此為限。例如，第二摻雜層201亦可分別位于蝕刻停止層182的兩側(cè)而不覆蓋蝕刻停止層182。第二摻雜層201 為N型摻雜半導(dǎo)體層。由于蝕刻停止層182覆蓋于第二區(qū)域102的半導(dǎo)體層12上，因此位于第二區(qū)域102的半導(dǎo)體層12不會(huì)在圖案化摻雜層20時(shí)受到損傷。隨后，將光阻圖案移除。如圖6所示，接著可利用第二摻雜層201、蝕刻停止層182與第一介電層181作為蝕刻屏蔽，對(duì)半導(dǎo)體層12進(jìn)行圖案化以于第一區(qū)域101形成一第一半導(dǎo)體層121以及于第二區(qū)域102形成一第二半導(dǎo)體層122。對(duì)半導(dǎo)體層12進(jìn)行圖案化的方法并不以上述方式為限，例如在另一變化實(shí)施例中，亦可先不移除用來定義摻擁層20的光阻圖案，而待半導(dǎo)體層12進(jìn)行圖案化之后再移除光阻圖案，藉此可保護(hù)第二摻雜層201免于在對(duì)半導(dǎo)體層12 進(jìn)行蝕刻時(shí)受損。如圖7所示，隨后于基板10上形成一柵極介電層22并覆蓋第二摻雜層 201、第一介電層181與蝕刻停止層182。柵極介電層22的材料可為各式介電材料，例如氧化硅、氮化硅或氮氧化硅等，但不以此為限。此外，柵極介電層22可為單層介電結(jié)構(gòu)或復(fù)合層介電結(jié)構(gòu)。之后，于柵極介電層22上形成一第一圖案化導(dǎo)電層M，其中第一圖案化導(dǎo)電層M包括一第一柵極241位于第一區(qū)域101的柵極介電層22上，以及一第二柵極242位于第二區(qū)域102的柵極介電層22上。第一圖案化導(dǎo)電層M的材質(zhì)可為金屬，但不以此為限而可為其它導(dǎo)電材質(zhì)。如圖8所示，接著于柵極介電層22、第一柵極241與第二柵極242上形成至少一層間介電層(inter-layered dielectric，ILD) 26。層間介電層沈的材料可為各式介電材料，例如氧化硅、氮化硅或氮氧化硅等，但不以此為限。隨后，于第一區(qū)域101的層間介電層 26、柵極介電層22與第一介電層181中形成多個(gè)第一接觸洞觀1，以分別部分暴露出各第一摻雜層161 ；以及于第二區(qū)域102的層間介電層沈與柵極介電層22中形成多個(gè)第二接觸洞觀2，以分別部分暴露出各第二摻雜層201。之后，于層間介電層沈上形成一第二圖案化導(dǎo)電層30。第二圖案化導(dǎo)電層30包括一第一源極301S與一第一漏極301D，位于第一區(qū)域 101的層間介電層沈上并分別與各第一摻雜層161電性連接，以及一第二源極302S與一第二漏極302D，位于第二區(qū)域102的層間介電層沈上并分別與各第二摻雜層201電性連接。 第一源極301S、第一漏極301D、第二源極302S與第二漏極302D的材質(zhì)可為金屬，但不以此為限而可為其它導(dǎo)電材質(zhì)。藉由上述步驟，即可制作出本實(shí)施例的半導(dǎo)體元件40，其中位于第一區(qū)域101內(nèi)的第一半導(dǎo)體層121、第一摻雜層161、第一介電層181、柵極介電層22與層間介電層沈、第一源極301S與第一漏極301D構(gòu)成一第一薄膜晶體管元件401，而位于第二區(qū)域102內(nèi)的第二半導(dǎo)體層122、蝕刻停止層182、第二摻雜層201、柵極介電層22、第二柵極M2、層間介電層沈、第二源極302S與第二漏極302D構(gòu)成一第二薄膜晶體管元件402。本發(fā)明的半導(dǎo)體元件及其制作方法并不以上述實(shí)施例為限。下文將依序介紹本發(fā)明的其它較佳實(shí)施例的半導(dǎo)體元件及其制作方法，且為了便于比較各實(shí)施例的相異處并簡(jiǎn)化說明，在下文的各實(shí)施例中使用相同的符號(hào)標(biāo)注相同的元件，且主要針對(duì)各實(shí)施例的相異處進(jìn)行說明，而不再對(duì)重復(fù)部分進(jìn)行贅述。請(qǐng)參考圖9，并一并參考圖1至圖8。圖9繪示了本發(fā)明的一第二較佳實(shí)施例的制作半導(dǎo)體元件的方法示意圖。如圖9所示，不同于前述實(shí)施例，在本實(shí)施例中，第一薄膜晶體管元件501的第一柵極241與第二薄膜晶體管元件502的第二柵極M2電性連接，且第一源極301S與第二漏極302D電性連接。因此，本實(shí)施例的半導(dǎo)體元件50可為一互補(bǔ)式金屬氧化半導(dǎo)體元件(CMOS)，但不以此為限。第一柵極241與第二柵極242可直接電性相連或利用其它導(dǎo)電層以橋接方式電性連接。同理，第一源極301S與第二漏極302D亦可直接電性連接或利用其它導(dǎo)電層以橋接方式電性連接。本實(shí)施例的半導(dǎo)體元件50可應(yīng)用在有機(jī)電激發(fā)光面板的周邊電路中，但不以此為限。請(qǐng)參考圖10與圖11，并一并參考圖1至圖8。圖10與圖11繪示了本發(fā)明的一第三較佳實(shí)施例的制作半導(dǎo)體元件的方法示意圖。如圖10所示，在本實(shí)施例中，第一柵極 241與第二漏極302D電性連接，例如第二漏極302D可通過層間介電層沈的接觸洞261與第一柵極Ml電性連接。接著，于層間介電層26、第一源極301S、第一漏極301D、第二源極 302S與第二漏極302D上形成一第一保護(hù)層61，且第一保護(hù)層61至少部分暴露出第一漏極 301D。隨后，于第一保護(hù)層61上形成一第一電極62，并使第一電極62與暴露出的第一漏極 30ID電性連接。如圖11所示，隨后，再于第一保護(hù)層61與第一電極62上形成一第二保護(hù)層63，且第二保護(hù)層63至少部分暴露出第一電極62。接著，再依續(xù)于第二保護(hù)層63暴露出的第一電極62上形成一發(fā)光層64與一第二電極65，以制作出本實(shí)施例的半導(dǎo)體元件70。本實(shí)施例的半導(dǎo)體元件70可應(yīng)用在有機(jī)電激發(fā)光面板的像素結(jié)構(gòu)中，其中第一薄膜晶體管元件 701可作為一驅(qū)動(dòng)薄膜晶體管元件，第二薄膜晶體管元件702可作為一開關(guān)薄膜晶體管元件，而第一電極62、發(fā)光層64與第二電極65則形成一發(fā)光元件72，但不以此為限。另外， 在本實(shí)施例中，第一電極62為一陽極，而第二電極65可為一陰極，但不以此為限。綜上所述，本發(fā)明的制作半導(dǎo)體元件的方法利用非離子布植制程形成摻雜層，因此可應(yīng)用在大尺寸的顯示面板上，且利用退火制程可有效降低摻雜層的阻值，進(jìn)而提升半導(dǎo)體元件的電性。另外，本發(fā)明的半導(dǎo)體元件的第一介電層在制程中可保護(hù)位于第一區(qū)域的半導(dǎo)體層免于受損，而半導(dǎo)體元件的蝕刻停止層可保護(hù)位于第二區(qū)域的半導(dǎo)體層于后續(xù)定義第二摻雜層之時(shí)免于受損。第一介電層與蝕刻停止層由同一圖案化介電層定義出，因此不會(huì)增加額外制程，而可節(jié)省成本并增加良品率。以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明申請(qǐng)專利范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種半導(dǎo)體元件，設(shè)置于一基板上，該基板包括一第一區(qū)域與一第二區(qū)域，其特征在于，該半導(dǎo)體元件包括一第一薄膜晶體管元件，位于該第一區(qū)域內(nèi)，該第一薄膜晶體管元件包括一第一半導(dǎo)體層，位于該基板上；兩個(gè)第一摻雜層，位于該第一半導(dǎo)體層上；一第一介電層，位于該第一半導(dǎo)體層與所述第一摻雜層上；一第一柵極介電層，位于該第一介電層上；一第一柵極，位于該第一柵極介電層上；以及一第一源極與一第一漏極，分別與各該第一摻雜層電性連接；以及一第二薄膜晶體管元件，位于該第二區(qū)域內(nèi)，該第二薄膜晶體管元件包括一第二半導(dǎo)體層，位于該基板上；兩個(gè)第二摻雜層，位于該第二半導(dǎo)體層上；一蝕刻停止層，位于所述第二摻雜層之間并覆蓋所述第二摻雜層暴露出的該第二半導(dǎo)體層；一第二柵極介電層，位于所述第二摻雜層與該蝕刻停止層上；一第二柵極，位于該第二柵極介電層上；以及一第二源極與一第二漏極，分別與各該第二摻雜層電性連接。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于，所述第一摻雜層包括P型摻雜半導(dǎo)體層，且所述第二摻雜層包括N型摻雜半導(dǎo)體層。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于，所述第一摻雜層與所述第二摻雜層包括非離子植入摻雜層。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于，該第一半導(dǎo)體層與該第二半導(dǎo)體層包括多晶硅層。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于，該第一介電層與該蝕刻停止層由同一圖案化介電層所構(gòu)成。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于，另包括至少一層間介電層，位于該第一柵極介電層、該第二柵極介電層、該第一柵極與該第二柵極上。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體元件，其特征在于，該至少一層間介電層、該第一柵極介電層與該第一介電層還包括多個(gè)第一接觸洞，分別部分暴露出各該第一摻雜層，且該第一源極與該第一漏極位于該層間介電層上并通過所述第一接觸洞而分別與各該第一摻雜層電性連接，而該至少一層間介電層與該第二柵極介電層還包括多個(gè)第二接觸洞，分別部分暴露出各該第二摻雜層，且該第二源極與該第二漏極位于該層間介電層上，并通過所述第二接觸洞而分別與各該第二摻雜層電性連接。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于，該蝕刻停止層位于該第二半導(dǎo)體層上，而所述第二摻雜層位于該第二半導(dǎo)體層上并部分覆蓋該蝕刻停止層。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于，該第一源極與該第二漏極電性連接，且該第一柵極與該第二柵極電性連接。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于，該第一柵極與該第二漏極電性連接。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體元件，其特征在于，另包括一發(fā)光元件，其中該發(fā)光元件包括一第一電極、一發(fā)光層與一第二電極，且該第一電極與該第一薄膜晶體管元件的該第一漏極電性連接。
12.—種制作半導(dǎo)體元件的方法，其特征在于，包括提供一基板，該基板包括一第一區(qū)域與一第二區(qū)域；于該基板上形成一半導(dǎo)體層；于該半導(dǎo)體層上形成一摻雜層，并對(duì)該摻雜層進(jìn)行圖案化以于該第一區(qū)域內(nèi)形成兩個(gè)第一摻雜層；于該基板上形成一圖案化介電層，其中該圖案化介電層包括一第一介電層位于該第一區(qū)域的該半導(dǎo)體層與所述第一摻雜層上，以及一蝕刻停止層位于該第二區(qū)域的該半導(dǎo)體層上；于該半導(dǎo)體層與該圖案化介電層上形成另一摻雜層；對(duì)該另一摻雜層進(jìn)行圖案化以于該第二區(qū)域形成兩個(gè)第二摻雜層，并圖案化該半導(dǎo)體層以于該第一區(qū)域形成一第一半導(dǎo)體層以及于該第二區(qū)域形成一第二半導(dǎo)體層；于該基板上形成一柵極介電層并覆蓋所述第二摻雜層、該第一介電層與該蝕刻停止層；于該柵極介電層上形成一第一圖案化導(dǎo)電層，其中該第一圖案化導(dǎo)電層包括一第一柵極位于該第一區(qū)域的該柵極介電層上，以及一第二柵極位于該第二區(qū)域的該柵極介電層上；以及于該第一區(qū)域形成一第一源極與一第一漏極，分別與各該第一摻雜層電性連接，以及于該第二區(qū)域形成一第二源極與一第二漏極，分別與各該第二摻雜層電性連接。
13.根據(jù)權(quán)利要求12所述的制作半導(dǎo)體元件的方法，其特征在于，所述第一摻雜層與所述第二摻雜層由非離子布植方式形成。
14.根據(jù)權(quán)利要求13所述的制作半導(dǎo)體元件的方法，其特征在于，還包括對(duì)所述第一摻雜層、所述第二摻雜層與該半導(dǎo)體層進(jìn)行至少一退火制程。
15.根據(jù)權(quán)利要求14所述的制作半導(dǎo)體元件的方法，其特征在于，該退火制程將該半導(dǎo)體層由一非晶硅層改質(zhì)為一多晶硅層。
16.根據(jù)權(quán)利要求12所述的制作半導(dǎo)體元件的方法，其特征在于，所述第一摻雜層包括P型摻雜半導(dǎo)體層，且所述第二摻雜層包括N型摻雜半導(dǎo)體層。
17.根據(jù)權(quán)利要求12所述的制作半導(dǎo)體元件的方法，其特征在于，另包括于形成該第一源極、該第一漏極、該第二源極與該第二漏極之前，于該柵極介電層、該第一柵極與該第二柵極上形成至少一層間介電層；于該第一區(qū)域的該層間介電層、該柵極介電層與該第一介電層中形成多個(gè)第一接觸洞，以分別部分暴露出各該第一摻雜層；以及于該第二區(qū)域的該層間介電層與該柵極介電層中形成多個(gè)第二接觸洞，以分別部分暴露出各該第二摻雜層；其中該第一源極與該第一漏極分別經(jīng)由所述第一接觸洞與所述第一摻雜層電性連接， 且該第二源極與該第二漏極分別經(jīng)由所述第二接觸洞與所述第二摻雜層電性連接。
18.根據(jù)權(quán)利要求17所述的制作半導(dǎo)體元件的方法，其特征在于，另包括形成一發(fā)光元件，其中該發(fā)光元件包括一第一電極、一發(fā)光層與一第二電極，且該第一電極與該第一漏極電性連接。
19.根據(jù)權(quán)利要求12所述的制作半導(dǎo)體元件的方法，其特征在于，還包括使所述第一源極與該第二漏極電性連接，以及使該第一柵極與該第二柵極電性連接。
20.根據(jù)權(quán)利要求12所述的制作半導(dǎo)體元件的方法，其特征在于，還包括使該第一柵極與所述第二漏極電性連接。
全文摘要
本發(fā)明提供一種半導(dǎo)體元件及其制作方法。本發(fā)明的制作半導(dǎo)體元件的方法利用非離子布植制程形成摻雜層，因此可應(yīng)用在大尺寸的顯示面板上，且利用退火制程可有效降低摻雜層的阻值，進(jìn)而提升半導(dǎo)體元件的電性。另外，半導(dǎo)體元件的第一介電層可在制程中保護(hù)位于第一區(qū)域的半導(dǎo)體層免于受損，而半導(dǎo)體元件的蝕刻停止層可保護(hù)位于第二區(qū)域的半導(dǎo)體層免于在后續(xù)定義第二摻雜層之際受損。第一介電層與蝕刻停止層由同一圖案化介電層定義出，因此不會(huì)增加額外制程，而可節(jié)省成本并增加良品率。
文檔編號(hào)H01L21/77GK102403313SQ201110342890
公開日2012年4月4日 申請(qǐng)日期2011年10月25日 優(yōu)先權(quán)日2011年8月26日
發(fā)明者翁守朋 申請(qǐng)人:友達(dá)光電股份有限公司