專利名稱：Mos器件閂鎖效應的監(jiān)測結構的制作方法
技術領域：
本發(fā)明涉及半導體測試技術，特別涉及MOS器件閂鎖效應的監(jiān)測結構。
背景技術：
隨著半導體工藝的發(fā)展，芯片面積越做越小，這使得MOS器件閂鎖效應越容易發(fā)生。設計一個盡可能小的距離來減小MOS器件芯片面積，同時又要確保此距離MOS器件不易發(fā)生閂鎖效應足夠安全已成為業(yè)界一個難題。傳統(tǒng)的MOS器件閂鎖效應監(jiān)測結構如圖1、圖2所示。圖1所示的MOS器件閂鎖效應監(jiān)測結構，包括相鄰的一個N阱、一個P講，所述N阱位于所述P阱的左邊，所述N阱中左部形成有N+有源區(qū)，右部形成有P+有源區(qū)，所述P阱中左部形成有N+有源區(qū)，右部形成有P+有源區(qū)，所述N阱中的P+有源區(qū)到所述P阱中的N+有源區(qū)的距離為A，所述P阱中的N+有源區(qū)同P+有源區(qū)間的距離為B。測試時，所述N阱中的N+有源區(qū)接電源，P+有源區(qū)接灌電流，所述P阱中的N+有源區(qū)、P+有源區(qū)均接地，改變灌電流大小，使電源與地之間的閂鎖結構被觸發(fā)(通過電源與地之間電壓電流等數(shù)值變化判斷)，從而確定各種工藝平臺制造的各種A、B的閂鎖效應監(jiān)測結構的觸發(fā)灌電流大小。圖2所示的MOS器件閂鎖效應監(jiān)測結構，包括相鄰的一個P阱、一個N阱，所述P阱位于所述N阱的左邊，所述P阱中左部形成有P+有源區(qū)，右部形成有N+有源區(qū)，所述N阱中左部形成有P+有源區(qū)，右部形成有N+有源區(qū)，所述P阱中的N+有源區(qū)到所述N阱中的P+有源區(qū)的距離為A，所述N阱中的P+有源區(qū)同N+有源區(qū)間的距離為B。測試時，所述P阱中的P+有源區(qū)接地電位，N+有源區(qū)接抽電流，所述N阱中的P+有源區(qū)、N+有源區(qū)均接電源，改變抽電流大小，使電源與地之間的閂鎖結構被觸發(fā)(通過電源與地之間電壓電流等數(shù)值變化判斷)，從而確定各種工藝平臺制造的各種A、B的閂鎖效應監(jiān)測結構的觸發(fā)抽電流大小，通過比較不同工藝平臺制造的相同A、B的閂鎖效應監(jiān)測結構的觸發(fā)灌(或抽)電流大小，可以判斷哪種工藝平臺更容易發(fā)生閂鎖效應。傳統(tǒng)的MOS器件閂鎖效應監(jiān)測結構，雖然結構簡單，但首先只能做定性的分析，而不能定量的給出實際的MOS器件輸入輸出區(qū)域到內部電路安全距離。并且傳統(tǒng)的MOS器件閂鎖效應監(jiān)測結構與實際MOS器件電路還有著很大區(qū)別。以灌電流的圖示為例，實際MOS器件電路中，在接地的P阱邊上還可能存在其它接電源的N阱，此N阱也可能受空穴注入影響而拉低電位，并與P阱中的NP發(fā)生閂鎖，而此傳統(tǒng)的MOS器件閂鎖效應監(jiān)測結構并沒有考慮這種情況。

發(fā)明內容
本發(fā)明要解決的技術問題是提供一種MOS器件閂鎖效應的監(jiān)測結構，能定量的給出實際的MOS器件輸入輸出區(qū)域到內部電路安全距離。
為解決上述技術問題，本發(fā)明提供的一種MOS器件閂鎖效應的監(jiān)測結構，包括從左到右依次相鄰接的模擬輸入輸出區(qū)域、模擬防護環(huán)區(qū)域、模擬內部電路區(qū)域；所述模擬輸入輸出區(qū)域，為一個N阱，所述輸入輸出區(qū)域N阱左部中形成有一 N+有源區(qū)，右部中形成有一 P+有源區(qū)；所述模擬防護環(huán)區(qū)域，包括從左到右依次相鄰接的一個P阱、一個N阱，所述防護環(huán)區(qū)域P阱中形成有一 P+有源區(qū)，所述防護環(huán)區(qū)域N阱中形成有一 N+有源區(qū)；所述模擬內部電路區(qū)域，包括一個P阱和多個N阱；模擬內部電路區(qū)域的所述多個N阱嵌在模擬內部電路區(qū)域的所述P阱間；模擬內部電路區(qū)域的所述多個N阱中的每個N阱中分別形成有一對有源區(qū)，模擬內部電路區(qū)域的所述多個N阱中的每個N阱上方或下方的P阱中分別形成有一對有源區(qū)，每對有源區(qū)由一N+有源區(qū)和一 P+有源區(qū)組成，模擬內部電路區(qū)域的各個N阱中的各對有源區(qū)的同型有源區(qū)同在左側或同在右側，模擬內部電路區(qū)域的P阱中的各對有源區(qū)的同型有源區(qū)同在左側或同在右側。較佳的，模擬內部電路區(qū)域的所述多個N阱中的各對有源區(qū)的N+有源區(qū)同P+有源區(qū)間的左右位置關系，同模擬內部電路區(qū)域P阱中的各對有源區(qū)的N+有源區(qū)同P+有源區(qū)間的左右位置關系相反。較佳的，模擬內部電路區(qū)域的各個N阱中的各對有源區(qū)的N+有源區(qū)同在右側，P+有源區(qū)同在左側，模擬內部電路區(qū)域的P阱中的各對有源區(qū)的N+有源區(qū)同在左側，P+有源區(qū)同在右側。較佳的，模擬內部電路區(qū)域的所述每一個N阱的一對有源區(qū)同位于其上方或下方的P阱中的一對有源區(qū)組成一個內部電路單元，同一個內部電路單元中的兩對有源區(qū)的N+有源區(qū)同P+有源區(qū)間的距離相等。較佳的，至少有兩個內部電路單元到所述模擬輸入輸出區(qū)域N阱的距離相等。較佳的，到所述模擬輸入輸出區(qū)域N阱的距離相等的內部電路單元，不同的內部電路單元中的一對有源區(qū)的N+有源區(qū)同P+有源區(qū)間的距離不相同。較佳的，其中至少有兩個內部電路單元到所述模擬輸入輸出區(qū)域N阱的距離不相
坐寸ο為解決上述技術問題，本發(fā)明提供的另一種MOS器件閂鎖效應的監(jiān)測結構，包括從左到右依次相鄰接的模擬輸入輸出區(qū)域、模擬防護環(huán)區(qū)域、模擬內部電路區(qū)域；所述模擬輸入輸出區(qū)域，為一個P阱，所述輸入輸出區(qū)域P阱左部中形成有一 P+有源區(qū)，右部中形成有一 N+有源區(qū)；所述模擬防護環(huán)區(qū)域，包括從左到右依次相鄰接的一個P阱、一個N阱，所述防護環(huán)區(qū)域P阱中形成有一 P+有源區(qū)，所述防護環(huán)區(qū)域N阱中形成有一 N+有源區(qū)；所述模擬內部電路區(qū)域，包括一個P阱和多個N阱；模擬內部電路區(qū)域的所述多個N阱嵌在模擬內部電路區(qū)域的所述P阱間；模擬內部電路區(qū)域的所述多個N阱中的每個N阱中分別形成有一對有源區(qū)，模擬內部電路區(qū)域的所述多個N阱中的每個N阱上方或下方的P阱中分別形成有一對有源區(qū)，每對有源區(qū)由一N+有源區(qū)和一 P+有源區(qū)組成，模擬內部電路區(qū)域的各個N阱中的各對有源區(qū)的同型有源區(qū)同在左側或同在右側，模擬內部電路區(qū)域的P阱中的各對有源區(qū)的同型有源區(qū)同在左側或同在右側。較佳的，模擬內部電路區(qū)域的所述多個N阱中的各對有源區(qū)的N+有源區(qū)同P+有源區(qū)間的左右位置關系，同模擬內部電路區(qū)域P阱中的各對有源區(qū)的N+有源區(qū)同P+有源區(qū)間的左右位置關系相反。較佳的，模擬內部電路區(qū)域的各個N阱中的各對有源區(qū)的N+有源區(qū)同在右側，P+有源區(qū)同在左側，模擬內部電路區(qū)域的P阱中的各對有源區(qū)的N+有源區(qū)同在左側，P+有源區(qū)同在右側。較佳的，模擬內部電路區(qū)域的所述每一個N阱的一對有源區(qū)同位于其上方或下方的P阱中的一對有源區(qū)組成一個內部電路單元，同一個內部電路單元中的兩對有源區(qū)的N+有源區(qū)同P+有源區(qū)間的距離相等。較佳的，至少有兩個內部電路單元到所述模擬輸入輸出區(qū)域P阱的距離相等。較佳的，到所述模擬輸入輸出區(qū)域P阱的距離相等的內部電路單元，不同的內部電路單元中的一對有源區(qū)的N+有源區(qū)同P+有源區(qū)間的距離不相同。較佳的，其中至少有兩個內部電路單元到所述模擬輸入輸出區(qū)域P阱的距離不相
坐寸ο本發(fā)明的MOS器件閂鎖效應的監(jiān)測結構，通過設計不同的所述模擬輸入輸出區(qū)域到模擬內部電路區(qū)域各內部電路單元的距離，來定量測試出可有效防止閂鎖效應發(fā)生所需的輸入輸出端口到內部電路的距離，并可通過設計不同的模擬內部電路區(qū)域中各內部電路單元同一對有源區(qū)中P+有源區(qū)到N+有源區(qū)的距離，來測出內部電路每相隔多少距離就需要插入P阱與N阱的接出端，以控制電位避免閂鎖效應的發(fā)生，這樣即可以避免閂鎖效應的發(fā)生，也能盡可能縮小芯片面積。本發(fā)明的MOS器件閂鎖效應的監(jiān)測結構在測試時，模擬內部電路區(qū)域的各結構，并考慮到內部電路區(qū)域中在接地的P阱邊上還可能存在其它接電源的N阱的情況，每次只接一個內部電路單元的電源和地，不同內部電路單元需分別測試。


為了更清楚地說明本申請或現(xiàn)有技術中的技術方案，下面將對本申請或現(xiàn)有技術描述中所需要使用的附圖作簡單的介紹，顯而易見地，下面描述中的附圖僅僅是本申請的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其它的附圖。圖1為傳統(tǒng)的一種MOS器件閂鎖效應監(jiān)測結構示意圖；圖2為傳統(tǒng)的另一種MOS器件閂鎖效應監(jiān)測結構示意圖；圖3為本發(fā)明的MOS器件閂鎖效應的監(jiān)測結構實施例一示意圖；圖4為本發(fā)明的MOS器件閂鎖效應的監(jiān)測結構實施例二示意圖。
具體實施例方式下面將結合本申請中的附圖，對本申請中的技術方案進行清楚、完整的描述，顯然，所描述的實施例是本申請的一部分實施例，而不是全部的實施例?；诒旧暾堉械膶嵤├?，本領域普通技術人員在沒有做出創(chuàng)造性勞動的前提下所獲得的所有其它實施例，都屬于本申請保護的范圍。
實施例一MOS器件閂鎖效應的監(jiān)測結構如圖3所示，包括從左到右依次相鄰接的模擬輸入輸出區(qū)域、模擬防護環(huán)區(qū)域、模擬內部電路區(qū)域。所述模擬輸入輸出區(qū)域，為一個N阱，所述輸入輸出區(qū)域N阱左部中形成有一 N+有源區(qū)，右部中形成有一 P+有源區(qū)；所述模擬防護環(huán)區(qū)域，包括從左到右依次相鄰接的一個P阱、一個N阱，所述防護環(huán)區(qū)域P阱中形成有一 P+有源區(qū)，所述防護環(huán)區(qū)域N阱中形成有一 N+有源區(qū)；所述模擬內部電路區(qū)域，包括一個P阱和多個N阱，模擬內部電路區(qū)域的所述多個N阱嵌在模擬內部電路區(qū)域的所述P阱間；模擬內部電路區(qū)域的所述多個N阱中的每個N阱中分別形成有一對有源區(qū)；模擬內部電路區(qū)域的所述多個N阱中的每個N阱上方或下方相毗鄰的P阱中分別形成有一對有源區(qū)，每對有源區(qū)由一 N+有源區(qū)和一 P+有源區(qū)組成，模擬內部電路區(qū)域的各個N阱中的各對有源區(qū)的同型有源區(qū)同在左側或同在右側，模擬內部電路區(qū)域的P阱中的各對有源區(qū)的同型有源區(qū)同在左側或同在右側，較佳的，模擬內部電路區(qū)域的所述多個N阱中的各對有源區(qū)的N+有源區(qū)同P+有源區(qū)間的左右位置關系，同模擬內部電路區(qū)域P阱中的各對有源區(qū)的N+有源區(qū)同P+有源區(qū)間的左右位置關系相反，圖3中，模擬內部電路區(qū)域的各個N阱中的各對有源區(qū)的N+有源區(qū)同在右側，P+有源區(qū)同在左偵牝模擬內部電路區(qū)域的P阱中的各對有源區(qū)的N+有源區(qū)同在左側，P+有源區(qū)同在右側；模擬內部電路區(qū)域的所述每一個N阱的一對有源區(qū)同毗鄰于其上方或下方的P阱中的一對有源區(qū)組成一個內部電路單元，同一個內部電路單元中的兩對有源區(qū)中的N+有源區(qū)同P+有源區(qū)間的距離相等；其中至少有兩個內部電路單元到所述模擬輸入輸出區(qū)域N阱的距離相等，到所述模擬輸入輸出區(qū)域N阱的距離相等的內部電路單元，不同的內部電路單元中的一對有源區(qū)的N+有源區(qū)同P+有源區(qū)間的距離不同，圖3中，點畫線框中的模擬內部電路區(qū)域P阱中的兩個內部電路單元到所述模擬輸入輸出區(qū)域N阱的距離相等，同為Al，點畫線框中的兩個到所述模擬輸入輸出區(qū)域N阱的距離相等的內部電路單元，其中一個內部電路單元的一對有源區(qū)的N+有源區(qū)同P+有源區(qū)間的距離為BI，另一個內部電路單元的一對有源區(qū)的N+有源區(qū)同P+有源區(qū)間的距離為B2 ；其中至少有兩個內部電路單元到所述模擬輸入輸出區(qū)域N阱的距離不相等，圖3中，點線框中的兩個內部電路單元到所述模擬輸入輸出區(qū)域N阱的距離不相等，其中一個內部電路單元到所述模擬輸入輸出區(qū)域N阱的距離為Al，另一個內部電路單元到所述模擬輸入輸出區(qū)域N阱的距離為A2。實施例一的MOS器件閂鎖效應的監(jiān)測結構進行閂鎖效應測試時，左側模擬輸入輸出區(qū)域的N型阱的N+有源區(qū)接到電源電位，P+有源區(qū)接到輸入輸出端，防護環(huán)區(qū)域P阱中的P+有源區(qū)接到地電位，防護環(huán)區(qū)域N阱中的N+有源區(qū)接到電源電位，模擬內部電路區(qū)域中任取一個內部電路單元，將該內部電路單元P阱中的一對有源區(qū)接地電位，N阱中的一對有源區(qū)接電源電位。模擬輸入輸出區(qū)域的P+有源區(qū)接到輸入輸出端被灌入電流，防護環(huán)區(qū)域N阱中的N+有源區(qū)接到電源電位會吸收其中大部分的電子電流，少量電子電流會進入右側的模擬內部電路區(qū)域從而拉低防護環(huán)區(qū)域N阱電位，并可能觸發(fā)模擬內部電路區(qū)域中的該內部電路單元的接地的一對有源區(qū)及與接電源的一對有源區(qū)之間的閂鎖效應，通過設定不同的內部電路單元到所述模擬輸入輸出區(qū)域N阱的距離(如圖3中A1，A2)的值，就可以找到防止內部電路閂鎖效應發(fā)生的安全距離。模擬輸入輸出區(qū)域的P+有源區(qū)所接灌電流根據(jù)實際對閂鎖能力的需求可選擇從100 900mA，當模擬輸入輸出區(qū)域的P+有源區(qū)處灌入的電流使得內部電路所選取的那個內部電路單元的電源和地之間電流增大且撤去此灌電流也無法恢復時，則認為閂鎖效應發(fā)生。此外通過設定內部電路區(qū)域P阱、N阱中的各對有源區(qū)中的N+有源區(qū)同P+有源區(qū)間的距離(如圖3中B1，B2)的值，可以測出內部電路每相隔多少距離就需要插入P阱與N阱的接出端以避免閂鎖效應的發(fā)生。實施例二MOS器件閂鎖效應的監(jiān)測結構如圖4所示，包括從左到右依次相鄰接的模擬輸入輸出區(qū)域、模擬防護環(huán)區(qū)域、模擬內部電路區(qū)域。所述模擬輸入輸出區(qū)域，為一個P阱，所述輸入輸出區(qū)域P阱左部中形成有一 P+有源區(qū)，右部中形成有一 N+有源區(qū)；所述模擬防護環(huán)區(qū)域，包括從左到右依次相鄰接的一個P阱、一個N阱，所述防護環(huán)區(qū)域P阱中形成有一 P+有源區(qū)，所述防護環(huán)區(qū)域N阱中形成有一 N+有源區(qū)；所述模擬內部電路區(qū)域，包括一個P阱和多個N阱，模擬內部電路區(qū)域的所述多個N阱嵌在模擬內部電路區(qū)域的所述P阱間；模擬內部電路區(qū)域的所述多個N阱中的每個N阱中分別形成有一對有源區(qū)；模擬內部電路區(qū)域的所述多個N阱中的每個N阱上方或下方相毗鄰的P阱中分別形成有一對有源區(qū)，每對有源區(qū)由一 N+有源區(qū)和一 P+有源區(qū)組成，模擬內部電路區(qū)域的各個N阱中的各對有源區(qū)的同型有源區(qū)同在左側或同在右側，模擬內部電路區(qū)域的P阱中的各對有源區(qū)的同型有源區(qū)同在左側或同在右側，較佳的，模擬內部電路區(qū)域的所述多個N阱中的各對有源區(qū)的N+有源區(qū)同P+有源區(qū)間的左右位置關系，同模擬內部電路區(qū)域P阱中的各對有源區(qū)的N+有源區(qū)同P+有源區(qū)間的左右位置關系相反，圖4中，模擬內部電路區(qū)域的各個N阱中的各對有源區(qū)的N+有源區(qū)同在右側，P+有源區(qū)同在左偵牝模擬內部電路區(qū)域的P阱中的各對有源區(qū)的N+有源區(qū)同在左側，P+有源區(qū)同在右側；模擬內部電路區(qū)域的所述每一個N阱的一對有源區(qū)同毗鄰于其上方或下方的P阱中的一對有源區(qū)組成一個內部電路單元，同一個內部電路單元中的兩對有源區(qū)中的N+有源區(qū)同P+有源區(qū)間的距離相等；其中至少有兩個內部電路單元到所述模擬輸入輸出區(qū)域P阱的距離相等，到所述模擬輸入輸出區(qū)域P阱的距離相等的內部電路單元，不同的內部電路單元中的一對有源區(qū)的N+有源區(qū)同P+有源區(qū)間的距離不同，圖4中，點畫線框中的模擬內部電路區(qū)域P阱中的兩個內部電路單元到所述模擬輸入輸出區(qū)域P阱的距離相等，同為Al，點畫線框中的兩個到所述模擬輸入輸出區(qū)域P阱的距離相等的內部電路單元，其中一個內部電路單元的一對有源區(qū)的N+有源區(qū)同P+有源區(qū)間的距離為BI，另一個內部電路單元的一對有源區(qū)的N+有源區(qū)同P+有源區(qū)間的距離為B2 ；其中至少有兩個內部電路單元到所述模擬輸入輸出區(qū)域P阱的距離不相等，圖4中，點線框中的兩個內部電路單元到所述模擬輸入輸出區(qū)域P阱的距離不相等，其中一個內部電路單元到所述模擬輸入輸出區(qū)域P阱的距離為Al，另一個內部電路單元到所述模擬輸入輸出區(qū)域P阱的距離為A2。
實施例二的MOS器件閂鎖效應的監(jiān)測結構進行閂鎖效應測試時，左側模擬輸入輸出區(qū)域的P型阱的P+有源區(qū)接到地電位，N+有源區(qū)接到輸入輸出端抽電流，防護環(huán)區(qū)域P阱中的P+有源區(qū)接到地電位，防護環(huán)區(qū)域N阱中的N+有源區(qū)接到電源電位，模擬內部電路區(qū)域中任取一個內部電路單元，將該內部電路單元P阱中的一對有源區(qū)接地電位，N阱中的一對有源區(qū)接電源電位。通過設定不同的內部電路單元到所述模擬輸入輸出區(qū)域P阱的距離(如圖4中Al，A2)的值，就可以找到防止內部電路閂鎖效應發(fā)生的安全距離。模擬輸入輸出區(qū)域的N+有源區(qū)所接抽電流根據(jù)實際對閂鎖能力的需求可選擇從100 900mA，當模擬輸入輸出區(qū)域的N+有源區(qū)處抽取的電流使得內部電路所選取的那個內部電路單元的電源和地之間電流增大且撤去此抽電流也無法恢復時，則認為閂鎖效應發(fā)生。此外通過設定內部電路區(qū)域P阱、N阱中的各對有源區(qū)中的N+有源區(qū)同P+有源區(qū)間的距離(如圖4中B1，B2)的值，可以測出內部電路每相隔多少距離就需要插入P阱與N阱的接出端以避免閂鎖效應的發(fā)生。本發(fā)明的MOS器件閂鎖效應的監(jiān)測結構，通過設計不同的所述模擬輸入輸出區(qū)域到模擬內部電路區(qū)域各內部電路單元的距離，來定量測試出可有效防止閂鎖效應發(fā)生所需的輸入輸出端口到內部電路的距離，并可通過設計不同的模擬內部電路區(qū)域中各內部電路單元同一對有源區(qū)中P+有源區(qū)到N+有源區(qū)的距離，來測出內部電路每相隔多少距離就需要插入P阱與N阱的接出端，以控制電位避免閂鎖效應的發(fā)生，這樣即可以避免閂鎖效應的發(fā)生，也能盡可能縮小芯片面積。本發(fā)明的MOS器件閂鎖效應的監(jiān)測結構在測試時，模擬內部電路區(qū)域的各結構，并考慮到內部電路區(qū)域中在接地的P阱邊上還可能存在其它接電源的N阱的情況，每次只接一個內部電路單元的電源和地，不同內部電路單元需分別測試。
權利要求
1.一種MOS器件閂鎖效應的監(jiān)測結構，其特征在于，包括從左到右依次相鄰接的模擬輸入輸出區(qū)域、模擬防護環(huán)區(qū)域、模擬內部電路區(qū)域； 所述模擬輸入輸出區(qū)域，為一個N阱，所述輸入輸出區(qū)域N阱左部中形成有一 N+有源區(qū)，右部中形成有一 P+有源區(qū)； 所述模擬防護環(huán)區(qū)域，包括從左到右依次相鄰接的一個P阱、一個N阱，所述防護環(huán)區(qū)域P阱中形成有一 P+有源區(qū)，所述防護環(huán)區(qū)域N阱中形成有一 N+有源區(qū)； 所述模擬內部電路區(qū)域，包括一個P阱和多個N阱； 模擬內部電路區(qū)域的所述多個N阱嵌在模擬內部電路區(qū)域的所述P阱間；模擬內部電路區(qū)域的所述多個N阱中的每個N阱中分別形成有一對有源區(qū)，模擬內部電路區(qū)域的所述多個N阱中的每個N阱上方或下方的P阱中分別形成有一對有源區(qū)，每對有源區(qū)由一 N+有源區(qū)和一P+有源區(qū)組成，模擬內部電路區(qū)域的各個N阱中的各對有源區(qū)的同型有源區(qū)同在左側或同在右側，模擬內部電路區(qū)域的P阱中的各對有源區(qū)的同型有源區(qū)同在左側或同在右側。
2.根據(jù)權利要求1所述的MOS器件閂鎖效應的監(jiān)測結構，其特征在于， 模擬內部電路區(qū)域的所述多個N阱中的各對有源區(qū)的N+有源區(qū)同P+有源區(qū)間的左右位置關系，同模擬內部電路區(qū)域P阱中的各對有源區(qū)的N+有源區(qū)同P+有源區(qū)間的左右位置關系相反。
3.根據(jù)權利要求1所述的MOS器件閂鎖效應的監(jiān)測結構，其特征在于， 模擬內部電路區(qū)域的各個N阱中的各對有源區(qū)的N+有源區(qū)同在右側，P+有源區(qū)同在左偵牝模擬內部電路區(qū)域的P阱中的各對有源區(qū)的N+有源區(qū)同在左側，P+有源區(qū)同在右側。
4.根據(jù)權利要求1所述的MOS器件閂鎖效應的監(jiān)測結構，其特征在于， 模擬內部電路區(qū)域的所述每一個N阱的一對有源區(qū)同位于其上方或下方的P阱中的一對有源區(qū)組成一個內部電路單元，同一個內部電路單元中的兩對有源區(qū)的N+有源區(qū)同P+有源區(qū)間的距離相等。
5.根據(jù)權利要求4所述的MOS器件閂鎖效應的監(jiān)測結構，其特征在于， 至少有兩個內部電路單元到所述模擬輸入輸出區(qū)域N阱的距離相等。
6.根據(jù)權利要求5所述的MOS器件閂鎖效應的監(jiān)測結構，其特征在于， 到所述模擬輸入輸出區(qū)域N阱的距離相等的內部電路單元，不同的內部電路單元中的一對有源區(qū)的N+有源區(qū)同P+有源區(qū)間的距離不相同。
7.根據(jù)權利要求4所述的MOS器件閂鎖效應的監(jiān)測結構，其特征在于， 其中至少有兩個內部電路單元到所述模擬輸入輸出區(qū)域N阱的距離不相等。
8.—種MOS器件閂鎖效應的監(jiān)測結構，其特征在于，包括從左到右依次相鄰接的模擬輸入輸出區(qū)域、模擬防護環(huán)區(qū)域、模擬內部電路區(qū)域； 所述模擬輸入輸出區(qū)域，為一個P阱，所述輸入輸出區(qū)域P阱左部中形成有一 P+有源區(qū)，右部中形成有一 N+有源區(qū)； 所述模擬防護環(huán)區(qū)域，包括從左到右依次相鄰接的一個P阱、一個N阱，所述防護環(huán)區(qū)域P阱中形成有一 P+有源區(qū)，所述防護環(huán)區(qū)域N阱中形成有一 N+有源區(qū)； 所述模擬內部電路區(qū)域，包括一個P阱和多個N阱； 模擬內部電路區(qū)域的所述多個N阱嵌在模擬內部電路區(qū)域的所述P阱間；模擬內部電路區(qū)域的所述多個N阱中的每個N阱中分別形成有一對有源區(qū)，模擬內部電路區(qū)域的所述多個N阱中的每個N阱上方或下方的P阱中分別形成有一對有源區(qū)，每對有源區(qū)由一 N+有源區(qū)和一P+有源區(qū)組成，模擬內部電路區(qū)域的各個N阱中的各對有源區(qū)的同型有源區(qū)同在左側或同在右側，模擬內部電路區(qū)域的P阱中的各對有源區(qū)的同型有源區(qū)同在左側或同在右側。
9.根據(jù)權利要求8所述的MOS器件閂鎖效應的監(jiān)測結構，其特征在于， 模擬內部電路區(qū)域的所述多個N阱中的各對有源區(qū)的N+有源區(qū)同P+有源區(qū)間的左右位置關系，同模擬內部電路區(qū)域P阱中的各對有源區(qū)的N+有源區(qū)同P+有源區(qū)間的左右位置關系相反。
10.根據(jù)權利要求8所述的MOS器件閂鎖效應的監(jiān)測結構，其特征在于， 模擬內部電路區(qū)域的各個N阱中的各對有源區(qū)的N+有源區(qū)同在右側，P+有源區(qū)同在左偵牝模擬內部電路區(qū)域的P阱中的各對有源區(qū)的N+有源區(qū)同在左側，P+有源區(qū)同在右側。
11.根據(jù)權利要求8所述的MOS器件閂鎖效應的監(jiān)測結構，其特征在于， 模擬內部電路區(qū)域的所述每一個N阱的一對有源區(qū)同位于其上方或下方的P阱中的一對有源區(qū)組成一個內部電路單元，同一個內部電路單元中的兩對有源區(qū)的N+有源區(qū)同P+有源區(qū)間的距離相等。
12.根據(jù)權利要求11所述的MOS器件閂鎖效應的監(jiān)測結構，其特征在于， 至少有兩個內部電路單元到所述模擬輸入輸出區(qū)域P阱的距離相等。
13.根據(jù)權利要求12所述的MOS器件閂鎖效應的監(jiān)測結構，其特征在于， 到所述模擬輸入輸出區(qū)域P阱的距離相等的內部電路單元，不同的內部電路單元中的一對有源區(qū)的N+有源區(qū)同P+有源區(qū)間的距離不相同。
14.根據(jù)權利要求11所述的MOS器件閂鎖效應的監(jiān)測結構，其特征在于， 其中至少有兩個內部電路單元到所述模擬輸入輸出區(qū)域P阱的距離不相等。
全文摘要
本發(fā)明公開了一種MOS器件閂鎖效應的監(jiān)測結構，包括從左到右依次相鄰接的模擬輸入輸出區(qū)域、模擬防護環(huán)區(qū)域、模擬內部電路區(qū)域；所述模擬內部電路區(qū)域，包括一個P阱和多個N阱，每個N阱中分別形成有一對有源區(qū)，每個N阱上方或下方的P阱中分別形成有一對有源區(qū)，每對有源區(qū)由一N+有源區(qū)和一P+有源區(qū)組成，各個N阱中的各對有源區(qū)的同型有源區(qū)同在左側或同在右側，P阱中的各對有源區(qū)的同型有源區(qū)同在左側或同在右側。本發(fā)明的MOS器件閂鎖效應的監(jiān)測結構，能定量的給出實際的MOS器件輸入輸出區(qū)域到內部電路安全距離。
文檔編號H01L23/544GK103107162SQ20111035336
公開日2013年5月15日 申請日期2011年11月10日 優(yōu)先權日2011年11月10日
發(fā)明者王邦麟 申請人:上海華虹Nec電子有限公司