專利名稱：具有電阻可變元件的非易失性存儲(chǔ)器件、相關(guān)系統(tǒng)及方法
技術(shù)領(lǐng)域：
本發(fā)明構(gòu)思本發(fā)明構(gòu)思的實(shí)施方式涉及具有多個(gè)豎直堆疊的存儲(chǔ)單元的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
為了減小非易失性存儲(chǔ)器件的尺寸并改善性能，正在研究在基板上豎直堆疊多個(gè)存儲(chǔ)單元的各種方法。

發(fā)明內(nèi)容
本發(fā)明構(gòu)思的實(shí)施方式可以提供能夠減少電阻可變元件的退化并減少漏電流的非易失性存儲(chǔ)器件。本發(fā)明構(gòu)思的實(shí)施方式還可以提供電子系統(tǒng)，該電子系統(tǒng)采用能夠減少電阻可變元件的退化并減少漏電流的非易失性存儲(chǔ)器件。本發(fā)明構(gòu)思的實(shí)施方式還可以提供制造非易失性存儲(chǔ)器件的方法，該非易失性存儲(chǔ)器件能夠減少電阻可變元件的退化并減少漏電流。本發(fā)明構(gòu)思將不限于這里提到的實(shí)施方式，通過參考下面的描述，本領(lǐng)域技術(shù)人員將清楚地理解沒有提到的其他實(shí)施方式。根據(jù)本發(fā)明構(gòu)思的一些方面，提供了一種非易失性存儲(chǔ)器件。該器件可以包括形成在基板上的位線和隔離層。緩沖層可以提供在位線和隔離層上。多個(gè)絕緣層和多條字線交替地設(shè)置在緩沖層上。位柱穿過絕緣層、字線和緩沖層連接到位線，位柱具有包含第一濃度的雜質(zhì)的第一硅層。多個(gè)存儲(chǔ)單元設(shè)置在字線與位柱之間。每個(gè)存儲(chǔ)單元包括與字線相鄰設(shè)置的電阻可變元件和與位柱相鄰設(shè)置的肖特基二極管。肖特基二極管包括第二半導(dǎo)體層和金屬硅化物層，該第二半導(dǎo)體層包含低于第一濃度的第二濃度的雜質(zhì)。在一些實(shí)施方式中，金屬硅化物層可以被限制在絕緣層之間。在其他實(shí)施方式中，第二半導(dǎo)體層可以包括選擇外延生長層。在其他實(shí)施方式中，第二半導(dǎo)體層可以被限制在絕緣層之間。在其他實(shí)施方式中，位柱可以包括設(shè)置在絕緣層之間的自對準(zhǔn)凹陷區(qū)域。第二半導(dǎo)體層可以形成在凹陷區(qū)域中。第二半導(dǎo)體層可以從凹陷區(qū)域延伸以被限制在絕緣層之間。在其他實(shí)施方式中，第二半導(dǎo)體層可以圍繞第一硅層的側(cè)壁。在其他實(shí)施方式中，字線可以包括低溫導(dǎo)電層，該低溫導(dǎo)電層具有低于電阻可變元件的臨界退化溫度的沉積溫度。字線可以包括Ru層和/或W層。在其他實(shí)施方式中，電阻可變元件可以包括過渡金屬氧化物(TMO)、相變材料層、 固體電解質(zhì)層和/或聚合物層。在其他實(shí)施方式中，電阻可變元件可以在字線上方和下方延伸。在其他實(shí)施方式中，位柱可以包括金屬柱。第一硅層可以圍繞金屬柱的側(cè)壁。
在其他實(shí)施方式中，每個(gè)存儲(chǔ)單元可以包括設(shè)置在金屬硅化物層與電阻可變元件之間的電極。電極可以包括具有與金屬硅化物層中包含的金屬元素相同的金屬元素的金屬
氧化物層。根據(jù)本發(fā)明構(gòu)思的其他方面，可以提供一種非易失性存儲(chǔ)器件。該器件可以包括交替地且重復(fù)地堆疊在基板上的多個(gè)絕緣層和多條字線。位柱可以垂直地穿過絕緣層和字線并可以具有包含N型或P型雜質(zhì)的半導(dǎo)體層。多個(gè)存儲(chǔ)單元設(shè)置在字線與位柱之間。每個(gè)存儲(chǔ)單元包括形成在半導(dǎo)體層上的本征半導(dǎo)體層、形成在本征半導(dǎo)體層上的金屬硅化物層、和設(shè)置在金屬硅化物層與字線之間的電阻可變元件。根據(jù)本發(fā)明構(gòu)思的其他方面，可以提供一種非易失性存儲(chǔ)器件。該器件可以包括形成在基板上的第一絕緣層。具有彼此面對的第一和第二側(cè)壁的絕緣阻擋層設(shè)置在第一絕緣層上。提供與第一側(cè)壁相鄰并交替堆疊在第一絕緣層上的字線和絕緣層。位柱穿過絕緣阻擋層以垂直地劃分絕緣阻擋層。存儲(chǔ)單元設(shè)置在字線與位柱之間。每個(gè)存儲(chǔ)單元包括金屬硅化物層和電阻可變元件。在其他實(shí)施方式中，每個(gè)存儲(chǔ)單元可以包括在金屬硅化物層與位柱之間的界面層。位柱可以包括包含第一濃度的雜質(zhì)的第一半導(dǎo)體層。界面層可以包括包含低于第一濃度的第二濃度的雜質(zhì)的第二半導(dǎo)體層。根據(jù)本發(fā)明構(gòu)思的其他方面，可以提供一種非易失性存儲(chǔ)器件。該器件包括交替堆疊在基板上的多個(gè)絕緣層和多條字線。位柱垂直地穿過絕緣層和字線。多個(gè)存儲(chǔ)單元設(shè)置在字線與位柱之間。每條字線包括包含第一濃度的雜質(zhì)的第一半導(dǎo)體層。每個(gè)存儲(chǔ)單元包括與位柱相鄰設(shè)置的電阻可變元件和與字線相鄰設(shè)置的肖特基二極管。肖特基二極管包括第二半導(dǎo)體層和金屬硅化物層，第二半導(dǎo)體層包含低于第一濃度的第二濃度的雜質(zhì)。在其他實(shí)施方式中，字線可以包括多晶硅層。根據(jù)本發(fā)明構(gòu)思的其他方面，可以提供一種電子系統(tǒng)。該電子系統(tǒng)包括微處理器和與微處理器相鄰設(shè)置并電連接到微處理器的非易失性存儲(chǔ)器件。該非易失性存儲(chǔ)器件包括形成在基板上的位線。多個(gè)絕緣層和多條字線交替地堆疊在位線上。位柱垂直地穿過絕緣層和字線以連接到位線，且位柱具有包含第一濃度的雜質(zhì)的第一硅層。多個(gè)存儲(chǔ)單元設(shè)置在字線與位柱之間。每個(gè)存儲(chǔ)單元包括與字線相鄰設(shè)置的電阻可變元件和與位柱相鄰設(shè)置的肖特基二極管。肖特基二極管包括第二半導(dǎo)體層和金屬硅化物層，第二半導(dǎo)體層包含低于第一濃度的第二濃度的雜質(zhì)。根據(jù)本發(fā)明構(gòu)思的其他方面，可以提供一種制造非易失性存儲(chǔ)器件的方法。該方法包括形成依次堆疊在基板上的多個(gè)絕緣層。位柱穿過絕緣層形成并具有包含第一濃度的雜質(zhì)的第一硅層。形成連接到位柱的多個(gè)存儲(chǔ)單元。字線形成在絕緣層之間。每個(gè)存儲(chǔ)單元形成在位柱與字線之間。形成存儲(chǔ)單元包括在第一硅層上形成包含低于第一濃度的第二濃度的雜質(zhì)的第二半導(dǎo)體層。金屬硅化物層形成在第二半導(dǎo)體層上。電阻可變元件形成在金屬硅化物層上。在其他實(shí)施方式中，字線可以由低溫導(dǎo)電層形成，該低溫導(dǎo)電層具有低于電阻可變元件的臨界退化溫度的沉積溫度。在其他實(shí)施方式中，字線可以在400°C或以下的工藝溫度下形成。在其他實(shí)施方式中，形成存儲(chǔ)單元和字線可以包括在基板上形成交替地且重復(fù)地堆疊的多個(gè)絕緣層和多個(gè)犧牲層?？梢孕纬晌恢?。犧牲層可以被去除以暴露絕緣層之間的位柱的側(cè)壁。存儲(chǔ)單元可以形成在位柱的側(cè)壁上。字線可以形成在存儲(chǔ)單元上。在其他實(shí)施方式中，凹陷區(qū)域可以形成在位柱的側(cè)壁中。凹陷區(qū)域可以在絕緣層之間自對準(zhǔn)，第二半導(dǎo)體層可以形成在凹陷區(qū)域中。在其他實(shí)施方式中，第二半導(dǎo)體層可以由選擇外延生長層形成。在其他實(shí)施方式中，金屬硅化物層可以被限制在絕緣層之間。 在其他實(shí)施方式中，位柱的形成可以包括形成金屬柱。第一硅層可以形成為圍繞金屬柱。其他實(shí)施方式的細(xì)節(jié)被結(jié)合在下面的詳細(xì)描述和附圖中。根據(jù)其他實(shí)施方式，一種非易失性存儲(chǔ)器件可以包括在基板上的第一字線、在第一字線上的絕緣層、和在絕緣層上的第二字線，使得絕緣層在第一字線與第二字線之間。位柱可以在關(guān)于基板的表面垂直的方向上與第一字線、絕緣層和第二字線相鄰地延伸，位柱可以是導(dǎo)電的。第一存儲(chǔ)單元可以包括電耦接在第一字線與位柱之間的第一電阻可變元件，第二存儲(chǔ)單元可以包括電耦接在第二字線與位柱之間的第二電阻可變元件。根據(jù)其他實(shí)施方式，電子系統(tǒng)可以包括微處理器和與微處理器電耦接的非易失性存儲(chǔ)器件。非易失性存儲(chǔ)器件可以包括在基板上的第一字線、在第一字線上的絕緣層、和在絕緣層上的第二字線，使得絕緣層在第一字線與第二字線之間。位柱可以在關(guān)于基板的表面垂直的方向上與第一字線、絕緣層和第二字線相鄰地延伸，位柱可以是導(dǎo)電的。第一存儲(chǔ)單元可以包括電耦接在第一字線與位柱之間的第一電阻可變元件，第二存儲(chǔ)單元可以包括電耦接在第二字線與位柱之間的第二電阻可變元件。根據(jù)其他實(shí)施方式，一種制造非易失性存儲(chǔ)器件的方法可以包括在基板上形成第一、第二和第三間隔開的絕緣層，該第一、第二和第三間隔開的絕緣層在關(guān)于基板表面平行的方向上延伸。位柱可以形成為在關(guān)于基板的表面垂直的方向上與第一、第二和第三間隔開的絕緣層相鄰地延伸，可以形成第一和第二存儲(chǔ)單元。第一存儲(chǔ)單元可以包括在第一與第二絕緣層之間電耦接到位柱的第一電阻可變元件，第二存儲(chǔ)單元可以包括在所述第二與第三絕緣層之間電耦接到位柱的第二電阻可變元件。第一和第二字線可以由位于第一與第二絕緣層之間的第一字線和位于第二與第三絕緣層之間的第二字線形成，第一存儲(chǔ)單元電耦接在第一字線與位柱之間，第二存儲(chǔ)單元電耦接在第二字線與位柱之間。


從附圖示出的本發(fā)明構(gòu)思的實(shí)施方式的更具體的描述，本發(fā)明構(gòu)思的上述和其他特征和優(yōu)點(diǎn)將顯見，其中在附圖中相似的附圖標(biāo)記在不同的視圖中始終指示相同的元件。 附圖不必按比例繪制，重點(diǎn)在于示出本發(fā)明構(gòu)思的原理。在附圖中圖1是根據(jù)本發(fā)明構(gòu)思的第一實(shí)施方式的非易失性存儲(chǔ)器件的透視圖；圖2、圖5、圖6和圖7是更詳細(xì)地示出圖1的部分的局部透視圖；圖3和圖4分別是示出圖1的部分Ell和E12的局部截面圖；圖8是示出根據(jù)本發(fā)明構(gòu)思的第一實(shí)施方式的非易失性存儲(chǔ)器件的變形構(gòu)造的透視圖；圖9是示出根據(jù)本發(fā)明構(gòu)思的第二實(shí)施方式的非易失性存儲(chǔ)器件的透視圖10和圖11分別是示出圖9的部分E91和E92的局部截面圖；圖12是示出根據(jù)本發(fā)明構(gòu)思的第三實(shí)施方式的非易失性存儲(chǔ)器件的透視圖；圖13和圖14分別是示出圖12的部分E121和E122的局部截面圖；圖15是示出根據(jù)本發(fā)明構(gòu)思的第四實(shí)施方式的非易失性存儲(chǔ)器件的透視圖；圖16和圖17分別是示出圖15的部分E151和E152的局部截面圖；圖18是根據(jù)本發(fā)明構(gòu)思的第五實(shí)施方式的非易失性存儲(chǔ)器件的透視圖；圖19、圖20和圖23是圖18的更詳細(xì)的局部透視圖；圖21和圖22分別是示出圖18的部分E181和圖19的部分E191的局部截面圖；圖M是根據(jù)本發(fā)明構(gòu)思的第六實(shí)施方式的非易失性存儲(chǔ)器件的透視圖；圖25和圖沈分別是示出圖M的部分E241和E242的局部截面圖；圖27、圖28、圖29、圖30、圖31、圖32、圖33、圖34、圖35和圖36是示出根據(jù)本發(fā)明構(gòu)思的第七實(shí)施方式的非易失性存儲(chǔ)器件的制造的一部分的透視圖；圖37、圖38和圖39是截面圖和透視圖，示出根據(jù)本發(fā)明構(gòu)思的第八實(shí)施方式的制造非易失性存儲(chǔ)器件的操作；圖40和圖41是截面圖和透視圖，分別示出根據(jù)本發(fā)明構(gòu)思的第九實(shí)施方式的制造非易失性存儲(chǔ)器件的操作；圖42、圖43和圖44是截面圖和透視圖，分別示出根據(jù)本發(fā)明構(gòu)思的第十實(shí)施方式的制造非易失性存儲(chǔ)器件的操作；圖45、圖46、圖47、圖48、圖49和圖50是透視圖，示出根據(jù)本發(fā)明構(gòu)思的第i^一實(shí)施方式的制造非易失性存儲(chǔ)器件的操作；圖51、圖52和圖53是透視圖，示出根據(jù)本發(fā)明構(gòu)思的第十二實(shí)施方式的制造非易失性存儲(chǔ)器件的操作；圖M是根據(jù)本發(fā)明構(gòu)思的第十三實(shí)施方式的電子系統(tǒng)的方框圖；以及圖55是根據(jù)本發(fā)明構(gòu)思的第十四實(shí)施方式的電子系統(tǒng)的方框圖。
具體實(shí)施例方式現(xiàn)在將參考附圖更充分地描述各個(gè)實(shí)施方式，在附圖中示出一些實(shí)施方式。然而， 本發(fā)明構(gòu)思可以以不同的形式實(shí)施且不應(yīng)解釋為限于這里闡釋的實(shí)施方式。而是，提供這些實(shí)施方式使得本公開充分和完整，且向本領(lǐng)域的技術(shù)人員全面地傳達(dá)本發(fā)明構(gòu)思。在附圖中，為了清晰，可以夸大層和區(qū)域的尺寸和相對尺寸。將理解，當(dāng)元件或?qū)颖环Q為在另一元件或?qū)印吧稀?、“連接到”另一元件或?qū)踊蛘吲c另一元件或?qū)印榜罱印睍r(shí)，它可以直接在所述另一元件或?qū)由?、直接連接所述另一元件或?qū)踊蛘咧苯优c所述另一元件或?qū)玉罱?，或可以存在中間的元件或?qū)?。相反，?dāng)元件被稱為“直接，，在其他元件或?qū)印吧稀?、“直接連接到，，其它元件或?qū)?、或者“直接，，與其它元件或?qū)印榜罱印睍r(shí)，則沒有中間元件或?qū)哟嬖?。相同的附圖標(biāo)記始終指示相同的元件。如這里所用的， 術(shù)語“和/或”包括相關(guān)所列項(xiàng)目中的一個(gè)或更多的任何及所有組合。將理解，雖然術(shù)語第一、第二、第三等可以在此處使用來描述各種元件、部件、區(qū)域、層和/或部分，但是這些元件、部件、區(qū)域、層和/或部分應(yīng)不受這些術(shù)語限制。這些術(shù)語僅用于區(qū)分一個(gè)元件、部件、區(qū)域、層或部分與其他元件、部件、區(qū)域、層或部分。因此，以下討論的第一元件、第一部件、第一區(qū)域、第一層或第一部分可以被稱為第二元件、第二部件、 第二區(qū)域、第二層或第二部分，而不背離本發(fā)明構(gòu)思的教導(dǎo)。在這里為了描述的方便，可以使用空間相對術(shù)語，諸如“下面”、“下方”、“下”、“上方”、“上”等，來描述一個(gè)元件或特征和其他(各)元件或(各)特征如圖中所示的關(guān)系。 將理解，空間相對術(shù)語旨在包含除了在圖中所繪的方向之外裝置在使用或操作中的不同取向。例如，如果在圖中的裝置被翻轉(zhuǎn)，則被描述為在其他元件或特征的“下方”或“下面”的元件就應(yīng)取向在所述其他元件或特征的“上方”。因此，術(shù)語“下方”可以包含下方和上方兩個(gè)取向。裝置可以以別的方式取向(旋轉(zhuǎn)90度或其它取向)且相應(yīng)地解釋這里所使用的空間相對描述語。這里所使用的術(shù)語僅是為了描述特定的實(shí)施方式的目的，且不旨在限制本發(fā)明構(gòu)思。如這里所用的，單數(shù)形式也旨在包括復(fù)數(shù)形式，除非上下文清楚地指示另外的意思。還將理解，當(dāng)在本說明書中使用時(shí)術(shù)語“包括”和/或“包含”說明所述的部件、整體、步驟、操作、元件和/或構(gòu)件的存在，但不排除一個(gè)或多個(gè)其他部件、整體、步驟、操作、元件、構(gòu)件和 /或其組的存在或增加。參考截面圖在這里描述了實(shí)施方式，該截面圖是理想化實(shí)施方式(和中間結(jié)構(gòu)) 的示意圖。因此，可以預(yù)期由于例如制造技術(shù)和/或公差引起的圖示的形狀的變化。因此， 實(shí)施方式不應(yīng)理解為限于這里所示的區(qū)域的特定形狀，而是包括由于例如制造引起的形狀的偏離。例如，示為矩形的注入?yún)^(qū)通常具有圓化或彎曲的特征和/或在其邊緣具有注入濃度的梯度而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元變化。類似地，通過注入形成的埋入?yún)^(qū)可以在埋入?yún)^(qū)和通過其發(fā)生注入的表面之間的區(qū)域中產(chǎn)生一些注入。因此，圖中示出的區(qū)域本質(zhì)上是示意性的，且它們的形狀不旨在示出裝置的區(qū)域的實(shí)際形狀且不旨在限制本發(fā)明構(gòu)思的范圍。除非另有限定，否則這里使用的所有術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語)具有在此的本發(fā)明構(gòu)思所屬技術(shù)領(lǐng)域的普通技術(shù)人員通常理解的意思。還將理解，例如那些在通用詞典中定義的術(shù)語應(yīng)該被解釋為具有與相關(guān)技術(shù)語境中一致的意思，且不應(yīng)理解為理想化或過度形式化的意思，除非明確地如此限定。實(shí)施方式1圖1是示出根據(jù)本發(fā)明構(gòu)思的第一實(shí)施方式的非易失性存儲(chǔ)器件的透視圖，圖2、 圖5、圖6和圖7是詳細(xì)地示出圖1的部分的局部透視圖，圖3和圖4分別是示出圖1的部分Ell和E12的局部截面圖，圖8是示出根據(jù)本發(fā)明構(gòu)思的第一實(shí)施方式的非易失性存儲(chǔ)器件的變形構(gòu)造的透視圖。參考圖1，位線15和隔離層13可以提供在半導(dǎo)體基板11上。位線15和隔離層13 可以用緩沖氧化物層19覆蓋。絕緣層21至25和字線61至64可以交替且重復(fù)地堆疊在緩沖氧化物層19上。位柱41可以穿過絕緣層21至25、字線61至64和緩沖氧化物層19 連接到位線15。存儲(chǔ)單元可以設(shè)置在字線61至64與位柱41之間。每個(gè)存儲(chǔ)單元可以包括界面層51、金屬硅化物層53、電極55和電阻可變元件57。每個(gè)位柱41可以包括摻雜有第一濃度的雜質(zhì)的半導(dǎo)體層。例如，每個(gè)位柱41可以是N型多晶硅層或P型多晶硅層。在關(guān)于圖1討論的實(shí)施方式中，位柱41將被描述為N 型多晶硅層。頁界面層51可以包括本征半導(dǎo)體層和/或具有低于第一濃度的第二濃度的雜質(zhì)的半導(dǎo)體層。例如，界面層51可以包括選擇外延生長(SEG)層、Si層、SiGe層和/或SiC層。金屬硅化物層53可以包括TiSi層、ZrSi層、CoSi層、WSi層、NiSi層、PdSi層、 PtSi層、HfSi層和/或MoSi層。電極55可以是具有金屬元素的金屬氧化物層，該金屬元素也包含在金屬硅化物層53中。例如，電極55可以包括TiSiO層、TiO層、ZrO層、CoO層、WO層、NiO層、PdO層和 /或PtO層。在一些實(shí)施方式中，電極55可以包括CuO層、銦鋅氧化物(IZO)層、和/或銦錫氧化物(ITO)層。電阻可變元件57可以包括過渡金屬氧化物(TMO)層、相變材料層、固體電解質(zhì)層和/或聚合物層。例如，電阻可變元件57可以是TiO層、TaO層、NiO層、ZrO層和/或HfO層。字線61至64可以是在低溫形成的低溫導(dǎo)電層，該低溫低于電阻可變元件57的臨界退化溫度(critical degradation temperature)。例如，每條字線61至64可以包括Ru
層和/或W層。電阻可變元件57根據(jù)電信號的施加可以具有高電阻率或低電阻率。例如，當(dāng)電阻可變元件57是諸如TiO層、TaO層、NiO層、ZrO層和/或HfO層的TMO層時(shí)，電阻可變元件 57可以在復(fù)位狀態(tài)具有高電阻率。在寫電流流入電阻可變元件57之后，電阻可變元件57 可以為電流提供路徑，因此可以具有低電阻率。當(dāng)?shù)陀趯戨娏鞯淖x電流流入電阻可變元件 57時(shí)，電阻可變元件57可以保持低電阻率。在高于寫電流的復(fù)位電流流入電阻可變元件 57之后，電阻可變元件57可以具有高電阻率。參考圖2，位線15可以彼此平行。字線61至64可以與位線15交叉。字線61至 64可以沿關(guān)于基板11的表面垂直的方向依次堆疊。位柱41可以穿過字線61至64連接到位線15。參考圖3和圖4，第一存儲(chǔ)單元MCl可以提供在位柱41與第一字線61之間，第二存儲(chǔ)單元MC2可以提供在位柱41與第二字線62之間。第一存儲(chǔ)單元MCl可以包括第一電阻可變元件R157A和第一肖特基二極管SDl，第二存儲(chǔ)單元MC2可以包括第二電阻可變元件 R257B和第二肖特基二極管SD2。第一肖特基二極管SDl可以串聯(lián)連接到第一電阻可變元件R157A。第一肖特基二極管SDl可以包括被選擇的一個(gè)位柱41的第一部分41A、在第一部分41A上的第一界面層 51A、和在第一界面層51A上的第一金屬硅化物層53A。第一電極55A可以設(shè)置在第一電阻可變元件R157A與第一金屬硅化物層53A之間。第一字線61、第一電阻可變元件R157A、第一電極55A、第一金屬硅化物層53A和第一界面層51A可以設(shè)置在第一絕緣層21與第二絕緣層22之間。第一肖特基二極管SDl可以響應(yīng)于在被選擇的一個(gè)位柱41與第一字線61之間施加的電勢差而操作。第一肖特基二極管SDl可以用作開關(guān)器件。第一界面層51A可以用于減小第一金屬硅化物層53A與第一部分41A之間的漏電流。換言之，由于第一界面層51A， 第一肖特基二極管SDl的漏電流與常規(guī)結(jié)構(gòu)相比可以減小。 第二肖特基二極管SD2可以串聯(lián)連接到第二可變電阻元件R257B。第二肖特基二極管SD2可以包括從位柱41中選擇的一個(gè)位柱的第二部分41B、在第二部分41B上的第二界面層51B、和在第二界面層51B上的第二金屬硅化物層53B。第二電極55B可以設(shè)置在第二電阻可變元件R257B與第二金屬硅化物層5 之間。第二字線62、第二電阻可變元件 R257B、第二電極55B、第二金屬硅化物層5 和第二界面層51B可以設(shè)置在第二絕緣層22 與第三絕緣層23之間。第一界面層52A和第二界面層51B可以具有相同的厚度，第一金屬硅化物層53A 和第二金屬硅化物層5 可以具有相同的厚度，第一電極55A和第二電極55B可以具有相同的厚度。第一電阻可變元件R157A和第二電阻可變元件R257B可以具有相同的厚度。因此，第一存儲(chǔ)單元MCl和第二存儲(chǔ)單元MC2可以具有實(shí)質(zhì)相同的電特性。換言之，在半導(dǎo)體基板11上的多個(gè)存儲(chǔ)單元MCl和MC2可以提供實(shí)質(zhì)一致的電特性。參考圖1和圖5，位柱41可以關(guān)于半導(dǎo)體基板11的表面垂直。位柱41可以具有形成在其側(cè)壁中的凹陷區(qū)域41R。參考圖1，凹陷區(qū)域41R可以在絕緣層21至25之間自對準(zhǔn)。參考圖1和圖6，界面層51可以填充凹陷區(qū)域41R并在絕緣層21至25之間延伸。 金屬硅化物層53可以設(shè)置在界面層51上。如圖1所示，界面層51和金屬硅化物層53可以被限制在絕緣層21至25中相應(yīng)的相鄰絕緣層之間。金屬硅化物層53可以與相應(yīng)的界面層51自對準(zhǔn)。參考圖1和圖7，電阻可變元件57可以設(shè)置在字線61至64與位柱41之間。此夕卜，電阻可變元件57可以延伸以覆蓋相應(yīng)的字線61至64的頂表面和底表面。參考圖8，位柱41可以關(guān)于半導(dǎo)體基板11的表面垂直地設(shè)置在第一絕緣層21上。 間隙填充絕緣層73可以提供在字線61至64之間。位線79可以設(shè)置在第五絕緣層25與間隙填充絕緣層73上。位線79可以連接到位柱41。實(shí)施方式2圖9是示出根據(jù)本發(fā)明構(gòu)思的第二實(shí)施方式的非易失性存儲(chǔ)器件的透視圖，圖10 和圖11分別是示出圖9的部分E91和E92的局部截面圖。參考圖9，可以提供圍繞位柱42的側(cè)壁的界面層71。位柱42可以包括摻雜有第一濃度的雜質(zhì)的半導(dǎo)體層。例如，位柱42可以是N型多晶硅層或P型多晶硅層。界面層71 可以是本征半導(dǎo)體層或摻雜有低于第一濃度的第二濃度的雜質(zhì)的半導(dǎo)體層。例如，界面層 71可以是未摻雜的多晶硅層。參考圖10和圖11，第一存儲(chǔ)單元MCl可以提供在位柱42與第一字線61之間，第二存儲(chǔ)單元MC2可以提供在位柱42與第二字線62之間。第一存儲(chǔ)單元MCl可以包括第一電阻可變元件R157A和第一肖特基二極管SDl，第二存儲(chǔ)單元MC2可以包括第二電阻可變元件R257B和第二肖特基二極管SD2。第一肖特基二極管SDl可以包括位柱42的第一部分42A、在第一部分42A上的第一界面層部分71A、和在第一界面層部分7IA上的第一金屬硅化物層53A。第一電極55A可以設(shè)置在第一電阻可變元件R157A與第一金屬硅化物層53A之間。第一字線61、第一電阻可變元件R157A、第一電極55A和第一金屬硅化物層53A可以設(shè)置在第一絕緣層21與第二絕緣層22之間。第一金屬硅化物層53A可以被限制在第一絕緣層21與第二絕緣層22之間。第二肖特基二極管SD2可以包括位柱42的第二部分42B、在第二部分42B上的第二界面層部分71B、和在第二界面層部分71B上的第二金屬硅化物層53B。第二電極55B可以設(shè)置在第二電阻可變元件R257B與第二金屬硅化物層5 之間。第二字線62、第二電阻可變元件R257B、第二電極55B和第二金屬硅化物層5 可以設(shè)置在第二絕緣層22與第三絕緣層23之間。實(shí)施方式3圖12是示出根據(jù)本發(fā)明構(gòu)思的第三實(shí)施方式的非易失性存儲(chǔ)器件的透視圖，圖 13和圖14分別是示出圖12的部分E121和E122的局部截面圖。參考圖12，每個(gè)位柱45可以包括金屬柱44和圍繞金屬柱44的位半導(dǎo)體層43。 金屬柱44可以是具有相對高電導(dǎo)率的金屬或金屬化合物/合金層，諸如TiN層。每個(gè)位半導(dǎo)體層43可以包括摻雜有第一濃度的雜質(zhì)的半導(dǎo)體層。例如，每個(gè)位半導(dǎo)體層43可以是 N型多晶硅層或P型多晶硅層。參考圖13和圖14，第一存儲(chǔ)單元MCl可以提供在位柱45與第一字線61之間，第二存儲(chǔ)單元MC2可以提供在位柱45與第二字線62之間。第一存儲(chǔ)單元MCl可以包括第一電阻可變元件R157A和第一肖特基二極管SDl，第二存儲(chǔ)單元MC2可以包括第二電阻可變元件R257B和第二肖特基二極管SD2。第一肖特基二極管SDl可以包括位半導(dǎo)體層43的第一部分43A、在第一部分43A 上的第一界面層51A、和在第一界面層51A上的第一金屬硅化物層53A。第一電極55A可以設(shè)置在第一電阻可變元件R157A與第一金屬硅化物層53A之間。第一字線61、第一電阻可變元件R157A、第一電極55A、第一金屬硅化物層53A、和第一界面層51A可以設(shè)置在第一絕緣層21與第二絕緣層22之間。第一金屬硅化物層53A和第一界面層51A可以被限制在第一絕緣層21與第二絕緣層22之間。第二肖特基二極管SD2可以包括位半導(dǎo)體層42的第二部分43B、在第二部分43B 上的第二界面層51B、和在第二界面層51B上的第二金屬硅化物層53B。第二電極55B可以設(shè)置在第二電阻可變元件R257B與第二金屬硅化物層5 之間。第二字線62、第二電阻可變元件R257B、第二電極55B、第二金屬硅化物層53B、和第二界面層51B可以設(shè)置在第二絕緣層22與第三絕緣層23之間。實(shí)施方式4圖15是示出根據(jù)本發(fā)明構(gòu)思的第四實(shí)施方式的非易失性存儲(chǔ)器件的透視圖，圖 16和圖17分別是示出圖15的部分E151和E152的局部截面圖。參考圖15，每個(gè)位柱45可以包括金屬柱44和圍繞金屬柱44的位半導(dǎo)體層43。還可以提供圍繞位柱45的側(cè)壁的界面層71。每個(gè)位半導(dǎo)體層43可以插設(shè)在相應(yīng)的金屬柱 44與界面層71之間。每個(gè)金屬柱44可以是具有相對高的電導(dǎo)率的金屬層，例如TiN層。每個(gè)位半導(dǎo)體層43可以包括摻雜有第一濃度的雜質(zhì)的半導(dǎo)體層。例如，每個(gè)位半導(dǎo)體層43可以是N型多晶硅層或P型多晶硅層。每個(gè)界面層71可以是本征半導(dǎo)體或摻雜有低于第一濃度的第二濃度的雜質(zhì)的半導(dǎo)體層。例如，每個(gè)界面層71可以是未摻雜的多晶硅層。每個(gè)金屬柱44 可以包括金屬硅化物層。此外，在每個(gè)金屬柱44與位半導(dǎo)體層43之間可以包括分離的金屬硅化物，雖然這里為了降低附圖的復(fù)雜度而被省略了。參考圖16和圖17，第一存儲(chǔ)單元MCl可以提供在位柱45與第一字線61之間，第二存儲(chǔ)單元MC2可以提供在位柱45與第二字線62之間。第一存儲(chǔ)單元MCl可以包括第一電阻可變元件R157A和第一肖特基二極管SD1，第二存儲(chǔ)單元MC2可以包括第二電阻可變元件R257B和第二肖特基二極管SD2。第一肖特基二極管SDl可以包括位半導(dǎo)體層43的第一部分43A、在第一部分43A 上的第一界面層部分71A、和在第一界面層部分7IA上的第一金屬硅化物層53A。第一電極 55A可以設(shè)置在第一電阻可變元件R157A與第一金屬硅化物層53A之間。第一字線61、第一電阻可變元件R157A、第一電極55A、和第一金屬硅化物層53A可以設(shè)置在第一絕緣層21 與第二絕緣層22之間。第一金屬硅化物層53A可以被限制在第一絕緣層21與第二絕緣層 22之間。第二肖特基二極管SD2可以包括位半導(dǎo)體層43的第二部分43B、在第二部分43B 上的第二界面層部分71B、和在第二界面層部分71B上的第二金屬硅化物層53B。第二電極 55B可以設(shè)置在第二電阻可變元件R257B與第二金屬硅化物層5 之間。第二字線62、第二電阻可變元件R257B、第二電極55B、和第二金屬硅化物層5 可以設(shè)置在第二絕緣層22 與第三絕緣層23之間。實(shí)施方式5圖18是根據(jù)本發(fā)明構(gòu)思的第五實(shí)施方式的非易失性存儲(chǔ)器件的透視圖，圖19、圖 20和圖23是圖18的局部透視圖，圖21和圖22是示出圖18的部分E181和圖19的部分 E191的局部截面圖。參考圖18和圖19，位線15和隔離層13可以提供在半導(dǎo)體基板11上。位線15和隔離層13可以用緩沖氧化物層19覆蓋。緩沖氧化物層19可以用第一絕緣層21覆蓋。絕緣阻擋層(barrier)82可以提供在第一絕緣層21上。字線61至64和第二至第五絕緣層 22至25可以交替且重復(fù)地堆疊在第一絕緣層21上。第二至第五絕緣層22至25可以與絕緣阻擋層82的側(cè)壁接觸。字線61至64可以與絕緣阻擋層82的側(cè)壁相鄰。位柱81可以穿過絕緣阻擋層82和第一絕緣層21連接到位線15。位柱81可以交叉相應(yīng)的絕緣阻擋層82。替代地，位柱81可以垂直地經(jīng)過絕緣阻擋層82或穿過(cut)絕緣阻擋層82。換言之，位柱81可以劃分絕緣阻擋層82。位柱81可以接觸第一至第五絕緣層21至25的側(cè)壁，并面對字線61至64的側(cè)壁。存儲(chǔ)單元可以設(shè)置在字線61至64與位柱81之間。每個(gè)存儲(chǔ)單元可以包括界面層51、金屬硅化物層53、電極55和電阻可變元件57。參考圖18和圖20，絕緣阻擋層82可以包括第一側(cè)壁82A和第二側(cè)壁82B。第二至第五絕緣層22至25可以接觸第一和第二側(cè)壁82A和82B。位柱81可以交叉和/或穿過絕緣阻擋層82。字線61和64可以面對位柱81。參考圖18、圖20和圖21，為了描述的方便，在字線61至64中，將定義第一字線 61A、第二字線62A、第三字線61B和第四字線62B，在絕緣層21至25中，將定義第一絕緣層 21、第二絕緣層22A、第三絕緣層23A、第四絕緣層22B和第五絕緣層23B。與第一側(cè)壁82A 相鄰的第一字線61A可以設(shè)置在第一絕緣層21上。與第一側(cè)壁82A接觸的第二絕緣層22A 可以設(shè)置在第一字線61A上。與第一側(cè)壁82A相鄰的第二字線62A可以設(shè)置在第二絕緣層 22A上。與第一側(cè)壁82A接觸的第三絕緣層23A可以設(shè)置在第二字線62A上。與第二側(cè)壁 82B相鄰的第三字線61B可以設(shè)置在第一絕緣層21上。與第二側(cè)壁82B接觸的第四絕緣層
1522B可以設(shè)置在第三字線61B上。與第二側(cè)壁82B相鄰的第四字線62B可以設(shè)置在第四絕緣層22B上。與第二側(cè)壁82B接觸的第五絕緣層2 可以設(shè)置在第四字線62B上。第一存儲(chǔ)單元MCl可以提供在位柱81與第一字線61A之間，第二存儲(chǔ)單元MC2可以提供在位柱81與第二字線62A之間，第三存儲(chǔ)單元MC3可以提供在位柱81與第三字線 61B之間，第四存儲(chǔ)單元MC4可以提供在位柱81與第四字線62B之間。第一存儲(chǔ)單元MCl 可以包括第一電阻可變元件R157A和第一肖特基二極管SDl，第二存儲(chǔ)單元MC2可以包括第二電阻可變元件R257B和第二肖特基二極管SD2，第三存儲(chǔ)單元MC3可以包括第三電阻可變元件R357C和第三肖特基二極管SD3，第四存儲(chǔ)單元MC4可以包括第四電阻可變元件R457D 和第四肖特基二極管SD4。第一肖特基二極管SDl可以包括位柱81的第一部分81A、在第一部分81A上的第一界面層51A、和在第一界面層51A上的第一金屬硅化物層53A。第一電極55A可以設(shè)置在第一電阻可變元件R157A與第一金屬硅化物層53A之間。第一字線61A、第一電阻可變元件 R157A、第一電極55A、第一金屬硅化物層53A、和第一界面層51A可以設(shè)置在第一絕緣層21 與第二絕緣層22A之間。第二肖特基二極管SD2可以包括位柱81的第二部分81B、在第二部分81B上的第二界面層51B、和在第二界面層51B上的第二金屬硅化物層53B。第二電極 55B可以設(shè)置在第二電阻可變元件R257B與第二金屬硅化物層5 之間。第二字線62A、第二電阻可變元件R257B、第二電極55B、第二金屬硅化物層5 和第二界面層51B可以設(shè)置在第二絕緣層22A與第三絕緣層23A之間。第三肖特基二極管SD3可以包括位柱81的第三部分81C、在第三部分81C上的第三界面層51C、和在第三界面層51C上的第三金屬硅化物層53C。第三電極55C可以設(shè)置在第三電阻可變元件R357C與第三金屬硅化物層53C之間。第三字線61B、第三電阻可變元件 R357C、第三電極55C、第三金屬硅化物層53C、和第三界面層51C可以設(shè)置在第一絕緣層21 與第四絕緣層22B之間。第四肖特基二極管SD4可以包括位柱81的第四部分81D、在第四部分81D上的第四界面層51D、和在第四界面層51D上的第四金屬硅化物層53D。第四電極 55D可以設(shè)置在第四電阻可變元件R457D與第四金屬硅化物層53D之間。第四字線62B、第四電阻可變元件R457D、第四電極55D、第四金屬硅化物層53D、和第四界面層51D可以設(shè)置在第四絕緣層22B與第五絕緣層2 之間。參考圖19和圖22，為了描述的方便，在字線61至64中，將定義第五字線63A、第六字線64A、第七字線6 和第八字線64B，在絕緣層21至25中，將定義第三絕緣層23A、第五絕緣層23B、第六絕緣層24A、第七絕緣層25A、第八絕緣層24B和第九絕緣層25B。第三絕緣層23A、第六絕緣層24A和第七絕緣層25A可以與第一側(cè)壁82A接觸，第五字線63A和第六字線64A可以與第一側(cè)壁82A相鄰。第五絕緣層23B、第八絕緣層24B和第九絕緣層 25B可以與第二側(cè)壁82B接觸，第七字線6 和第八字線64B可以與第二側(cè)壁82B相鄰。參考圖18和圖23，絕緣阻擋層82可以提供在第一絕緣層21上。位柱81可以穿過第一絕緣層21和絕緣阻擋層82連接到位線15。位柱81可以具有比絕緣阻擋層82大的寬度。位柱81可以突出在絕緣阻擋層82的側(cè)壁之外。位柱81可以包括凹陷區(qū)域81R。 凹陷區(qū)域81R可以在絕緣層21至25之間自對準(zhǔn)。實(shí)施方式6圖M是示出根據(jù)本發(fā)明構(gòu)思的第六實(shí)施方式的非易失性存儲(chǔ)器件的透視圖，圖25和圖沈分別是示出圖M的部分E241和E242的局部截面圖。 參考圖對，緩沖氧化物層19可以堆疊在半導(dǎo)體基板11上。絕緣層21至25和字線86至89可以交替地且重復(fù)地堆疊在緩沖氧化物層19上。位柱85可以關(guān)于半導(dǎo)體基板 11的表面垂直地設(shè)置在第一絕緣層21上。間隙填充絕緣層73可以提供在字線86至89之間。位線79可以設(shè)置在第五絕緣層25和間隙填充絕緣層73上。位線79可以連接到位柱 85。存儲(chǔ)單元可以設(shè)置在字線86至89與位柱85之間。每個(gè)存儲(chǔ)單元可以包括界面層91、 金屬硅化物層93、電極95和電阻可變元件97。電阻可變元件97可以圍繞位柱85的側(cè)壁。
每條字線86至89可以包括摻雜有第一濃度的雜質(zhì)的半導(dǎo)體層。例如每條字線86 至89可以是N型多晶硅層或P型多晶硅層。在關(guān)于圖M討論的實(shí)施方式中，字線86至89 將被描述為N型多晶硅層。每個(gè)界面層91可以是本征半導(dǎo)體層或摻雜有低于第一濃度的第二濃度的雜質(zhì)的半導(dǎo)體層。例如，每個(gè)界面層91可以包括選擇外延生長(SEG)層、Si層、 SiGe層和/或SiC層。每個(gè)電阻可變元件97可以包括TMO層、相變材料層、固體電解質(zhì)層和/或聚合物層。例如，每個(gè)電阻可變元件97可以是TiO層、TaO層、NiO層、ZrO層和/或 HfO層。位柱85可以是在低溫形成的低溫導(dǎo)電層，該低溫低于電阻可變元件97的臨界退化溫度。例如，位柱85可以包括Ru層或W層。參考圖25和圖沈，第一存儲(chǔ)單元MCl可以提供在位柱85與第一字線86之間，第二存儲(chǔ)單元MC2可以提供在位柱85與第二字線87之間。第一存儲(chǔ)單元MCl可以包括第一電阻可變元件R197A和第一肖特基二極管SDl，第二存儲(chǔ)單元MC2可以包括第二電阻可變元件M97B和第二肖特基二極管SD2。第一肖特基二極管SDl可以串聯(lián)連接到第一電阻可變元件R197A。第一肖特基二極管SDl可以包括第一字線86的一部分、在第一字線86上的第一界面層91A、和在第一界面層91A上的第一金屬硅化物層93A。第一電極95A可以設(shè)置在第一電阻可變元件R197A 與第一金屬硅化物層93A之間。第一字線86、第一界面層91A、第一金屬硅化物層93A和第一電極95A可以設(shè)置在第一絕緣層21與第二絕緣層22之間。第二肖特基二極管SD2可以串聯(lián)連接到第二可變電阻元件M97B。第二肖特基二極管SD2可以包括第二字線87的一部分、在第二字線87上的第二界面層91B、和在第二界面層91B上的第二金屬硅化物層93B。第二電極95B可以設(shè)置在第二電阻可變元件R297B 與第二金屬硅化物層9 之間。第二字線87、第二界面層91B、第二金屬硅化物層9 和第二電極95B可以設(shè)置在第二絕緣層22與第三絕緣層23之間。實(shí)施方式7圖27至圖36是示出根據(jù)本發(fā)明構(gòu)思的第七實(shí)施方式的制造非易失性存儲(chǔ)器件的操作的透視圖。參考圖27，定義有源區(qū)域(或多個(gè)有源區(qū)域)12的隔離層13可以形成在半導(dǎo)體基板11的預(yù)定區(qū)域(或多個(gè)預(yù)定區(qū)域)中。位線(或多條位線)15可以形成在有源區(qū)域 (或多個(gè)有源區(qū)域)12中。多條位線15可以在半導(dǎo)體基板11的一個(gè)表面上平行地形成。半導(dǎo)體基板11可以是硅晶片或絕緣體上硅(SOI)晶片。例如，半導(dǎo)體基板11可以是摻雜有P型雜質(zhì)的單晶硅晶片。隔離層13可以使用淺溝槽隔離(S Tl)技術(shù)形成。隔離層13可以包括絕緣層，諸如硅氧化物層、硅氮化物層、硅氮氧化物層或其組合。位線15 可以通過注入N型雜質(zhì)到有源區(qū)域12中而形成。
在一些其他實(shí)施方式中，每條位線15可以包括金屬層或金屬硅化物層。此外，每條位線15可以形成在半導(dǎo)體基板11上的絕緣層(未示出)中。參考圖觀，緩沖氧化物層19可以形成在具有位線15的半導(dǎo)體基板11上。緩沖氧化物層19可以覆蓋位線15和隔離層13。緩沖氧化物層19可以是通過化學(xué)氣相沉積(CVD) 技術(shù)形成的硅氧化物層。絕緣層21至25和犧牲層31至35可以交替地且重復(fù)地形成在緩沖氧化物層19 上。犧牲層31至35可以是關(guān)于絕緣層21至25具有蝕刻選擇性的材料層。例如，絕緣層 21至25可以是諸如硅氮化物層的氮化物層。在此情形下，犧牲層31至35可以是硅氧化物層。第一絕緣層21可以使用CVD技術(shù)形成在緩沖氧化物層19上。第一犧牲層31可以形成在第一絕緣層21上。第二絕緣層22可以形成在第一犧牲層31上。第二犧牲層32 可以形成在第二絕緣層22上。第三絕緣層23可以形成在第二犧牲層32上。第三犧牲層 33可以形成在第三絕緣層23上。第四絕緣層24可以形成在第三犧牲層33上。第四犧牲層34可以形成在第四絕緣層M上。第五絕緣層25可以形成在第四犧牲層34上。第五犧牲層35可以形成在第五絕緣層25上。參考圖四，可以形成位接觸孔41H，該位接觸孔41H穿過犧牲層31至35、絕緣層21 至25和緩沖氧化物層19暴露相應(yīng)的位線15。多個(gè)位接觸孔41H可以沿著位線15以規(guī)則間距形成。每個(gè)位接觸孔41H可以關(guān)于半導(dǎo)體基板11的表面垂直。每個(gè)位接觸孔41H可以以各種形狀形成，諸如其中上寬度大于下寬度的倒梯形。然而，為了描述的方便，上寬度和下寬度將被示出/描述為相同。參考圖30，可以形成填充位接觸孔41H的位柱BP 41。位柱41可以使用薄膜形成工藝和化學(xué)機(jī)械拋光(CMP)工藝形成。第五犧牲層35可以在位柱41的形成期間被去除， 因此可以暴露第五絕緣層25的頂表面。每個(gè)位柱41可以包括摻雜有第一濃度的雜質(zhì)的半導(dǎo)體層。例如，每個(gè)位柱41可以是N型多晶硅層或P型多晶硅柱。參考圖31，第二至第五絕緣層22至25和第一至第四犧牲層31至34可以被圖案化，由此形成第一凹槽48G。第一凹槽48G可以交叉位線15。多個(gè)第一凹槽48G可以平行。 第一至第四犧牲層31至34可以通過第一凹槽48G的側(cè)壁被暴露。參考圖5和圖32，第一至第四犧牲層31至34可以被去除，由此形成開口 31G至 34G。開口 31G至34G可以使用各向同性蝕刻工藝形成在絕緣層21至25之間。位柱41的部分側(cè)壁可以在開口 31G至34G中被暴露。位柱41的側(cè)壁的被暴露部分可以在開口 31G至34G形成期間被部分地蝕刻。在此情形下，如圖5所示，凹陷區(qū)域41R可以形成在位柱41的側(cè)壁中。凹陷區(qū)域41R可以與開口 31G至34G自對準(zhǔn)。換言之，凹陷區(qū)域41R可以形成在絕緣層21至25中的相鄰絕緣層之間。參考圖33，界面層51可以形成在位柱41的側(cè)壁上。每個(gè)界面層51可以由SEG層形成。每個(gè)界面層51可以是本征半導(dǎo)體層。界面層51可以填充凹陷區(qū)域41R。界面層51 可以與開口 31G至34G自對準(zhǔn)。此外，界面層51可以在絕緣層21至25中的相鄰絕緣層之間延伸。在一些實(shí)施方式中，界面層51可以由摻雜有低于第一濃度的第二濃度的雜質(zhì)的半導(dǎo)體層形成。每個(gè)界面層51可以包括SEG層、Si層、SiGe層和/或SiC層。參考圖6和圖34，金屬硅化物層53可以形成在界面層51上。每個(gè)金屬硅化物層 53可以沿著相應(yīng)的界面層51的表面形成。金屬硅化物層53可以被限制于相應(yīng)的開口 31G 至34G。金屬硅化物層53、界面層51和位柱41可以提供相應(yīng)的肖特基二極管。每個(gè)金屬硅化物層53可以包括TiSi層、ZrSi層、CoSi層、WSi層、NiSi層、PdSi層、PtSi層、HfSi 層和/或MoSi層。參考圖7和圖35，電極55和電阻可變元件57可以形成在金屬硅化物層53上。電阻可變元件/層57可以共形地覆蓋絕緣層21至25的被暴露表面和電極55的被暴露表面。 電阻可變元件57可以包括TMO層、相變材料層、固體電解質(zhì)層或聚合物層。例如，電阻可變元件/層57可以是TiO層、TaO層、NiO層、ZrO層和/或HfO層。在電阻可變元件/層57形成期間，電極55可以通過氧化金屬硅化物層53中的金屬而形成。每個(gè)電極陽可以形成在相應(yīng)的金屬硅化物層53與電阻可變元件/層57之間。在此情形下，每個(gè)電極55可以與相應(yīng)的金屬硅化物層53自對準(zhǔn)。每個(gè)電極55可以包括TiSiO層、TiO層、ZrO層、CoO層、WO層、NiO層、PdO層和/或PtO層。在一些實(shí)施方式中，每個(gè)電極陽可以通過沉積CuO層、IZO層、和/或ITO層而形成。參考圖36，字導(dǎo)電層(或多個(gè)字導(dǎo)電層)60L可以完全填充開口 31G至34G和第一凹槽48G。字導(dǎo)電層(或多個(gè)字導(dǎo)電層)60L可以是在低溫形成的低溫導(dǎo)電層(或多個(gè)低溫導(dǎo)電層)，該低溫低于電阻可變元件57的臨界退化溫度。字導(dǎo)電層60L(或多個(gè)字導(dǎo)電層) 可以包括Ru層(或多個(gè)Ru層)和/或W層(或多個(gè)W層)。例如，電阻可變元件57的臨界退化溫度可以是450°C。當(dāng)被暴露于高于臨界退化溫度的溫度時(shí)，電阻可變元件57的電特性可能退化。因此，字導(dǎo)電層60L可以使用在室溫執(zhí)行的物理氣相沉積(PVD)技術(shù)或者在400°C或以下執(zhí)行的化學(xué)氣相沉積(CVD)技術(shù)形成。再次參考圖1，字導(dǎo)電層60L可以被圖案化，由此形成字線61至64和第二凹槽 60G。在圖案化字導(dǎo)電層60L期間，部分電阻可變元件/層57可以部分地去除并且部分地保留在絕緣層21至25之間。實(shí)施方式8圖37至圖39是截面圖和透視圖，其示出了根據(jù)本發(fā)明構(gòu)思的第八實(shí)施方式的制造非易失性存儲(chǔ)器件的操作。參考圖37，緩沖氧化物層19可以形成在具有位線15的半導(dǎo)體基板11上。絕緣層 21至25和犧牲層31至35可以交替地且重復(fù)地形成在緩沖氧化物層19上。位接觸孔41H 可以被形成為穿過犧牲層31至35、絕緣層21至25和緩沖氧化物層19暴露位線15。界面層71可以形成在位接觸孔41H的側(cè)壁上。參考圖38，位半導(dǎo)體層42L可以完全填充位接觸孔41H地形成。位半導(dǎo)體層42L 可以包括摻雜有第一濃度的雜質(zhì)的半導(dǎo)體層。例如，位半導(dǎo)體層42L可以是N型多晶硅層或P型多晶硅層。參考圖39，位柱42可以使用平坦化工藝形成。界面層71可以圍繞位柱42的側(cè)壁。每個(gè)界面層71可以是本征半導(dǎo)體層或摻雜有低于第一濃度的第二濃度的雜質(zhì)的半導(dǎo)體層。例如，每個(gè)界面層71可以是未摻雜的多晶硅層。之后，可以在后續(xù)工藝中形成類似于如圖9所示的非易失性存儲(chǔ)器件。
實(shí)施方式9圖40至圖41分別是截面圖和透視圖，其示出根據(jù)本發(fā)明構(gòu)思的第九實(shí)施方式的制造非易失性存儲(chǔ)器件的操作。參考圖40，緩沖氧化物層19可以形成在具有位線(或多條位線)15的半導(dǎo)體基板11上。絕緣層21至25和犧牲層31至35可以交替地且重復(fù)地形成在緩沖氧化物層19 上。位接觸孔41H可以形成為穿過犧牲層31至35、絕緣層21至25和緩沖氧化物層19暴露位(或多條位線)線15。位半導(dǎo)體層43可以形成在位接觸孔41H的側(cè)壁上?？梢孕纬商畛湮唤佑|孔41H 的位金屬層44L。位半導(dǎo)體層43可以包括摻雜有第一濃度的雜質(zhì)的半導(dǎo)體層。例如，每個(gè)位半導(dǎo)體層43可以是N型多晶硅層或P型多晶硅層。位金屬層44L可以是提供相對高的電導(dǎo)率的金屬層，諸如TiN層。參考圖41，金屬柱44可以使用平坦化工藝形成。每個(gè)金屬柱44和圍繞金屬柱44 的相應(yīng)的位半導(dǎo)體層43可以提供位柱45。之后，可以在后續(xù)工藝中形成類似于圖12所示的非易失性存儲(chǔ)器件。實(shí)施方式10圖42至圖44是截面圖和透視圖，其示出根據(jù)本發(fā)明構(gòu)思的第十實(shí)施方式的制造非易失性存儲(chǔ)器件的操作。參考圖42和圖43，緩沖氧化物層19可以形成在具有位線(或多條位線)15的半導(dǎo)體基板11上。絕緣層21至25和犧牲層31至35可以交替地且重復(fù)地形成在緩沖氧化物層19上?？梢孕纬纱┻^犧牲層31至35、絕緣層21至25和緩沖氧化物層19暴露位線 (或多條位線)15的位接觸孔41H。界面層71可以形成在位接觸孔41H的側(cè)壁上。位半導(dǎo)體層43可以形成在界面層 71上。位半導(dǎo)體層43可以包括摻雜有第一濃度的雜質(zhì)的半導(dǎo)體層。每個(gè)界面層71可以是本征半導(dǎo)體或摻雜有低于第一濃度的第二濃度的雜質(zhì)的半導(dǎo)體層。可以形成完全填充位接觸孔41H的位金屬層44L。參考圖44，金屬柱44可以使用平坦化工藝形成。每個(gè)金屬柱44和圍繞金屬柱44 的位半導(dǎo)體層43可以提供位柱45。每個(gè)界面層71可以圍繞相應(yīng)的位柱45的側(cè)壁。之后，可以在后續(xù)工藝中形成類似于如圖15所示的非易失性存儲(chǔ)器件。實(shí)施方式11圖45至圖50是示出根據(jù)本發(fā)明構(gòu)思的第十一實(shí)施方式的制造非易失性存儲(chǔ)器件的操作的透視圖。參考圖45和圖46，緩沖氧化物層19可以形成在具有位線(或多條位線)15的半導(dǎo)體基板11上。絕緣層21至25和犧牲層31至35可以交替地且重復(fù)地形成在緩沖氧化物層19上。犧牲層31至35和第二至第五絕緣層22至25可以被圖案化，由此形成第一凹槽82G?？梢孕纬商畛涞谝话疾?2G的絕緣阻擋層82。絕緣阻擋層82可以是關(guān)于犧牲層 31至35具有蝕刻選擇性的絕緣層。參考圖47和圖48，可以形成穿過絕緣阻擋層82、犧牲層31至35、絕緣層21至25 和緩沖氧化物層19暴露相應(yīng)的位線15的位接觸孔82H?？梢孕纬商畛湮唤佑|孔82H的位柱81。每個(gè)位柱81可以包括摻雜有第一濃度的雜質(zhì)的半導(dǎo)體層。第五犧牲層35可以在位柱81的形成期間被去除。例如，位柱層可以形成在第五犧牲層35上和位接觸孔82H中，位柱層可以被平坦化以形成分離的位柱81，由此去除第五犧牲層35。參考圖49和圖50，第二至第五絕緣層22至25和第一至第四犧牲層31至34可以被圖案化，由此形成第二凹槽48G。第一至第四犧牲層31至34的側(cè)壁可以被第二凹槽48G 暴露。第一至第四犧牲層31至34可以被去除，由此形成開口 31G至34G。位柱81的側(cè)壁可以在開口 31G至;MG中被暴露。之后，可以在后續(xù)工藝中形成類似于如圖18所示的非易失性存儲(chǔ)器件。實(shí)施方式12圖51至圖53是示出根據(jù)本發(fā)明構(gòu)思的第十二實(shí)施方式的制造非易失性存儲(chǔ)器件的操作的透視圖。參考圖51至圖52，緩沖氧化物層19可以形成在半導(dǎo)體基板11上。絕緣層21至 25和字導(dǎo)電層86L至89L可以交替地且重復(fù)地形成在緩沖氧化物層19上。字導(dǎo)電層86L 至89L和第二至第五絕緣層22至25可以被圖案化，由此形成位接觸孔85H。字導(dǎo)電層86L 至89L的側(cè)壁可以被位接觸孔85H暴露。每個(gè)字導(dǎo)電層86L至89L可以包括摻雜有第一濃度的雜質(zhì)的半導(dǎo)體層。例如，字導(dǎo)電層86L至89L可以是N型多晶硅層或P型多晶硅層。絕緣層21至25可以是關(guān)于字導(dǎo)電層86L至89L具有蝕刻選擇性的絕緣層。字導(dǎo)電層86L至89L可以使用各向同性蝕刻工藝被部分地去除，由此形成凹陷 (recess)86G至89G。凹陷86G至89G可以形成在絕緣層21至25之間。字導(dǎo)電層86L至 89L的側(cè)壁可以在凹陷86G至89G中被暴露。參考圖53，界面層91可以形成在凹陷86G至89G中。界面層91可以與相應(yīng)的字導(dǎo)電層86L至89L的側(cè)壁接觸。金屬硅化物層93可以形成在界面層91上。電極95和電阻可變元件97可以形成在金屬硅化物層93上。電阻可變元件97可以覆蓋位接觸孔85H 的側(cè)壁。之外，可以在后續(xù)工藝中形成類似于圖M中示出的非易失性存儲(chǔ)器件。實(shí)施方式13圖M是根據(jù)本發(fā)明構(gòu)思的第十三實(shí)施方式的電子系統(tǒng)的方框圖。電子系統(tǒng)可以是數(shù)據(jù)存儲(chǔ)裝置諸如固態(tài)盤(SSD) 1011。參考圖M，SSD 1011可以包括接口 1013、控制器1015、非易失性存儲(chǔ)器1018和緩沖存儲(chǔ)器1019。非易失性存儲(chǔ)器1018可以包括類似于以上參考圖1至圖53描述的半導(dǎo)體器件。例如，非易失性存儲(chǔ)器1018可以包括具有類似于圖1的構(gòu)造的存儲(chǔ)單元。SSD 1011是用于存儲(chǔ)數(shù)據(jù)的半導(dǎo)體器件。SSD 1011可以提供與硬盤驅(qū)動(dòng)(HDD) 相比增加的速度、降低的機(jī)械延遲、降低的故障率、降低的熱量、降低的噪聲和/或降低的重量和/或降低的尺寸。SSD 1011可以用在收音機(jī)、電話、智能電話、筆記本PC、桌上型PC、 MP3播放器和/或便攜存儲(chǔ)裝置。控制器1015可以形成為與接口 1013相鄰并電連接到接口 1013?？刂破?015可以是包括存儲(chǔ)控制器和緩沖控制器的微處理器。非易失性存儲(chǔ)器1018可以形成為與控制器1015相鄰并電連接到控制器1015。SSD 1011的數(shù)據(jù)存儲(chǔ)容量可以由非易失性存儲(chǔ)器 1018提供。緩沖存儲(chǔ)器1019可以形成為與控制器1015相鄰并電連接到控制器1015。
接口 1013可以連接到主機(jī)1002，并可以用于發(fā)送和接收諸如數(shù)據(jù)的電信號。例如，接口 1013可以是使用諸如串行高級技術(shù)附件(SATA)、集成驅(qū)動(dòng)電子設(shè)備(IDE)、小型計(jì)算機(jī)系統(tǒng)接口(SCSI)和/其組合的規(guī)范的器件。非易失性存儲(chǔ)器1018可以經(jīng)由控制器 1015連接到接口 1013。非易失性存儲(chǔ)器1018可以用于存儲(chǔ)從接口 1013接收的數(shù)據(jù)。即使SSD 1011的電源供應(yīng)被中斷，存儲(chǔ)在非易失性存儲(chǔ)器1018中的數(shù)據(jù)也能夠被保持。緩沖存儲(chǔ)器1019可以包括易失性存儲(chǔ)器。易失性存儲(chǔ)器可以為動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)和/或靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)。緩沖存儲(chǔ)器1019可以顯示出比非易失性存儲(chǔ)器1018相對更快的操作速度。接口 1013的數(shù)據(jù)處理速度可以比非易失性存儲(chǔ)器1018的操作速度相對更快。這里，緩沖存儲(chǔ)器1019可以用于臨時(shí)存儲(chǔ)數(shù)據(jù)。通過接口 1013接收的數(shù)據(jù)可以經(jīng)由控制器 1015被臨時(shí)存儲(chǔ)在緩沖存儲(chǔ)器1019中，并以非易失性存儲(chǔ)器1018的數(shù)據(jù)寫速度被永久存儲(chǔ)在非易失性存儲(chǔ)器1018中。存儲(chǔ)在非易失性存儲(chǔ)器1018中的數(shù)據(jù)中的被頻繁使用的數(shù)據(jù)可以先被讀取然后被臨時(shí)存儲(chǔ)在緩沖存儲(chǔ)器1019中。換言之，緩沖存儲(chǔ)器1019可以用于提高SSD 1011的有效操作速度和/或減小錯(cuò)誤率。實(shí)施方式14圖55是根據(jù)本發(fā)明構(gòu)思的第十四實(shí)施方式的電子系統(tǒng)的方框圖。參考圖55，類似于參考圖1至圖53描述的半導(dǎo)體器件可以應(yīng)用于電子系統(tǒng)2100。 電子系統(tǒng)2100可以包括主體2110、微處理器單元2120、功率單元2130、功能單元2140和顯示控制器單元2150。主體2110可以是提供/形成在印刷電路板(PCB)上的母板。微處理器單元2120、功率單元2130、功能單元2140和顯示控制器單元2150可以被安裝在主體 2110中。顯示單元2160可以設(shè)置在主體2110之內(nèi)或之外。例如，顯示單元2160可以設(shè)置在主體2110的表面上以顯示被顯示控制器單元2150處理過的圖像。功率單元2130可以用于分配預(yù)定的電壓到微處理器單元2120、功能單元2140和顯示控制器單元2150，該預(yù)定的電壓可以從外部電池(未示出)提供然后根據(jù)所需的電壓電平被分流。微處理器單元2120可以從功率單元2130接收電壓，并控制功能單元2140和顯示單元2160。功能單元2140可以執(zhí)行電子系統(tǒng)2100的各種功能。例如，如果電子系統(tǒng) 2100是移動(dòng)電話，則功能單元2140可以包括能夠執(zhí)行移動(dòng)功能(諸如撥號)的各種部件； 向顯示單元2160提供圖像輸出；和通過與外部裝置2170通信而向揚(yáng)聲器提供聲音輸出。 當(dāng)照相機(jī)被一起安裝在電子系統(tǒng)2100內(nèi)時(shí)，功能單元2140可以用作照相機(jī)圖像處理器。在一些實(shí)施方式中，當(dāng)電子系統(tǒng)2100連接到存儲(chǔ)卡以提高容量時(shí)，功能單元2140 可以包括存儲(chǔ)卡控制器。功能單元2140可以通過有線或無線通信單元2180發(fā)送信號到外部裝置2170和/或從外部裝置2170接收信號。此外，如果電子系統(tǒng)2100使用通用串行總線(USB)以擴(kuò)展其功能，則功能單元2140可以用作接口控制器。類似于參考圖1至圖53描述的半導(dǎo)體器件可以應(yīng)用到微處理器單元2120和/或功能單元2140中的至少一個(gè)。例如，功能單元2140可以包括具有類似于圖1所示的構(gòu)造的存儲(chǔ)單元。在此情形下，位線(圖1的15)和字線(圖1的61、62、63和64)可以經(jīng)由主體2110電連接到微處理器單元2120。根據(jù)本發(fā)明構(gòu)思，字線可以依次堆疊在基板上，垂直于基板的位柱可以穿過字線延伸，存儲(chǔ)單元可以提供在位柱與字線之間。每個(gè)存儲(chǔ)單元可以包括電阻可變元件和肖特基二極管。肖特基二極管可以包括界面層和在界面層上的金屬硅化物層。界面層可以是本征半導(dǎo)體層或摻雜有相對低濃度的雜質(zhì)的半導(dǎo)體層。與常規(guī)結(jié)構(gòu)相比，肖特基二極管由于存在界面層而可以具有降低的漏電流。此外，字線可以是在低于電阻可變元件的臨界退化溫度的低沉積溫度下形成的低溫導(dǎo)電層。換言之，在字線的形成期間，可以減少和/或防止電阻可變元件的退化。結(jié)果，可以實(shí)現(xiàn)提供增加的集成和/或改善的操作特性的非易失性存儲(chǔ)器件。在附圖中通過附圖標(biāo)記示出或未示出的其他部件的名稱和功能將從其他附圖及說明書的描述而理解。以上是實(shí)施方式的示例，不應(yīng)理解為限制實(shí)施方式。雖然已經(jīng)描述了一些實(shí)施方式，但是本領(lǐng)域技術(shù)人員將容易理解，在實(shí)施方式中許多變形是可能的，而不本質(zhì)上背離本發(fā)明的新穎性教導(dǎo)和/或優(yōu)點(diǎn)。因此，所有這些變形旨在被包括在權(quán)利要求所定義的本發(fā)明構(gòu)思的范圍內(nèi)。在權(quán)利要求中，裝置加功能性條款旨在覆蓋在此被描述為執(zhí)行所述功能的結(jié)構(gòu)，而不僅是結(jié)構(gòu)上的等同物而且還包括等同的結(jié)構(gòu)。因此，應(yīng)該理解，以上是各種實(shí)施方式的示例而不應(yīng)理解為限于所公開的特定實(shí)施方式，對所公開的實(shí)施方式的變形以及其他的實(shí)施方式也旨在被包括在所附權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種非易失性存儲(chǔ)器件，包括基板；在所述基板上的第一字線；在所述第一字線上的絕緣層；在所述絕緣層上的第二字線，其中所述絕緣層位于所述第一字線與所述第二字線之間，且其中所述第一字線位于所述第二字線與所述基板之間；位柱，在關(guān)于所述基板的表面垂直的方向上與所述第一字線、所述絕緣層和所述第二字線相鄰地延伸，其中所述位柱是導(dǎo)電的；第一存儲(chǔ)單元，包括電耦接在所述第一字線與所述位柱之間的第一電阻可變元件，其中所述第一存儲(chǔ)單元還包括在所述第一字線與所述位柱之間與所述第一電阻可變元件串聯(lián)電耦接的第一二極管元件，且其中所述第一二極管元件包括第一金屬硅化物層和第一半導(dǎo)體層；和第二存儲(chǔ)單元，包括電耦接在所述第二字線與所述位柱之間的第二電阻可變元件，其中所述第二存儲(chǔ)單元還包括在所述第二字線與所述位柱之間與所述第二電阻可變元件串聯(lián)電耦接的第二二極管元件，且其中所述第二二極管元件包括第二金屬硅化物層和第二半導(dǎo)體層；其中所述位柱包括與所述第一和第二存儲(chǔ)單元相鄰并具有第一摻雜劑濃度的半導(dǎo)體材料，其中所述第一半導(dǎo)體層電耦接在所述第一金屬硅化物層與所述位柱的所述半導(dǎo)體材料之間，其中所述第二半導(dǎo)體層電耦接在所述第二金屬硅化物層與所述位柱的所述半導(dǎo)體材料之間，且其中所述第一半導(dǎo)體層和第二半導(dǎo)體層具有小于所述第一摻雜劑濃度的第二摻雜劑濃度。
2.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器件，其中所述位柱包括與所述第一字線相鄰的第一凹陷和與所述第二字線相鄰的第二凹陷，且其中所述第一半導(dǎo)體層延伸到所述第一凹陷中，所述第二半導(dǎo)體層延伸到所述第二凹陷中。
3.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器件，其中所述絕緣層包括第一絕緣層，所述非易失性存儲(chǔ)器件還包括在所述第二字線上的第二絕緣層，其中所述第二字線位于所述第一絕緣層與所述第二絕緣層之間，且其中所述第二金屬硅化物層被限制在所述第一絕緣層與所述第二絕緣層之間。
4.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器件，其中所述絕緣層包括第一絕緣層，所述非易失性存儲(chǔ)器件還包括在所述第二字線上的第二絕緣層，其中所述第二字線位于所述第一絕緣層與所述第二絕緣層之間，且其中所述第二半導(dǎo)體層被限制在所述第一絕緣層與所述第二絕緣層之間。
5.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器件，其中所述第一存儲(chǔ)單元還包括在所述第一電阻可變元件與所述第一金屬硅化物層之間的第一金屬氧化物電極，其中所述第二存儲(chǔ)單元還包括在所述第二電阻可變元件與所述第二金屬硅化物層之間的第二金屬氧化物電極，且其中所述第一金屬硅化物層和第二金屬硅化物層以及所述第一金屬氧化物電極和第二金屬氧化物電極包括相同的金屬。
6.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器件，其中所述第一字線和第二字線中的每個(gè)包括釕和/或鎢。
7.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器件，其中所述第一電阻可變元件和第二電阻可變元件中的每個(gè)包括過渡金屬氧化物、相變材料、固體電解質(zhì)和/或聚合物。
8.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器件，其中所述第一電阻可變元件包括在所述第一字線與所述基板之間以及在所述第一字線與所述絕緣層之間延伸的第一電阻可變元件層的一部分，且其中所述第二電阻可變元件包括在所述第二字線與所述絕緣層之間延伸的第二電阻可變元件層的一部分。
9.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器件，其中所述位柱包括被導(dǎo)電半導(dǎo)體材料的層圍繞的金屬位柱芯。
10.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器件，其中所述絕緣層包括第一絕緣層，所述非易失性存儲(chǔ)器件還包括在所述基板上的第三字線，其中所述第三字線與所述位柱相鄰； 在所述第三字線上的第二絕緣層；在所述第二絕緣層上的第四字線，其中所述第二絕緣層位于所述第三字線與所述第四字線之間，其中所述第三字線位于所述第四字線與所述基板之間，且其中所述第四字線與所述位柱相鄰；從所述位柱的相對兩側(cè)延伸的絕緣阻擋層，其中所述絕緣阻擋層和所述位柱位于所述第一字線與所述第三字線之間，且其中所述絕緣阻擋層與所述位柱位于所述第二字線與所述第四字線之間；第三存儲(chǔ)單元，包括電耦接在所述第三字線與所述位柱之間的第三電阻可變元件；和第四存儲(chǔ)單元，包括電耦接在所述第四字線與所述位柱之間的第四電阻可變元件。
11.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器件，其中所述第一字線和所述第二字線在關(guān)于所述基板的表面平行的第一方向上延伸，所述非易失性存儲(chǔ)器件還包括位線，在關(guān)于所述基板的所述表面平行的第二方向上延伸，其中所述第二方向不同于所述第一方向，且其中所述位線電耦接到所述位柱。
12.—種非易失性存儲(chǔ)器件，包括 基板；在所述基板上的第一字線； 在所述第一字線上的絕緣層；在所述絕緣層上的第二字線，其中所述絕緣層位于所述第一字線與所述第二字線之間，且其中所述第一字線位于所述第二字線與所述基板之間；在關(guān)于所述基板的表面垂直的方向上與所述第一字線、所述絕緣層和所述第二字線相鄰地延伸的位柱，其中所述位柱是導(dǎo)電的，且其中所述位柱包括具有第一摻雜劑濃度的半導(dǎo)體材料；第一存儲(chǔ)單元，包括在所述第一字線與所述位柱之間串聯(lián)電耦接的第一電阻可變元件和第一二極管元件，其中所述第一二極管元件包括第一金屬硅化物層；和第二存儲(chǔ)單元，包括在所述第二字線與所述位柱之間串聯(lián)電耦接的第二電阻可變元件和第二二極管元件，其中所述第二二極管元件包括第二金屬硅化物層；以及半導(dǎo)體層，所述半導(dǎo)體層圍繞所述位柱的與所述第一存儲(chǔ)單元和第二存儲(chǔ)單元相鄰的所述半導(dǎo)體材料，其中所述半導(dǎo)體層具有小于所述第一摻雜劑濃度的第二摻雜劑濃度，其中所述第一金屬硅化物層和所述第一電阻可變元件在所述半導(dǎo)體層與所述第一字線之間串聯(lián)電耦接，且其中所述第二金屬硅化物層和第二電阻可變元件在所述半導(dǎo)體層與所述第二字線之間串聯(lián)電耦接。
13.一種非易失性存儲(chǔ)器件，包括 基板；在所述基板上的第一字線； 在所述第一字線上的絕緣層；在所述絕緣層上的第二字線，其中所述絕緣層位于所述第一字線與所述第二字線之間，且其中所述第一字線位于所述第二字線與所述基板之間；位柱，在關(guān)于所述基板的表面垂直的方向上與所述第一字線、所述絕緣層和所述第二字線相鄰地延伸，其中所述位柱是導(dǎo)電的，其中所述位柱包括具有第一摻雜劑濃度的導(dǎo)電半導(dǎo)體材料；第一存儲(chǔ)單元，包括電耦接在所述第一字線與所述位柱之間的第一電阻可變元件，其中所述第一存儲(chǔ)單元還包括第一半導(dǎo)體層和第一金屬硅化物層，所述第一半導(dǎo)體層具有小于所述第一摻雜劑濃度的第二摻雜劑濃度，所述第一半導(dǎo)體層位于所述位柱與所述第一金屬硅化物層之間，所述第一電阻可變元件位于所述第一金屬硅化物層與所述第一字線之間；以及第二存儲(chǔ)單元，包括電耦接在所述第二字線與所述位柱之間的第二電阻可變元件，其中所述第二存儲(chǔ)單元還包括第二半導(dǎo)體層和第二金屬硅化物層，所述第二半導(dǎo)體層具有小于所述第一摻雜劑濃度的所述第二摻雜劑濃度，所述第二半導(dǎo)體層位于所述位柱與所述第二金屬硅化物層之間，所述第二電阻可變元件位于所述第二金屬硅化物層與所述第二字線之間。
14.根據(jù)權(quán)利要求13所述的非易失性存儲(chǔ)器件，其中所述第一和第二半導(dǎo)體層包括第一和第二本征半導(dǎo)體層。
15.一種非易失性存儲(chǔ)器件，包括 基板；在所述基板上的第一半導(dǎo)體字線，其中所述第一半導(dǎo)體字線具有第一摻雜劑濃度； 在所述第一半導(dǎo)體字線上的絕緣層；在所述絕緣層上的第二半導(dǎo)體字線，其中所述第二半導(dǎo)體字線具有所述第一摻雜劑濃度，其中所述絕緣層在所述第一半導(dǎo)體字線與第二半導(dǎo)體字線之間，且其中所述第一半導(dǎo)體字線在所述第二半導(dǎo)體字線與所述基板之間；在關(guān)于所述基板的表面垂直的方向上與所述第一半導(dǎo)體字線、所述絕緣層和所述第二半導(dǎo)體字線相鄰地延伸的位柱，其中所述位柱是導(dǎo)電的；第一存儲(chǔ)單元，包括電耦接在所述第一半導(dǎo)體字線與所述位柱之間的第一電阻可變元件，其中所述第一存儲(chǔ)單元還包括第一二極管元件，所述第一二極管元件包括第一半導(dǎo)體層和第一金屬硅化物層，所述第一半導(dǎo)體層具有小于所述第一摻雜劑濃度的第二摻雜劑濃度，所述第一電阻可變元件在所述第一金屬硅化物層與所述位柱之間，所述第一半導(dǎo)體層在所述第一金屬硅化物層與所述第一半導(dǎo)體字線之間；以及第二存儲(chǔ)單元，包括電耦接在所述第二半導(dǎo)體字線與所述位柱之間的第二電阻可變元件，其中所述第二存儲(chǔ)單元還包括第二二極管元件，所述第二二極管元件包括第二半導(dǎo)體層和第二金屬硅化物層，所述第二半導(dǎo)體層具有小于所述第一摻雜劑濃度的第二摻雜劑濃度，所述第二電阻可變元件在所述第二金屬硅化物層與所述位柱之間，所述第二半導(dǎo)體層在所述第二金屬硅化物層與所述第二半導(dǎo)體字線之間。
16.根據(jù)權(quán)利要求15所述的非易失性存儲(chǔ)器件，其中所述第一半導(dǎo)體字線包括第一多晶硅字線，且其中所述第二半導(dǎo)體字線包括第二多晶硅字線。
17.一種電子系統(tǒng)，包括 微處理器；和非易失性存儲(chǔ)器件，與所述微處理器電耦接，所述非易失性存儲(chǔ)器件包括 基板；在所述基板上的第一字線； 在所述第一字線上的絕緣層；在所述絕緣層上的第二字線，其中所述絕緣層在所述第一字線與所述第二字線之間， 且其中所述第一字線在所述第二字線與所述基板之間；位柱，在關(guān)于所述基板的表面垂直的方向上與所述第一字線、所述絕緣層和所述第二字線相鄰地延伸，其中所述位柱是導(dǎo)電的；第一存儲(chǔ)單元，包括電耦接在所述第一字線與所述位柱之間的第一電阻可變元件；和第二存儲(chǔ)單元，包括電耦接在所述第二字線與所述位柱之間的第二電阻可變元件。
18.—種制造非易失性存儲(chǔ)器件的方法，所述方法包括在基板上形成第一、第二和第三間隔開的絕緣層，該第一、第二和第三間隔開的絕緣層在關(guān)于所述基板的表面平行的方向上延伸；形成位柱，所述位柱在關(guān)于所述基板的所述表面垂直的方向上與所述第一、第二和第三間隔開的絕緣層相鄰地延伸；形成第一和第二存儲(chǔ)單元，其中所述第一存儲(chǔ)單元包括在所述第一與第二絕緣層之間電耦接到所述位柱的第一電阻可變元件，且其中所述第二存儲(chǔ)單元包括在所述第二與第三絕緣層之間電耦接到所述位柱的第二電阻可變元件；和形成第一和第二字線，其中所述第一字線在所述第一與第二絕緣層之間，所述第一存儲(chǔ)單元電耦接在所述第一字線與所述位柱之間，其中所述第二字線在所述第二與第三絕緣層之間，所述第二存儲(chǔ)單元電耦接在所述第二字線與所述位柱之間，且其中所述第一字線在所述第二字線與所述基板之間。
19.根據(jù)權(quán)利要求18所述的方法，其中所述位柱包括具有第一摻雜劑濃度的導(dǎo)電半導(dǎo)體材料，其中所述第一存儲(chǔ)單元還包括第一半導(dǎo)體層和第一金屬硅化物層，所述第一半導(dǎo)體層具有低于所述第一摻雜劑濃度的第二摻雜劑濃度，所述第一半導(dǎo)體層在所述位柱的所述半導(dǎo)體材料與所述第一金屬硅化物層之間，所述第一電阻可變元件在所述第一金屬硅化物層與所述第一字線之間，以及其中所述第二存儲(chǔ)單元還包括第二半導(dǎo)體層和第二金屬硅化物層，所述第二半導(dǎo)體層具有低于所述第一摻雜劑濃度的所述第二摻雜劑濃度，所述第二半導(dǎo)體層在所述位柱的所述半導(dǎo)體材料與所述第二金屬硅化物層之間，所述第二電阻可變元件在所述第二金屬硅化物層與所述第二字線之間。
20.根據(jù)權(quán)利要求19所述的方法，其中形成所述第一和第二存儲(chǔ)單元包括使用選擇外延生長形成第一和第二半導(dǎo)體層。
21.根據(jù)權(quán)利要求19所述的方法，其中所述第一金屬硅化物層被限制在所述第一與第二絕緣層之間，且其中所述第二金屬硅化物層被限制在所述第二與第三絕緣層之間。
22.根據(jù)權(quán)利要求18所述的方法，其中形成所述第一和第二字線包括在形成包括所述第一和第二電阻可變元件的第一和第二存儲(chǔ)單元之后形成所述第一和第二字線，其中形成所述第一和第二字線包括在低于所述第一和第二電阻可變元件的臨界退化溫度的沉積溫度下形成所述第一和第二字線。
23.根據(jù)權(quán)利要求18所述的方法，其中形成所述第一和第二字線包括在形成包括所述第一和第二電阻可變元件的第一和第二存儲(chǔ)單元之后形成所述第一和第二字線，其中形成所述第一和第二字線包括在不高于400攝氏度的沉積溫度下形成所述第一和第二字線。
24.根據(jù)權(quán)利要求18所述的方法，其中形成所述第一、第二和第三間隔開的絕緣層包括在所述第一和第二絕緣層之間形成第一犧牲層以及在所述第二和第三絕緣層之間形成第二犧牲層，所述方法還包括在形成所述位柱之后和形成所述第一和第二字線之前，去除所述第一和第二犧牲層。
25.根據(jù)權(quán)利要求M所述的方法，還包括在去除所述第一和第二犧牲層之后且在形成所述第一和第二存儲(chǔ)單元之前，在所述位柱的暴露在所述第一和第二絕緣層之間和暴露在所述第二和第三絕緣層之間的相應(yīng)部分中形成第一和第二凹陷。
26.根據(jù)權(quán)利要求18所述的方法，其中形成所述位柱包括形成被導(dǎo)電半導(dǎo)體材料圍繞的金屬柱。
全文摘要
本發(fā)明提供一種具有電阻可變元件的非易失性存儲(chǔ)器件、相關(guān)系統(tǒng)及方法。一種非易失性存儲(chǔ)器件可以包括在基板上的第一字線、在第一字線上的絕緣層和在絕緣層上的第二字線，使得絕緣層在第一字線與第二字線之間。位柱可以在關(guān)于基板的表面垂直的方向上與第一字線、絕緣層和第二字線相鄰地延伸，位柱可以是導(dǎo)電的。此外，第一存儲(chǔ)單元可以包括電耦接在第一字線與位柱之間的第一電阻可變元件，第二存儲(chǔ)單元可以包括電耦接在第二字線與位柱之間的第二電阻可變元件。還討論了相關(guān)的方法和系統(tǒng)。
文檔編號H01L45/00GK102468321SQ20111035529
公開日2012年5月23日 申請日期2011年11月10日 優(yōu)先權(quán)日2010年11月10日
發(fā)明者姜尚范, 宋宇彬, 樸仁善, 樸興圭, 李炳讚, 白寅圭 申請人:三星電子株式會(huì)社