專利名稱：一種基于wlp封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)的規(guī)模擴展方法
一種基于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)的規(guī)模擴展方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路設(shè)計和封裝技術(shù)領(lǐng)域，具體涉及一種基于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)的規(guī)模擴展方法。
背景技術(shù)：
隨著集成電路制造工藝進入45_22nm階段，在單個芯片上集成晶體管數(shù)目已經(jīng)達幾十億這個規(guī)模，使得實現(xiàn)陣列規(guī)模的結(jié)構(gòu)成為可能。北京大學深圳研究生院集成微系統(tǒng)實驗室提出的一種適用于并行計算技術(shù)的統(tǒng)一架構(gòu)的陣列處理結(jié)構(gòu)，并針對該結(jié)構(gòu)申請專利“一種可重構(gòu)算子的陣列結(jié)構(gòu)201110083948.2”。該陣列結(jié)構(gòu)含有豐富的可重構(gòu)運算算子、存儲算子支持處理的需求，同時大量的路徑算子和布線資源支持數(shù)據(jù)傳輸?shù)膶崿F(xiàn)，該系統(tǒng)適用于可重構(gòu)算子的設(shè)計能夠反復(fù)編程支撐多種應(yīng)用實現(xiàn)的需要。不同的應(yīng)用對陣列結(jié)構(gòu)的規(guī)模需求不一樣，為了滿足不同的需求，需要提供多個系列的不同規(guī)模的可重構(gòu)算子陣列結(jié)構(gòu)。本專利提出一種基于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)的規(guī)模擴展方法，只設(shè)計一種規(guī)模的可重構(gòu)算子陣列結(jié)構(gòu)芯片，在晶圓級將多個該類陣列結(jié)構(gòu)芯片連接后封裝，從而形成任意規(guī)模的可重構(gòu)算子陣列結(jié)構(gòu)芯片。

發(fā)明內(nèi)容本發(fā)明的目的是提供一種基于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)的規(guī)模擴展方法，使得同一種設(shè)計可適應(yīng)不同規(guī)模的應(yīng)用需求。為實現(xiàn)上述目的，本發(fā)明提供一種基于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)的規(guī)模擴展方法。所述 方法通過在晶圓級將多個可重構(gòu)算子陣列結(jié)構(gòu)芯片的臨近IO相連，單個芯片的未連接IO作為陣列結(jié)構(gòu)的IO被引出，經(jīng)過切割和封裝，從而形成多種規(guī)模的陣列結(jié)構(gòu)芯片。步驟如下:步驟一:光刻，在晶圓上所有可重構(gòu)算子陣列結(jié)構(gòu)芯片的IO處形成連接通孔，在需要連接的IO之間形成通道，其它地方被絕緣的氧化物所覆蓋；所述步驟一中需要連接的IO為鄰近可重構(gòu)算子陣列結(jié)構(gòu)芯片相鄰邊的10，根據(jù)需要可以將η個鄰近芯片的相鄰邊的IO相連，η代表等于大于I的整數(shù)；所述步驟一中鄰近芯片的分布可以是一維線性相鄰，也可是二維相鄰；步驟二:蒸鋁，填充IO的連接通孔以及IO之間的通道，形成第一層金屬層；所述步驟二中將需要引出的IO通過連接通孔引到第一層金屬上，為最后引到芯片外做準備。同時在第一層金屬上實現(xiàn)鄰近芯片的相鄰邊的IO的連接。步驟三:光刻，在需要連接出的IO處形成連接通孔，其它地方被絕緣氧化物所覆蓋;步驟四:蒸鋁，填充IO的連接通孔，露出電性端子；步驟五:在每個電性端子處生長凸點；
步驟六:以凸點之間的區(qū)域為界進行切割，得到不同規(guī)模的可重構(gòu)算子陣列結(jié)構(gòu)
-H-* I I
心片；步驟七:在單個獨立芯片的外圍覆蓋一層封裝材料，露出凸點。所述步驟七是為了給單個獨立的芯片提供一層保護，使其不易被損傷。本發(fā)明的有益效果是:本發(fā)明提供一種基于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)的規(guī)模擴展方法，使得同一種設(shè)計可適應(yīng)不同規(guī)模的應(yīng)用需求。

圖1為一種基于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)的規(guī)模擴展方法流程圖的實施例；圖2為一種裝載可重構(gòu)算子陣列結(jié)構(gòu)芯片的晶圓示意圖；圖3為一種4個可重構(gòu)算子陣列結(jié)構(gòu)芯片搭建的更大規(guī)模陣列結(jié)構(gòu)示意圖；圖4至圖11為圖1所示流程中封裝體示意圖。
具體實施方式

本申請的特征及優(yōu)點將通過實施例，結(jié)合附圖進行說明。本發(fā)明提出一種基于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)的規(guī)模擴展方法，所述方法通過在晶圓級將多個可重構(gòu)算子陣列結(jié)構(gòu)芯片的臨近IO相連，單個芯片的未連接IO作為陣列結(jié)構(gòu)的IO被引出，從而形成更大規(guī)模的陣列結(jié)構(gòu)。該方法可以使得同一種設(shè)計可適應(yīng)不同規(guī)模的應(yīng)用需求。所述方法的步驟如圖1所示。步驟一 SlOl:光刻，在晶圓上所有可重構(gòu)算子陣列結(jié)構(gòu)芯片的IO處形成連接通孔，在需要連接的1O之間形成通道，其它地方被絕緣的氧化物所覆蓋。SlOl中所述晶圓即圖2中的201，在201上分布著很多可重構(gòu)算子陣列結(jié)構(gòu)芯片202，其IO分布在四周。根據(jù)應(yīng)用的需要可以將η個鄰近芯片的相鄰邊的IO相連，η代表等于大于I的整數(shù)。同時鄰近芯片的分布可以是一維線性相鄰，也可是二維相鄰。203、204、205,206分別為2個、3個、4個、6個芯片組成更大規(guī)模的可重構(gòu)算子陣列結(jié)構(gòu)。

在圖三中給出了以二維相鄰方式進行規(guī)模擴展的可重構(gòu)算子陣列結(jié)構(gòu)芯片的IO連接示意圖。301為單個可重構(gòu)算子陣列結(jié)構(gòu)芯片，302為10，303為相鄰芯片鄰近邊IO相連的連接線。步驟二 S102:蒸鋁，填充IO的連接通孔以及IO之間的通道，形成第一層金屬層。將SlOl中形成的連接通孔和通道填充鋁，形成導(dǎo)電的第一層金屬層，沒有被通道相連的IO為最后引出芯片外做準備。步驟三S103:光刻，在需要連接出的IO處形成連接通孔，其它地方被絕緣氧化物
所覆蓋。步驟四S104:蒸鋁，填充IO的連接通孔，露出電性端子。所謂電性端子即可以與外界進行相連的導(dǎo)電引腳。步驟五S105:在每個電性端子處生長凸點。所述S105中的凸點為封裝完成后與其它元件連接的單元。
步驟六S106:以凸點之間的區(qū)域為界進行切割，得到不同規(guī)模的可重構(gòu)算子陣列結(jié)構(gòu)芯片。步驟七S107:步驟七:在單個獨立芯片的外圍覆蓋一層封裝材料，露出凸點。所述S107是為了給單個獨立的芯片提供一層保護，使其不易被損傷。在圖4至圖11中，針對圖1中每步流程進行了圖示說明。圖4中401為晶圓，402為晶圓上的10。圖5即對應(yīng)S101，在402處形成連接通孔501，在需要連接的402之間形成通道502，其它地方被絕緣的氧化物503所覆蓋。圖6即對應(yīng)S102，用鋁601填充501和502，形成第一層金屬層。圖7即對應(yīng)S103，在需要引出的IO處形成連接通孔701，其它地方被絕緣氧化物702覆蓋。圖8即對應(yīng)S104，用鋁801填充701，802為可導(dǎo)電的電性端子。圖9即對應(yīng)S105，在802上生長凸點901。圖10即對應(yīng)S106，將晶圓進行切割，得到不同規(guī)模的可重構(gòu)算子陣列結(jié)構(gòu)芯片。圖11即對應(yīng)S107，在單個獨立的可重構(gòu)算子陣列結(jié)構(gòu)芯片外圍形成一層封裝材料1101，為該芯片提供保護。以上內(nèi)容是結(jié)合實施方式對本發(fā)明所作的進一步詳細說明，不能認定本發(fā)明的具體實施只局限于這些說明。對于本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡單推演或替換，都應(yīng)當視為屬于本發(fā)明的保護范圍。
權(quán)利要求
1.一種基于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)的規(guī)模擴展方法，所述方法即通過在晶圓級將多個可重構(gòu)算子陣列結(jié)構(gòu)芯片的臨近IO相連，未連接IO引出，經(jīng)過切割和封裝，從而形成更大規(guī)模的陣列結(jié)構(gòu)芯片。其特征在于:所述方法步驟一為光刻，在晶圓上所有芯片的IO處形成連接通孔，在需要連接的IO之間形成通道；
2.如權(quán)利要求1所述的一種基于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)的規(guī)模擴展方法，其特征在于:所述方法步驟一中需要連接的IO為鄰近可重構(gòu)算子陣列結(jié)構(gòu)芯片相鄰邊的10，根據(jù)需要可以將η個鄰近芯片的相鄰邊的IO相連，η代表等于大于I的整數(shù)；
3.如權(quán)利要求1所述的一種基于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)的規(guī)模擴展方法，其特征在于:所述方法步驟一中鄰近芯片的分布可以是一維線性相鄰，也可是二維相鄰;
4.如權(quán)利要求1所述的一種基于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)的規(guī)模擴展方法，其特征在于:所述方法步驟二為蒸鋁，填充步驟一中得到的I的連接通孔以及IO之間的通道，形成第一層金屬層；
5.如權(quán)利要求1所述的一種基于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)的規(guī)模擴展方法，其特征在于:所述方法步驟三為光刻，在需要連接出的IO處形成連接通孔，其它地方被絕緣氧化物所覆蓋；
6.如權(quán)利要求1所述的一種基于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)的規(guī)模擴展方法，其特征在于:所述方法步驟四為蒸鋁，填充IO的連接通孔，露出電性端子；
7.如權(quán)利要求1所述的一種基于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)的規(guī)模擴展方法，其特征在于:所述方法步驟五為在每個電性端子處生長凸點；
8.如權(quán)利要求1所述的一種基于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)的規(guī)模擴展方法，其特征在于:所述方法步驟六為以凸點之間的區(qū)域為界進行切割，得到不同規(guī)模的可重構(gòu)算子陣列結(jié)構(gòu)芯片；
9.如權(quán)利要求1所述的一種基于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)的規(guī)模擴展方法，其特征在于:所述方法步驟七為在單個獨立芯片的外圍覆蓋一層封裝材料，露出凸點。
全文摘要
本發(fā)明公開了一種基于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)的規(guī)模擴展方法，所述方法即通過在晶圓級將多個可重構(gòu)算子陣列結(jié)構(gòu)芯片的臨近IO相連，未連接IO引出，經(jīng)過切割和封裝，從而形成多種規(guī)模的陣列結(jié)構(gòu)芯片。步驟包括光刻，在晶圓上所有芯片的IO處形成連接通孔，在需要連接的IO之間形成通道；蒸鋁，填充IO的連接通孔以及IO之間的通道，形成第一層金屬層；光刻，在需要連接出的IO處形成連接通孔；蒸鋁，填充IO的連接通孔，露出電性端子；在每個電性端子處生長凸點；切割，得到不同規(guī)模的可重構(gòu)算子陣列結(jié)構(gòu)芯片；單個獨立芯片的外圍覆蓋一層封裝材料，提供保護。本發(fā)明提供一種基于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)的規(guī)模擴展方法，使得同一種設(shè)計可適應(yīng)不同規(guī)模的應(yīng)用需求。
文檔編號H01L21/50GK103107103SQ20111035764
公開日2013年5月15日 申請日期2011年11月11日 優(yōu)先權(quán)日2011年11月11日
發(fā)明者雍珊珊, 王新安, 藍晶, 吳承昊, 龍曉波, 高國華 申請人:北京大學深圳研究生院, 南通富士通微電子股份有限公司