專利名稱：制造雙極晶體管的方法和雙極晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造雙極晶體管的方法，包括提供包括有源區(qū)的襯底；沉積疊層；以及在所述疊層中至少部分地在有源區(qū)上形成基極窗口。本發(fā)明還涉及一種根據(jù)這種方法制造的雙極晶體管。
背景技術(shù)：
現(xiàn)如今許多電子設(shè)備合并了以射頻工作的功能，例如移動通信設(shè)備。按照節(jié)省成本的方式實現(xiàn)這種功能并不是微不足道的。眾所周知的是雙極晶體管特別適用于處理射頻 (RF)域的信號。然而，基于硅雙極晶體管技術(shù)制造集成電路(IC)比例如互補金屬氧化物半導(dǎo)體(CMOS) IC更加昂貴，并且在CMOS技術(shù)中更加易于實現(xiàn)器件特征尺寸的減小。CMOS技術(shù)節(jié)省成本的本性已經(jīng)導(dǎo)致將CMOS技術(shù)接受為制造包括IC的多種半導(dǎo)體部件的主流技術(shù)選擇。然而，CMOS晶體管的擊穿特性限制了 RF應(yīng)用中CMOS晶體管的有用性，除非在 CMOS工藝中實現(xiàn)高成本措施來改善這些特性。這些高成本措施典型地抑制了 RF-CMOS技術(shù)用于制造諸如模擬混合信號(AMD)器件之類的小體積器件。由于這些原因，已經(jīng)試圖使用CMOS工藝流程來生產(chǎn)雙極晶體管，從而提供其中雙極晶體管可以用于處理RF信號的混合技術(shù)IC。在W02010/066630A1中提供了這種IC的示例。工藝研發(fā)者所面臨的挑戰(zhàn)是在產(chǎn)生能夠處理高頻信號的良好質(zhì)量雙極晶體管的同時、對CMOS工藝進行的更改應(yīng)該保持較少。例如，可以在WO 2003/100845A1中找到包括按照CMOS工藝流程形成的異質(zhì)結(jié)雙極晶體管的低復(fù)雜度IC的示例。然而，這種基于CMOS技術(shù)的雙極晶體管的應(yīng)用并非沒有問題。具體地，難以制造具有相對較寬發(fā)射極面積的幾個相同雙極晶體管。例如，對于必須能夠處理大電流的雙極晶體管而言，需要較寬的發(fā)射極面積。為了產(chǎn)生相同的雙極晶體管，需要使得相同芯片上不同雙極晶體管之間的工藝變化最小化。例如，這在實現(xiàn)電流鏡時是需要的，其中必須盡可能精確地限定兩個電流源之間的比率，以確保電流鏡的可靠操作。建立相對較大發(fā)射極面積(例如具有超過2μπι寬度的基極窗口)的主要問題在于，在為了填充基極窗口而對在襯底上沉積的發(fā)射極材料進行平面化期間，不但從基極窗口外部而且從基極窗口內(nèi)部去除了過多的發(fā)射極材料。這稱為凹陷變形(dishing)，并且當(dāng)使用化學(xué)機械拋光(CMP)時尤其存在該問題。CMP步驟典型地停止于襯底上的抗拋光層，例如Si3N4氮化物層。當(dāng)增加基極窗口的尺寸(寬度或長度)時(應(yīng)該注意的是基極窗口的尺寸支配了發(fā)射極的尺寸)，由于在CMP步驟中對多晶硅沉積之后所得到的結(jié)構(gòu)進行平面化時諸如多晶硅之類的發(fā)射極材料的相對柔軟度，凹陷變形效應(yīng)對于具有超過2 μ m寬度的基極窗口而言可能變得如此明顯，使得從基極窗口內(nèi)部去除了所有的發(fā)射極材料。

發(fā)明內(nèi)容
本發(fā)明旨在提供了一種根據(jù)本文開始段落所述的制造雙極晶體管的方法，其中可以在不要求附加工藝步驟的情況下增加基極窗口尺寸并因此增加發(fā)射極尺寸。本發(fā)明還提供了一種按照這種方式制造的雙極晶體管。根據(jù)本發(fā)明的一個方面，提出了一種制造雙極晶體管的方法，包括提供包括有源區(qū)的襯底；在所述襯底上沉積疊層(lay Stack)；在所述疊層中至少部分地在有源區(qū)上形成基極窗口 ；在所述基極窗口中形成至少一個柱子(Pillar)，其中所述柱子的至少一部分是抗拋光的；在所得到的結(jié)構(gòu)上沉積發(fā)射極材料，從而填充所述基極窗口 ；以及通過拋光來平面化所沉積的發(fā)射極材料。本發(fā)明基于以下認識提供至少一部分具有抗拋光性的至少一個柱子，可以在很大程度上避免在諸如CMP步驟之類的平面化拋光步驟期間基極窗口中發(fā)射極材料的凹陷變形，從而擴展了發(fā)射極的可以實現(xiàn)的最大尺寸，即發(fā)射極的最大寬度和長度。在實施例中，所述疊層包括絕緣層、導(dǎo)電層和諸如氮化物層之類的保護層。這里應(yīng)該注意的是已知可以通過在各個單獨的晶體管周圍放置多個層(諸如多晶硅、STI等)的平鋪貼片(tile)或CMP偽體(dummy)來防止不同器件之間的CMP凹陷變形。在現(xiàn)有技術(shù)中，平鋪是大多數(shù)自動化的工藝，并且平鋪貼片周圍不被電荷載流子流動的區(qū)域包圍，以便保持芯片的功能性。相反，在本發(fā)明中，將由小柱子組成的專用CMP偽體放置為在單個器件內(nèi)部例如由電荷載流子流動的區(qū)域包圍，即在基極窗口中，以促進相對較寬或較長器件的制造。柱子用作貼片，并且防止拋光焊盤磨擦過深入到相對較軟的發(fā)射極材料中(例如多晶硅)，從而顯著地減小了發(fā)射極區(qū)域的凹陷變形。應(yīng)該理解的是對于較小寬度的雙極晶體管，可以省略CMP偽體。在優(yōu)選實施例中，柱子是在形成基極窗口的同時形成的疊層柱子。因為這只要求改變基極窗口掩模的布局，所以可以在不要求附加的工藝步驟情況下形成柱子。在另外優(yōu)選的實施例中，保護層是氮化物層，因為氮化物(特別是Si3N4層)對于諸如CMP之類的拋光步驟而言具有良好的選擇性。有利地，所述方法還包括在基極窗口中生長外延層；以及在沉積發(fā)射極材料之前在所述外延層上形成側(cè)壁間隔體。這允許在基極窗口內(nèi)部形成高質(zhì)量的基極，優(yōu)選地所述外延層包括SiGe:C層，其中SiGe層中的碳含量抑制了 SiGe層中的硼雜質(zhì)向外擴散到達發(fā)射極材料。根據(jù)本發(fā)明的另一個方面，提出了一種異質(zhì)結(jié)雙極晶體管，包括包括有源區(qū)的襯底；在襯底上在有源區(qū)上方的基極/發(fā)射極疊層，所述基極/發(fā)射極疊層包括在有源區(qū)上方的基極層和在所述基極層上方的發(fā)射極區(qū)；所述基極/發(fā)射極疊層還圍繞延伸通過基極層和發(fā)射極區(qū)的至少一個柱子，所述柱子的至少一部分是抗拋光的。具有由基極/發(fā)射極疊層包圍的抗拋光部分的柱子的存在確保了與現(xiàn)有技術(shù)器件相比，可以擴展基極/發(fā)射極疊層，因為可以通過CMP去除過多的發(fā)射極材料，而不存在如前所述的凹陷變形效應(yīng)。雙極晶體管的基極/發(fā)射極疊層可以圍繞多個所述柱子，優(yōu)選地所述柱子不沿一直線放置，因為這進一步增加基極/發(fā)射極疊層的可達到的尺寸，而不會通過CMP凹陷變形不利地顯著影響發(fā)射極，并且對于晶體管性能的有害影響最小。利用本發(fā)明，可以常規(guī)的生產(chǎn)諸如異質(zhì)結(jié)雙極晶體管(HBT)或雙極結(jié)型晶體管(BJT)之類的雙極晶體管，其中形成基極/發(fā)射極疊層的基極窗口的寬度至少是2 μ m。這種雙極晶體管可以有利地集成到集成電路(IC)中，優(yōu)選地集成到還包括至少一個場效應(yīng)晶體管(具體地，MOS晶體管)的IC中。可以按照節(jié)省成本的方式制造這種IC， 同時這種IC適用于諸如AMS處理之類的RF應(yīng)用領(lǐng)域。


參考附圖并且作為非限制性示例更加詳細地描述本發(fā)明的實施例，其中圖l(a)_(g)示意性地示出了本發(fā)明方法的優(yōu)選實施例；以及圖2示意性地示出了根據(jù)本發(fā)明實施例的雙極晶體管的頂視圖。
具體實施例方式應(yīng)該理解的是附圖只是示意性的并且沒有按比例繪制。還應(yīng)該理解的是貫穿附圖相同的附圖標(biāo)記用于表示相同或類似的部分。圖1示出了本發(fā)明方法的第一實施例。在步驟(a)，提供襯底10，在襯底中形成有有源區(qū)22。襯底10可以是任意合適的襯底，例如硅襯底等等。在某一階段，襯底10典型地包括集電極區(qū)(未示出)，可以按照任意合適的方式形成集電極區(qū)，例如通過形成外延層或者通過注入。注入更加節(jié)省成本。有源區(qū)以諸如淺溝槽隔離(STI)30之類的橫向隔離為邊界。在襯底10中形成STI 30是眾所周知的，并且為了簡明的目的不進一步說明。在步驟(b)，生長諸如低k電介質(zhì)或氧化硅(SiO2) 32之類的柵極電介質(zhì)32，隨后是沉積諸如多晶硅層之類的導(dǎo)電層34和保護層36，優(yōu)選地所述保護層是諸如Si3N4層之類的氮化物層。再次，這些層的形成是眾所周知的，并且可以按照任意合適的方式實現(xiàn)。在步驟(c)中通過基極窗口刻蝕對在步驟(b)中形成的疊層開口，以形成基極窗口 38，以暴露出有源區(qū)20。為此，可以在保護層36上形成圖案化的光致抗蝕劑層(未示出)，所述光致抗蝕劑層包括暴露出保護層36的其中將要形成基極窗口的那部分區(qū)域的開口。在實施例中，使用多個選擇性刻蝕步驟選擇性地去除保護層36(例如使用氮化物刻蝕)、隨后選擇性刻蝕來去除導(dǎo)電層34 (例如包括CF4、Cl2、HBr和O2的多晶硅刻蝕配方)和選擇性刻蝕來去除電介質(zhì)或絕緣層32 (例如通過使用選擇性氧化物刻蝕)，來執(zhí)行基極窗口刻蝕。調(diào)節(jié)用于形成基極窗口 38的基極窗口掩模(未示出)，使得疊層的至少一個柱子 40保留在基極窗口 38內(nèi)部。盡管沒有具體地示出，可以在這一階段將選擇性注入的集電極 (SIC)注入到襯底10的有源區(qū)22中，并且隨后進行退火。例如As等任意合適雜質(zhì)可以用于這種注入。在該注入之后，按照任意合適的方式，例如通過剝離，來去除限定了基極窗口 38的光致抗蝕劑層。在優(yōu)選的實施例中，基極窗口 38具有矩形形狀，其中CMP偽體或柱子40由絕緣層 32、導(dǎo)電層34和保護層36構(gòu)成。CMP偽體或柱子40可以是邊長為0. 2至0. 6 μ m的正方形，但是應(yīng)該理解的是柱子40可以具有任意其他合適的形狀。基極窗口 38典型地包括1 個到10個之間的CMP偽體，然后依賴于柱子40的尺寸和基極窗口 38的尺寸，基極窗口 38 可以包括更多的CMP偽體或柱子40。優(yōu)選地，柱子40不沿一直線放置。其原因在于電荷載流子也必須在雙極晶體管的基極層中橫向地流動。已經(jīng)發(fā)現(xiàn)如果將柱子40沿一直線放置， 例如排列成行，這對于電荷載流子遷移率具有有害影響，從而增加了基極電阻。此外，如果柱子40沒有沿一直線放置，則抗凹陷變形性更佳。
所述方法如步驟(d)所示進行，在步驟(d)中在所得到的結(jié)構(gòu)上外延生長基極層 42。在生長外延基極層42之前，可以通過氫烘焙(hydrogen bake)來鈍化暴露的硅表面。 在優(yōu)選實施例中，基極層42是疊層，疊層包括未摻雜硅層，用于促進氮化物上SiGe C層的成核現(xiàn)象(nucleation)；未摻雜SiGe C集電極-基極間隔體；硼摻雜SiGe: C基極；未摻雜 SiGe:C基極-發(fā)射極間隔體；摻雜Si發(fā)射極蓋層(cap)。在上述這些層中，優(yōu)選地碳含量在0.2%左右，并且優(yōu)選地鍺含量在20%左右。如本身已知的，SiGe:C層中的碳防止了硼雜質(zhì)從硼摻雜基極的向外擴散。然而應(yīng)該理解的是，本發(fā)明的HBT中基極的確切的組成和結(jié)構(gòu)并不重要；可以選擇任意合適的基極構(gòu)造。應(yīng)該注意的是，因為在柱子40上也形成了基極層42，所以基極層42的外延生長也增加了柱子40的尺寸。如步驟(e)所示，隨后在基極窗口 38中形成側(cè)壁間隔體44。在非限制性示例中， 將側(cè)壁間隔體44形成為ONO疊層，即通過在基極窗口 38的暴露表面上形成原硅酸四乙酯 (TEOS)層、隨后進行氮化物襯里(line)沉積和另一 TEOS沉積來形成，隨后用基于C4F8/Ar 的刻蝕配方對ONO疊層進行處理以形成側(cè)壁間隔體，其中ONO疊層的氮化物襯里用作刻蝕停止層?？梢酝ㄟ^合適的氮化物刻蝕(例如H3PO4中的濕法刻蝕)從所得結(jié)構(gòu)的表面上去除暴露的氮化物襯里。應(yīng)該注意的是側(cè)壁間隔體44的形成還增加了柱子40的厚度。在步驟(f)中，在所得到的結(jié)構(gòu)上沉積發(fā)射極材料46，從而填充基極窗口 38。在優(yōu)選實施例中，發(fā)射極材料是As摻雜多晶硅(poly-Si)?？赡苄枰紫葟幕鶚O窗口 38底部處的外延基極層42中去除任何殘留的側(cè)壁間隔體材料，例如TE0S?？梢园凑杖我夂线m的方式沉積發(fā)射極材料46。在沉積發(fā)射極材料46之后，使所得的結(jié)構(gòu)經(jīng)歷拋光步驟，優(yōu)選地是CMP步驟，以去除多余的發(fā)射極材料46，如步驟(g)所示。因為拋光步驟終止于保護層36上，所以該層的在柱子40頂部上形成拋光貼片的那些部分防止了基極窗口中發(fā)射極區(qū)46的過度凹陷變形。在這一階段應(yīng)該注意的是，盡管在發(fā)射極46的有源區(qū)中放置柱子40不會有害地影響晶體管性能，但是它將減小發(fā)射極面積，并且因此減小諸如HBT或BJT之類的雙極晶體管的總電流容量。例如，對于其中矩形基極窗口 38的尺寸為3X5. 12ym(LXW)、并且由于每一側(cè)的外延基極層42和的側(cè)壁間隔體44而具有0. 2 μ m的偏移值的器件，在不包括CMP 偽體40的情況下，發(fā)射極46的有效面積是(5. 12-2*0. 2)* (3-2*0. 2) = 12. 272 μ m2。在長度為0. 4μ m的發(fā)射極區(qū)域中包括兩個正方形CMP偽體40，這將發(fā)射極46的有效面積減小了 2*(0. 4+2*0. 2)2 = 1. 28um2。這意味著由CMP偽體或柱子40消耗的有效面積只是發(fā)射極面積的10%。與此同時，發(fā)射極電阻的增加也是10%的量級。然而，面積(即總電流) 和發(fā)射極電阻兩者可以通過HBT的基極窗口 38的寬度或長度的少量增加來補償，以恢復(fù) 12. 272um2的有效面積。圖2示出了根據(jù)本發(fā)明方法實施例制造的雙極晶體管的頂視圖。保護層36包圍了在基極窗口中形成的基極/發(fā)射極疊層，該疊層包括外延生長的基極層42、電絕緣側(cè)壁間隔體44和發(fā)射極材料46 (優(yōu)選地是多晶硅)，其中一個或多個柱子40形成為具有諸如氮化物之類的抗拋光材料的暴露表面，以防止基極窗口 38中發(fā)射極材料46的過度凹陷變形。 在圖2中可以認識到通過外延基極層42和側(cè)壁間隔體44對柱子40進行擴展。對于本領(lǐng)域普通技術(shù)人員而言顯而易見的是，圖2中示意性所示的頂視圖不是最終完成的雙極晶體管，典型地還要求另外的處理步驟以完成本發(fā)明的雙極晶體管，另外的處理步驟包括去除保護層36、隨后形成發(fā)射極、基極、集電極和襯底觸點(未示出)。然而，因為這些處理步驟可以由本領(lǐng)域技術(shù)人員常規(guī)地實現(xiàn)，為了簡明目的沒有明確地描述這些處理步驟。這里需要強調(diào)的是，優(yōu)選的是在形成基極窗口 38的同時形成柱子40，因為這簡單地要求在基極窗口掩模中包括柱子40，使得可以產(chǎn)生所述柱子40，而對于制造工藝沒有附加成本。這是針對現(xiàn)有技術(shù)的重要改進，在現(xiàn)有技術(shù)中必須調(diào)節(jié)CMP工藝以減少發(fā)射極區(qū) 46的凹陷變形，而由于這種調(diào)節(jié)不能防止在非常寬的發(fā)射極(例如具有幾個ym寬的基極窗口的雙極晶體管)中的凹陷變形，所以這種調(diào)節(jié)要求顯著的附加投入并且具效果有限。然而應(yīng)該理解的是，不一定與基極窗口 38同時地形成柱子40。在替代實施例中， 可以在停止于絕緣層32上的同時形成基極窗口 38，隨后可以例如用諸如氮化物之類的合適的抗拋光材料填充基極窗口 38、隨后對其進行圖案化以形成柱子40，隨后去除絕緣層 32，并且所述方法如圖1的步驟(d)所示那樣進行。這當(dāng)然是一種成本更高的方法，因為其要求附加的處理步驟和附加的掩模來形成柱子40，但是該方法帶來相同的技術(shù)結(jié)果，即防止在諸如CMP步驟之類的拋光步驟中發(fā)射極區(qū)域46的過度凹陷變形。其中在形成基極窗口 38之后形成柱子40的其他變體對于本領(lǐng)域普通技術(shù)人員而言是顯然的。應(yīng)該注意的是上述實施例說明而不是限制本發(fā)明，并且本領(lǐng)域普通技術(shù)人員在不脫離所附權(quán)利要求范圍的情況下能夠設(shè)計許多替代實施例。在權(quán)利要求中，放置在圓括號中的任何附圖標(biāo)記不應(yīng)該解釋為限制權(quán)利要求。詞語“包括”不排除除了權(quán)利要求中所列舉的元素或步驟以外其他元素或步驟的存在。元素前的詞語“一”不排除存在多個這種元素。本發(fā)明可以通過包括幾個明確元件的硬件來實現(xiàn)。在枚舉了幾種裝置的設(shè)備權(quán)利要求中，可以通過一個相同硬件項來實現(xiàn)這些裝置中的幾個。事實僅在于在相互不同的從屬權(quán)利要求中使用的特定措施并不表示不能有利地使用這些措施的組合。
權(quán)利要求
1.一種制造雙極晶體管的方法，包括 提供包括有源區(qū)(22)的襯底(10)； 在所述襯底上沉積疊層；在所述疊層中至少部分地在有源區(qū)上形成基極窗口(38)；在所述基極窗口中形成至少一個柱子(40)，其中所述柱子的至少一部分是抗拋光的； 在所得到的結(jié)構(gòu)上沉積發(fā)射極材料(46)，從而填充所述基極窗口 ；以及通過拋光對沉積的發(fā)射極材料進行平面化。
2.根據(jù)權(quán)利要求1所述的方法，其中所述疊層包括在襯底上的絕緣層(32)、導(dǎo)電層 (34)和保護層(36)。
3.根據(jù)權(quán)利要求1或2所述的方法，其中通過化學(xué)機械拋光來執(zhí)行平面化步驟。
4.根據(jù)權(quán)利要求1-3中任一項所述的方法，其中所述至少一個柱子(40)是在形成基極窗口(38)的同時形成的疊層柱子。
5.根據(jù)權(quán)利要求1-4中任一項所述的方法，還包括 在基極窗口(38)中生長外延層(42)；以及在沉積發(fā)射極材料(46)之前在所述外延層上形成側(cè)壁間隔體(44)。
6.一種雙極晶體管，包括 包括有源區(qū)(22)的襯底(10)；在襯底上在所述有源區(qū)上方的基極/發(fā)射極疊層，所述基極/發(fā)射極疊層包括在有源區(qū)上方的基極層(42)和在所述基極層上方的發(fā)射極區(qū)(46)；所述基極/發(fā)射極疊層還圍繞延伸通過基極層和發(fā)射極區(qū)的至少一個柱子(40)，所述柱子的至少一部分具有抗拋光性。
7.根據(jù)權(quán)利要求6所述的雙極晶體管，其中所述基極層包括與發(fā)射極區(qū)接壤的垂直部分，所述發(fā)射極區(qū)(46)的側(cè)壁通過相應(yīng)的側(cè)壁間隔體(44)與所述垂直部分電絕緣。
8.根據(jù)權(quán)利要求6或7所述的雙極晶體管，其中所述基極層(42)包外延生長的SiGe:C層。
9.根據(jù)權(quán)利要求6-8中任一項所述的雙極晶體管，其中所述基極/發(fā)射極疊層圍繞多個所述柱子(40)。
10.根據(jù)權(quán)利要求9所述的雙極晶體管，其中所述柱子(40)不沿一直線放置。
11.根據(jù)權(quán)利要求6-10中任一項所述的雙極晶體管，其中上表面是氮化物層。
12.根據(jù)權(quán)利要求10所述的雙極晶體管，其中所述至少一個柱子(42)包括絕緣層 (32)、導(dǎo)電層(34)和氮化物層(36)。
13.根據(jù)權(quán)利要求6-11中任一項所述的雙極晶體管，其中所述發(fā)射極區(qū)(46)的寬度是至少2 μ m。
14.一種集成電路，包括根據(jù)權(quán)利要求6-13中任一項所述的雙極晶體管。
15.根據(jù)權(quán)利要求14所述的集成電路，還包括至少一個場效應(yīng)晶體管，具體地是MOS晶體管。
全文摘要
公開了一種制造雙極晶體管的方法，包括提供包括有源區(qū)(22)的襯底(10)；沉積疊層；在所述疊層中在有源區(qū)上方形成基極窗口(38)；在所述基極窗口中形成至少一個柱子(40)，其中所述柱子的一部分是抗拋光的；在所得到的結(jié)構(gòu)上沉積發(fā)射極材料(46)，從而填充所述基極窗口；以及通過拋光來平面化所沉積的發(fā)射極材料。還公開了一種根據(jù)該方法制造的雙極晶體管。
文檔編號H01L29/737GK102479704SQ20111037552
公開日2012年5月30日 申請日期2011年11月23日 優(yōu)先權(quán)日2010年11月26日
發(fā)明者埃弗利娜·格里德萊特, 布蘭迪恩·杜利茲, 托尼·范胡克, 漢斯·莫騰斯, 約翰尼斯·唐克斯 申請人:Nxp股份有限公司