專利名稱：一種半導體器件的制造方法
技術領域：
本發(fā)明涉及半導體制造工藝，具體而言涉及一種形成嵌入式鍺硅(e-SiGe)的方法。
背景技術：
在28nm半導體制程中，嵌入式鍺硅是經(jīng)常應用的工藝技術。然而，將嵌入式鍺硅的形成過程有效地集成到整個半導體制程中是非常有挑戰(zhàn)性的。對于CMOS而言，為了更好地控制在PMOS部分用于形成嵌入式鍺硅的凹槽的深度，通常在襯底上先形成一雙層犧牲層，此雙層犧牲層的構成為:下層是氧化物，上層是氮化硅；在PMOS部分形成嵌入式鍺硅之后，采用濕法清洗工藝去除PMOS部分的柵極結構的柵極硬掩蔽層(其構成材料通常為氮化硅)以及NMOS部分的雙層犧牲層中的上層氮化硅時，由于雙層犧牲層中的下層氧化物的阻擋，無法同時去除NMOS部分的柵極結構的柵極硬掩蔽層，從而導致相應工序的增加，不利于提高生產(chǎn)效率及降低制造成本。因此，需要提出一種方法，以解決上述問題。

發(fā)明內(nèi)容
針對現(xiàn)有技術的不足，本發(fā)明提供一種半導體器件的制造方法，包括:提供半導體襯底，所述半導體襯底具有NMOS區(qū)和PMOS區(qū)，且在所述半導體襯底上形成有柵極結構以及位于柵極結構兩側的源/漏區(qū)；在所述半導體襯底上形成一氧化物層以覆蓋所述柵極結構，并在所述氧化物層上形成一犧牲層；蝕刻所述犧牲層，以露出所述柵極結構頂部的所述氧化物層；去除所述柵極結構頂部的所述氧化物層，并去除剩余的所述犧牲層；在所述氧化物層上形成一氮化硅層以覆蓋所述柵極結構；蝕刻所述PMOS區(qū)中源/漏區(qū)上方的所述氮化硅層和所述氧化物層以及所述半導體襯底，以在所述PMOS區(qū)的源/漏區(qū)中形成一凹槽；在所述凹槽中形成嵌入式鍺硅層。進一步，采用化學氣相沉積工藝形成所述氧化物層。進一步，所述氧化物層的厚度小于所述柵極結構的高度的10%。進一步，所述犧牲層的材料為有機材料層。進一步，所述犧牲層的材料為底部抗反射涂層。進一步，采用旋涂工藝形成所述犧牲層。 進一步，采用干法蝕刻工藝回蝕刻所述犧牲層。進一步，采用干法蝕刻工藝去除所述柵極結構頂部的所述氧化物層。進一步，采用灰化工藝去除剩余的所述犧牲層。進一步，采用化學氣相沉積工藝形成所述氮化硅層。進一步，所述氮化硅層和所述氧化物層構成一雙層犧牲層。進一步，在形成所述凹槽之前，還包括:在所述氮化硅層上形成一光致抗蝕劑層，圖形化所述光致抗蝕劑層以露出所述半導體襯底的PMOS區(qū)。
進一步，采用干法蝕刻工藝縱向蝕刻所述PMOS區(qū)中源/漏區(qū)上方的所述氮化硅層和所述氧化物層以及所述半導體襯底。進一步，采用選擇性外延生長工藝在所述凹槽中形成嵌入式鍺硅層。進一步，所述柵極結構包括依次層疊的柵極介電層、柵極材料層和柵極硬掩蔽層。進一步，在形成所述嵌入式鍺硅層之后，還包括:采用濕法清洗工藝去除所述氮化硅層和所述柵極結構的柵極硬掩蔽層。進一步，所述濕法清洗工藝的腐蝕液為熱磷酸。根據(jù)本發(fā)明，在PMOS部分形成嵌入式鍺硅之后，可以同時去除PMOS部分的柵極結構的柵極硬掩蔽層以及NMOS部分的雙層犧牲層中的上層氮化硅和柵極結構的柵極硬掩蔽層，從而將嵌入式鍺硅工藝更好地集成到整個半導體制程中。


本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。附圖中:
圖1A-圖1G為本發(fā)明提出的形成嵌入式鍺硅的方法的各步驟的示意性剖面 圖2為本發(fā)明提出的形成嵌入式鍺硅的方法的流程圖。
具體實施例方式在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領域公知的一些技術特征未進行描述。為了徹底理解本發(fā)明，將在下列的描述中提出詳細的步驟，以便闡釋本發(fā)明提出的形成嵌入式鍺硅的方法。顯然，本發(fā)明的施行并不限定于半導體領域的技術人員所熟習的特殊細節(jié)。本發(fā)明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發(fā)明還可以具有其他實施方式。應當理解的是，當在本說明書中使用術語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。下面，參照圖1A-圖1G和圖2來描述本發(fā)明提出的形成嵌入式鍺硅的方法的詳細步驟。參照圖1A-圖1G，其中示出了本發(fā)明提出的形成嵌入式鍺硅的方法的各步驟的示意性剖面圖。首先，如圖1A所示，提供半導體襯底100，所述半導體襯底100的構成材料可以采用未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅、絕緣體上硅(SOI)等。作為示例，在本實施例中，半導體襯底100選用單晶硅材料構成。在半導體襯底100中形成有隔離結構101，所述隔離結構101為淺溝槽隔離(STI)結構或者局部氧化硅(LOCOS)隔離結構。作為示例，在本實施例中，所述隔離結構101為淺溝槽隔離(STI)結構，其將半導體襯底100分為NMOS區(qū)和PMOS區(qū)。所述半導體襯底100中還形成有各種阱(well)結構，為了簡化，圖示中予以省略。在所述半導體襯底100上形成有柵極結構，作為一個示例，所述柵極結構可包括自下而上依次層疊的柵極介電層、柵極材料層和柵極硬掩蔽層。柵極介電層可包括氧化物，如，二氧化硅(SiO2)層。柵極材料層可包括多晶硅層、金屬層、導電性金屬氮化物層、導電性金屬氧化物層和金屬硅化物層中的一種或多種，其中，金屬層的構成材料可以是鎢(W)、鎳(Ni)或鈦(Ti);導電性金屬氮化物層可包括氮化鈦(TiN)層；導電性金屬氧化物層可包括氧化銥(IrO2)層；金屬硅化物層可包括硅化鈦(TiSi)層。柵極硬掩蔽層可包括氧化物層、氮化物層、氮氧化物層和無定形碳中的一種或多種，其中，氧化物層可包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、正硅酸乙酯(TE0S)、未摻雜硅玻璃(USG)、旋涂玻璃(S0G)、高密度等離子體(HDP)或旋涂電介質(zhì)(S0D);氮化物層可包括氮化硅(Si3N4)層；氮氧化物層可包括氮氧化硅(SiON)層。本實施例中，所述柵極介電層為氧化物層，所述柵極材料層為多晶硅層，所述柵極硬掩蔽層為氮化硅層。此外，作為示例，在所述半導體襯底100上還形成有位于柵極結構兩側且緊靠柵極結構的間隙壁結構。其中，間隙壁結構可以包括至少一層氧化物層和/或至少一層氮化物層。上述形成阱(well)結構、隔離結構、柵極結構以及間隙壁結構的工藝步驟已經(jīng)為本領域技術人員所熟習，在此不再詳細加以描述。此外，在形成所述間隙壁結構之前，還包括LDD注入以在源/漏區(qū)形成輕摻雜漏(LDD)結構及Halo注入以調(diào)節(jié)閾值電壓Vt和防止源/漏耗盡層的穿通。在形成所述間隙壁結構之后，還包括源/漏注入。這里，需要特別說明的是，在形成所述柵極結構之前，可以在所述半導體襯底100上形成一氧化物層，以使所述半導體襯底100和所述隔離結構101在后續(xù)工藝步驟中免受不必要的損耗。接下來，在所述半導體襯底100上形成一氧化物層102以覆蓋所述柵極結構，所述氧化物層102的厚度小于所述柵極結構的高度的10%。采用化學氣相沉積工藝形成所述氧化物層102。然后，在所述氧化物層102上形成一犧牲層103，所述犧牲層103的材料為有機材料層，本實施例優(yōu)選底部抗反射涂層(BARC)。采用旋涂工藝形成所述犧牲層103。接著，如圖1B所示，采用干法蝕刻工藝回蝕刻所述犧牲層103，以露出所述柵極結構頂部的所述氧化物層102。其中，所使用的蝕刻氣體為O2，O2的流量為lO-lOOsccm，功率為 5O-5OOW,壓力為 3_10mTorr。接著，如圖1C所示，采用干法蝕刻工藝去除所述柵極結構頂部的所述氧化物層102。其中，所使用的蝕刻氣體為CF4, CF4的流量為10-1000sccm，功率為50-500W，壓力為3-1OmTorr0然后，采用灰化工藝去除剩余的所述犧牲層103。接著，如圖1D所示，在所述氧化物層102上形成一氮化硅層104以覆蓋所述柵極結構。采用化學氣相沉積工藝形成所述氮化硅層104。所述氮化硅層104和所述氧化物層102構成一雙層犧牲層，其作用是控制后續(xù)形成的用于形成嵌入式鍺硅的凹槽的深度。然后，在所述氮化硅層104上形成一光致抗蝕劑層105，圖形化所述光致抗蝕劑層105以露出所述半導體襯底100的PMOS區(qū)。接著，如圖1E所示，采用干法蝕刻工藝縱向蝕刻所述PMOS區(qū)中源/漏區(qū)上方的所述氮化硅層104和所述氧化物層102以及所述半導體襯底100，以在所述PMOS區(qū)的源/漏區(qū)中形成一凹槽106。所述縱向蝕刻所使用的蝕刻氣體包括含氟氣體(CF4、CHF3、CH2F2等)、稀釋氣體(抱、隊等)以及氧氣。接著，如圖1F所示，采用選擇性外延生長工藝在所述凹槽106中形成嵌入式鍺硅層107。所述選擇性外延生長工藝可以采用低壓化學氣相沉積(LPCVD)、等離子體增強化學氣相沉積(PECVD)、超高真空化學氣相沉積(UHVCVD)、快速熱化學氣相沉積(RTCVD)和分子束外延(MBE)中的一種。接著，如圖1G所示，采用濕法清洗工藝去除所述氮化硅層104和所述柵極結構的柵極硬掩蔽層。所述濕法清洗工藝的腐蝕液為熱磷酸。至此，完成了根據(jù)本發(fā)明示例性實施例的方法實施的全部工藝步驟，接下來，可以通過后續(xù)工藝完成整個半導體器件的制作，所述后續(xù)工藝與傳統(tǒng)的半導體器件加工工藝完全相同。根據(jù)本發(fā)明，在PMOS部分形成嵌入式鍺硅之后，可以同時去除PMOS部分的柵極結構的柵極硬掩蔽層以及NMOS部分的所述雙層犧牲層中的上層氮化硅和柵極結構的柵極硬掩蔽層，從而將嵌入式鍺硅工藝更好地集成到整個半導體制程中。參照圖2，其中示出了本發(fā)明提出的形成嵌入式鍺硅的方法的流程圖，用于簡要示出整個制造工藝的流程。在步驟201中，提供半導體襯底，所述半導體襯底具有NMOS區(qū)和PMOS區(qū)，且在所述半導體襯底上形成有柵極結構以及位于柵極結構兩側的源/漏區(qū)；
在步驟202中，在所述半導體襯底上形成一氧化物層以覆蓋所述柵極結構，并在所述氧化物層上形成一犧牲層；
在步驟203中，蝕刻所述犧牲層，以露出所述柵極結構頂部的所述氧化物層；
在步驟204中，去除所述柵極結構頂部的所述氧化物層，并去除剩余的所述犧牲層； 在步驟205中，在所述氧化物層上形成一氮化硅層以覆蓋所述柵極結構；
在步驟206中，蝕刻所述PMOS區(qū)中源/漏區(qū)上方的所述氮化硅層和所述氧化物層以及所述半導體襯底，以在所述PMOS區(qū)的源/漏區(qū)中形成一凹槽；
在步驟207中，在所述凹槽中形成嵌入式鍺硅層；
在步驟208中，去除所述氮化硅層和所述柵極結構的柵極硬掩蔽層。本發(fā)明已經(jīng)通過上述實施例進行了說明，但應當理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領域技術人員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護的范圍以內(nèi)。本發(fā)明的保護范圍由附屬的權利要求書及其等效范圍所界定。
權利要求
1.一種半導體器件的制造方法，包括: 提供半導體襯底，所述半導體襯底具有NMOS區(qū)和PMOS區(qū)，且在所述半導體襯底上形成有柵極結構以及位于柵極結構兩側的源/漏區(qū)； 在所述半導體襯底上形成一氧化物層以覆蓋所述柵極結構，并在所述氧化物層上形成一犧牲層； 蝕刻所述犧牲層，以露出所述柵極結構頂部的所述氧化物層； 去除所述柵極結構頂部的所述氧化物層，并去除剩余的所述犧牲層； 在所述氧化物層上形成一氮化硅層以覆蓋所述柵極結構； 蝕刻所述PMOS區(qū)中源/漏區(qū)上方的所述氮化硅層和所述氧化物層以及所述半導體襯底，以在所述PMOS區(qū)的源/漏區(qū)中形成一凹槽； 在所述凹槽中形成嵌入式鍺硅層。
2.根據(jù)權利要求1所述的方法，其特征在于，采用化學氣相沉積工藝形成所述氧化物層。
3.根據(jù)權利要求1或2所述的方法，其特征在于，所述氧化物層的厚度小于所述柵極結構的高度的10%。
4.根據(jù)權利要求1所述的方法，其特征在于，所述犧牲層的材料為有機材料層。
5.根據(jù)權利要求4所述的方法，其特征在于，所述犧牲層的材料為底部抗反射涂層。
6.根據(jù)權利要求1所述的方法，其特征在于，采用旋涂工藝形成所述犧牲層。
7.根據(jù)權利要求1所述的方法，其特征在于，采用干法蝕刻工藝回蝕刻所述犧牲層。
8.根據(jù)權利要求1所述的方法，其特征在于，采用干法蝕刻工藝去除所述柵極結構頂部的所述氧化物層。
9.根據(jù)權利要求1所述的方法，其特征在于，采用灰化工藝去除剩余的所述犧牲層。
10.根據(jù)權利要求1所述的方法，其特征在于，采用化學氣相沉積工藝形成所述氮化硅層。
11.根據(jù)權利要求1所述的方法，其特征在于，所述氮化硅層和所述氧化物層構成一雙層犧牲層。
12.根據(jù)權利要求1所述的方法，其特征在于，在形成所述凹槽之前，還包括:在所述氮化硅層上形成一光致抗蝕劑層，圖形化所述光致抗蝕劑層以露出所述半導體襯底的PMOS區(qū)。
13.根據(jù)權利要求1所述的方法，其特征在于，采用干法蝕刻工藝縱向蝕刻所述PMOS區(qū)中源/漏區(qū)上方的所述氮化硅層和所述氧化物層以及所述半導體襯底。
14.根據(jù)權利要求1所述的方法，其特征在于，采用選擇性外延生長工藝在所述凹槽中形成嵌入式鍺硅層。
15.根據(jù)權利要求1所述的方法，其特征在于，所述柵極結構包括依次層疊的柵極介電層、柵極材料層和柵極硬掩蔽層。
16.根據(jù)權利要求15所述的方法，其特征在于，在形成所述嵌入式鍺硅層之后，還包括:采用濕法清洗工藝去除所述氮化硅層和所述柵極結構的柵極硬掩蔽層。
17.根據(jù)權利要求16所述的方法，其特征在于，所述濕法清洗工藝的腐蝕液為熱磷酸。
全文摘要
本發(fā)明提供一種半導體器件的制造方法，包括提供半導體襯底，所述半導體襯底具有NMOS區(qū)和PMOS區(qū)，且在所述半導體襯底上形成有柵極結構以及位于柵極結構兩側的源/漏區(qū)；在所述半導體襯底上形成一氧化物層以覆蓋所述柵極結構，并在所述氧化物層上形成一犧牲層；蝕刻所述犧牲層，以露出所述柵極結構頂部的所述氧化物層；去除所述柵極結構頂部的所述氧化物層，并去除剩余的所述犧牲層；在所述氧化物層上形成一氮化硅層以覆蓋所述柵極結構；蝕刻所述PMOS區(qū)中源/漏區(qū)上方的所述氮化硅層和所述氧化物層以及所述半導體襯底，以在所述PMOS區(qū)的源/漏區(qū)中形成一凹槽；在所述凹槽中形成嵌入式鍺硅層。根據(jù)本發(fā)明，可以將嵌入式鍺硅工藝更好地集成到整個半導體制程中。
文檔編號H01L21/8238GK103151311SQ201110400078
公開日2013年6月12日 申請日期2011年12月6日 優(yōu)先權日2011年12月6日
發(fā)明者韓秋華, 隋運奇 申請人:中芯國際集成電路制造(上海)有限公司