專(zhuān)利名稱(chēng)：集成半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成半導(dǎo)體器件及其制造方法，尤其涉及包括電阻器的集成半導(dǎo)體器件及其制造方法。
背景技術(shù)：
集成半導(dǎo)體器件通常包括場(chǎng)效應(yīng)晶體管。對(duì)于傳統(tǒng)的場(chǎng)效應(yīng)晶體管的柵極疊層結(jié)構(gòu)，其柵極層一般包含諸如多晶硅的導(dǎo)電材料，并且其柵極電介質(zhì)層一般包含諸如娃氧化物的電介質(zhì)材料。隨著半導(dǎo)體器件的尺寸不斷減小，業(yè)界已普遍采用包含金屬元素的導(dǎo)電材料(通常稱(chēng)為金屬材料)來(lái)形成柵極層，并采用具有高介電常數(shù)的電介質(zhì)材料(通常稱(chēng)為高K電介質(zhì)材料)來(lái)形成柵極電介質(zhì)層。這就是所謂的高K電介質(zhì)-金屬柵極(HKMG)工藝。除了場(chǎng)效應(yīng)晶體管之外，集成半導(dǎo)體器件通常還包括電阻器。傳統(tǒng)的電阻器一般由摻雜的多晶硅形成，并且通常還采用阻擋層來(lái)避免電阻器的電阻由于硅化而降低。另外，美國(guó)專(zhuān)利N0.7, 749, 822B2公開(kāi)了一種由電介質(zhì)層、導(dǎo)電層和多晶娃層的疊層結(jié)構(gòu)在場(chǎng)效應(yīng)晶體管區(qū)域和電阻器區(qū)域中分別形成場(chǎng)效應(yīng)晶體管的柵極疊層結(jié)構(gòu)和電阻器的方法。在該方法中，在電阻器區(qū)域中，電介質(zhì)層上的導(dǎo)電層和該導(dǎo)電層的中間部分上的未摻雜多晶硅層一起用作電阻器體(resistor body)，該導(dǎo)電層的端部上的摻雜多晶硅層用作電阻器端子，并且還形成有電連接至該電阻器端子的接觸；或者，電介質(zhì)層上的導(dǎo)電層自身用作電阻器體，并且還形成有電連接至該導(dǎo)電層的端部的接觸。該導(dǎo)電層例如是包含鈦氮化物(TiN)或鉭碳化物(TaC)的金屬層，并且例如是厚度為Inm至7nm的薄層。但是，本發(fā)明的發(fā)明人意識(shí)到，在如美國(guó)專(zhuān)利N0.7，749，822B2中那樣的半導(dǎo)體制造工藝中，電阻器的電阻通常較小。這在電阻器是由具有高導(dǎo)電性的材料(諸如金屬材料)形成的情況下尤其如此。因此，希望能夠進(jìn)一步增大電阻器的電阻。

發(fā)明內(nèi)容
鑒于以上問(wèn)題提出本發(fā)明。本發(fā)明的目的之一是提供一種集成半導(dǎo)體器件及其制造方法，其能夠在半導(dǎo)體制造工藝中相比于現(xiàn)有技術(shù)增大電阻器的電阻。根據(jù)本發(fā)明的一個(gè)方面，提供了一種集成半導(dǎo)體器件，所述集成半導(dǎo)體器件包括形成在半導(dǎo)體襯底的有源區(qū)處的場(chǎng)效應(yīng)晶體管和形成在所述半導(dǎo)體襯底的隔離區(qū)上的電阻器，其特征在于，所述場(chǎng)效應(yīng)晶體管包括由從下至上依次布置的電介質(zhì)層、第一導(dǎo)電層和第二導(dǎo)電層的各自部分形成的柵極疊層結(jié)構(gòu)；以及所述電阻器包括由第一導(dǎo)電層的環(huán)形部分形成的電阻器體以及由第二導(dǎo)電層在所述電阻器體的端部上的部分形成的電阻器端子?？蛇x地,第一導(dǎo)電層包含金屬兀素?？蛇x地，第一導(dǎo)電層包含選自T1、Ta、TiN、TiAl、TaC和TaN的材料。
可選地，第一導(dǎo)電層的厚度在10人至100人的范圍內(nèi)?？蛇x地，所述環(huán)形部分的寬度在Inm至IOnm的范圍內(nèi)?？蛇x地，所述第一導(dǎo)電層包括多個(gè)導(dǎo)電子層。可選地,第二導(dǎo)電層包含選自多晶娃、Al、W和Ag的材料。可選地，所述電介質(zhì)層包含高K電介質(zhì)材料?？蛇x地，所述高K電介質(zhì)材料包含鉿元素?？蛇x地，所述高K電介質(zhì)材料選自Hf02、HfSiO, HfSiON和HfZr04。可選地，所述集成半導(dǎo)體器件還包括電連接至所述場(chǎng)效應(yīng)晶體管的接觸和電連接至所述電阻器端子的接觸?？蛇x地，電連接至所述場(chǎng)效應(yīng)晶體管的所述接觸和電連接至所述電阻器端子的所述接觸相互電連接。根據(jù)本發(fā)明的另一方面，提供了一種制造集成半導(dǎo)體器件的方法，其特征在于，包括如下步驟:在半導(dǎo)體襯底上依次形成電介質(zhì)層、第一導(dǎo)電層和第二導(dǎo)電層；通過(guò)對(duì)所述電介質(zhì)層、第一導(dǎo)電層和第二導(dǎo)電層進(jìn)行第一圖案化處理，在所述半導(dǎo)體襯底的有源區(qū)和隔離區(qū)上分別形成場(chǎng)效應(yīng)晶體管的柵極疊層結(jié)構(gòu)和電阻器疊層結(jié)構(gòu)；在所述柵極疊層結(jié)構(gòu)和所述電阻器疊層結(jié)構(gòu)的外側(cè)形成第一側(cè)壁間隔件；通過(guò)第二圖案化處理，去除所述電阻器疊層結(jié)構(gòu)的第二導(dǎo)電層在其端部之間的部分；在所述電阻器疊層結(jié)構(gòu)的內(nèi)側(cè)形成第二側(cè)壁間隔件；以及以所述第二側(cè)壁間隔件為掩模，去除所述電阻器疊層結(jié)構(gòu)的第一導(dǎo)電層的一部分，從而形成所述電阻器疊層結(jié)構(gòu)的第一導(dǎo)電層的環(huán)形部分?？蛇x地,第一導(dǎo)電層包含金屬兀素。可選地，第一導(dǎo)電層包含選自T1、Ta、TiN、TiAl、TaC和TaN的材料?？蛇x地，第一導(dǎo)電層的厚度在10人至100人的范圍內(nèi)?？蛇x地，所述環(huán)形部分的寬度在Inm至IOnm的范圍內(nèi)。可選地，所述第一導(dǎo)電層包括多個(gè)導(dǎo)電子層?？蛇x地，第二導(dǎo)電層包含選自多晶硅、A1、W和Ag的材料?？蛇x地，所述電介質(zhì)層包含高K電介質(zhì)材料?？蛇x地，所述高K電介質(zhì)材料包含鉿元素。可選地，所述高K電介質(zhì)材料選自Hf02、HfSiO, HfSiON和HfZr04。可選地，所述方法還包括如下步驟:在形成所述環(huán)形部分之后，去除第二側(cè)壁間隔件，在所述半導(dǎo)體襯底上形成層間電介質(zhì)層，并在所述層間電介質(zhì)層中分別形成電連接至所述場(chǎng)效應(yīng)晶體管的接觸和電連接至所述電阻器疊層結(jié)構(gòu)的第二導(dǎo)電層的端部的接觸?？蛇x地，所述方法還包括如下步驟:將電連接至所述場(chǎng)效應(yīng)晶體管的所述接觸和電連接至所述電阻器疊層結(jié)構(gòu)的第二導(dǎo)電層的所述端部的所述接觸相互電連接。本發(fā)明的集成半導(dǎo)體器件及其制造方法的優(yōu)點(diǎn)之一是能夠在半導(dǎo)體制造工藝中相比于現(xiàn)有技術(shù)增大電阻器的電阻。


被包含于說(shuō)明書(shū)中并構(gòu)成其一部分的附圖示出本發(fā)明的實(shí)施例，并與描述一起用于解釋本發(fā)明的原理。
要注意的是，在附圖中，為了便于描述，各個(gè)部分的尺寸可能并不是按照實(shí)際的比例關(guān)系繪制的。并且，相同或相似的附圖標(biāo)記在附圖中表示相同或相似的部件。圖1A IH是根據(jù)本發(fā)明實(shí)施例的制造集成半導(dǎo)體器件的方法的各步驟后的示意性截面圖，并且圖1I是圖1F IH中的一個(gè)電阻器的示意性俯視圖；以及圖2是根據(jù)本發(fā)明實(shí)施例的制造集成半導(dǎo)體器件的方法的流程圖。從參照附圖對(duì)示例性實(shí)施例的以下詳細(xì)描述，本發(fā)明的目的、特征和優(yōu)點(diǎn)將變得明顯。
具體實(shí)施例方式下面參照附圖描述本發(fā)明。應(yīng)注意，以下的描述在本質(zhì)上僅是解釋性和示例性的，決不作為對(duì)本發(fā)明及其應(yīng)用或使用的任何限制。除非另外特別說(shuō)明，否則，在實(shí)施例中闡述的部件和步驟的相對(duì)布置以及數(shù)字表達(dá)式和數(shù)值并不限制本發(fā)明的范圍。另外，本領(lǐng)域技術(shù)人員已知的技術(shù)、方法和裝置可能不被詳細(xì)討論，但在適當(dāng)?shù)那闆r下意在成為說(shuō)明書(shū)的一部分。根據(jù)本發(fā)明，由電介質(zhì)層、第一導(dǎo)電層和第二導(dǎo)電層的疊層結(jié)構(gòu)在半導(dǎo)體襯底的有源區(qū)和隔離區(qū)上分別形成場(chǎng)效應(yīng)晶體管的柵極疊層結(jié)構(gòu)和電阻器疊層結(jié)構(gòu)，其中電阻器包括由第一導(dǎo)電層的環(huán)形部分形成的電阻器體。由于第一導(dǎo)電層的環(huán)形部分用作電阻器體，因此電阻器體的垂直于電流方向的截面積被減小，這使得特別是在第一導(dǎo)電層具有高導(dǎo)電性(例如包含金屬元素，即為金屬層)的情況下，能夠相比于現(xiàn)有技術(shù)增大電阻器的電阻。此外，從下面的描述將理解，在本發(fā)明中，由于可以通過(guò)控制間隔件的厚度來(lái)控制第一導(dǎo)電層的環(huán)形部分的寬度，因此能夠使得第一導(dǎo)電層的環(huán)形部分的寬度較窄，這有利于電阻器的電阻的進(jìn)一步增大。下面參照?qǐng)D1A II和圖2詳細(xì)描述本發(fā)明的示例性實(shí)施例。其中，圖1A IH是根據(jù)本發(fā)明實(shí)施例的制造集成半導(dǎo)體器件的方法的各步驟后的示意性截面圖，圖11是圖1F IH中的一個(gè)電阻器的示意性俯視圖，并且圖2是根據(jù)本發(fā)明實(shí)施例的制造集成半導(dǎo)體器件的方法的流程圖。首先，在圖2的步驟210中，在半導(dǎo)體襯底100上依次形成電介質(zhì)層115、第一導(dǎo)電層120和第二導(dǎo)電層125 (參見(jiàn)圖1A)。半導(dǎo)體襯底100的類(lèi)型不受特別限制，其例如可以是Si襯底、絕緣體上硅(SOI)襯底或其它任何合適的襯底?？梢酝ㄟ^(guò)本領(lǐng)域任何合適的處理，在半導(dǎo)體襯底100中形成諸如淺溝槽隔離(STI)的隔離區(qū)105，并在相鄰的隔離區(qū)105之間限定有源區(qū)110?？梢酝ㄟ^(guò)本領(lǐng)域任何合適的處理，在半導(dǎo)體襯底100上形成從下至上依次布置的電介質(zhì)層115、第一導(dǎo)電層120和第二導(dǎo)電層125的疊層結(jié)構(gòu)。電介質(zhì)層115的材料不受特別限制，其例如可以包含硅氧化物、硅氮化物或硅氮氧化物。作為替代方案，在HKMG工藝中，電介質(zhì)層115可以包含高K電介質(zhì)材料。該高K電介質(zhì)材料例如可以包含鉿元素。更具體而言，該高K電介質(zhì)材料可以選自鉿氧化物(HfO2)、鉿硅酸鹽(HfSiO)、鉿硅氮氧化物(HfSiON)和鉿鋯酸鹽(HfZrO4),但并不限于此。第一導(dǎo)電層120的材料不受特別限制。例如，在HKMG工藝中，第一導(dǎo)電層120可以包含金屬元素(即，可以為金屬層)。更具體而言，第一導(dǎo)電層120可以包含選自T1、Ta、TiN、TiAl、TaC和TaN的材料，但并不限于此。第一導(dǎo)電層120的厚度例如可以在10人至100人的范圍內(nèi)，但是也可以取其它任何合適的值。順便提及的是，第一導(dǎo)電層120既可以是單層結(jié)構(gòu)，也可以是包括多個(gè)導(dǎo)電子層的多層結(jié)構(gòu)，并且該導(dǎo)電子層的材料例如可以選自以上所列舉的材料。本領(lǐng)域技術(shù)人員可以根據(jù)實(shí)際需要來(lái)選擇第一導(dǎo)電層120的材料、
厚度、結(jié)構(gòu)等。第二導(dǎo)電層125的材料不受特別限制。第二導(dǎo)電層125例如可以包含多晶硅。該多晶硅例如可以是摻雜的多晶硅，并且本領(lǐng)域技術(shù)人員可以根據(jù)實(shí)際需要采用任何合適的摻雜濃度和摻雜類(lèi)型。作為替代方案，第二導(dǎo)電層125可以包含金屬元素。更具體而言，第二導(dǎo)電層125可以包含選自Al、W和Ag的材料,但并不限于此。接著，在圖2的步驟220中，通過(guò)對(duì)電介質(zhì)層115、第一導(dǎo)電層120和第二導(dǎo)電層125進(jìn)行第一圖案化處理，在半導(dǎo)體襯底100的有源區(qū)110和隔離區(qū)105上分別形成場(chǎng)效應(yīng)晶體管的柵極疊層結(jié)構(gòu)IOC與電阻器疊層結(jié)構(gòu)IOA和10B(參見(jiàn)圖1B)?？梢酝ㄟ^(guò)本領(lǐng)域任何合適的處理來(lái)進(jìn)行第一圖案化處理。所得到的柵極疊層結(jié)構(gòu)IOC由從下至上依次布置的電介質(zhì)層115、第一導(dǎo)電層120和第二導(dǎo)電層125的各自部分形成。類(lèi)似地，所得到的電阻器疊層結(jié)構(gòu)IOA和IOB也分別由從下至上依次布置的電介質(zhì)層115、第一導(dǎo)電層120和第二導(dǎo)電層125的各自部分形成。作為不例，在圖1B中不出了兩個(gè)電阻器疊層結(jié)構(gòu)IOA和10B，其中，電阻器疊層結(jié)構(gòu)IOA沿垂直于圖面的方向延伸，而電阻器疊層結(jié)構(gòu)IOB沿圖面中的水平方向延伸。示出如上所述的兩個(gè)電阻器疊層結(jié)構(gòu)IOA和IOB的目的在于使得能夠清楚地顯示電阻器疊層結(jié)構(gòu)的相互垂直的兩個(gè)截面。對(duì)于本領(lǐng)域技術(shù)人員而言顯然的是，所形成的電阻器疊層結(jié)構(gòu)的數(shù)量不受特別限制，其例如可以為一個(gè)或更多個(gè)。然后，在圖2的步驟230中，在柵極疊層結(jié)構(gòu)IOC與電阻器疊層結(jié)構(gòu)IOA和IOB的外側(cè)形成第一側(cè)壁間隔件130 (參見(jiàn)圖1C)?？梢酝ㄟ^(guò)本領(lǐng)域任何合適的處理來(lái)形成第一側(cè)壁間隔件130。并且，第一側(cè)壁間隔件130的材料不受特別限制，其例如可以為硅氧化物、硅氮化物或硅氮氧化物。另外，在形成第一側(cè)壁間隔件130后，本領(lǐng)域技術(shù)人員還可以根據(jù)實(shí)際需要執(zhí)行各種處理，諸如通過(guò)離子注入而在有源區(qū)110中形成源區(qū)和漏區(qū)(圖中未示出)。接下來(lái)，在圖2的步驟240中，通過(guò)第二圖案化處理，去除電阻器疊層結(jié)構(gòu)IOA和IOB的第二導(dǎo)電層在其端部之間的部分(參見(jiàn)圖1D)。類(lèi)似地，可以通過(guò)本領(lǐng)域任何合適的處理來(lái)進(jìn)行第二圖案化處理。在步驟240期間，例如可以用光致抗蝕劑132來(lái)掩蔽柵極疊層結(jié)構(gòu)IOC等，以使其不受影響。在步驟240后，在電阻器疊層結(jié)構(gòu)IOA和IOB中僅留下第二導(dǎo)電層的端部，而第二導(dǎo)電層的端部之間的部分被去除掉。從下面的描述將理解，第二導(dǎo)電層的端部將用作電阻器端子。這里，要注意的是，雖然在圖1D中示出了沿圖面中的水平方向延伸的電阻器疊層結(jié)構(gòu)IOB的第二導(dǎo)電層的端部125B ;但是，對(duì)于沿垂直于圖面的方向延伸的電阻器疊層結(jié)構(gòu)IOA的第二導(dǎo)電層，由于其端部不在圖面中，因此在圖1D中未被不出。然后，在圖2的步驟250中，在電阻器疊層結(jié)構(gòu)IOA和IOB的內(nèi)側(cè)形成第二側(cè)壁間隔件135 (參見(jiàn)圖1E)。類(lèi)似地，可以通過(guò)本領(lǐng)域任何合適的處理來(lái)形成第二側(cè)壁間隔件135。類(lèi)似地，在步驟250期間，例如可以用光致抗蝕劑133來(lái)掩蔽柵極疊層結(jié)構(gòu)IOC等，以使其不受影響。順便提及的是，步驟240中的光致抗蝕劑132和步驟250中的光致抗蝕劑133例如可以是同一光致抗蝕劑，但本發(fā)明并不限于此。另外，第二側(cè)壁間隔件135的材料既可以為聚合物，也可以為硅氧化物、硅氮化物、硅氮氧化物或其它任何合適的材料。另外，雖然圖1E中所示的第二側(cè)壁間隔件135具有單層結(jié)構(gòu)，但是其也可以是包括多個(gè)子層的多層結(jié)構(gòu)。作為示例，第二側(cè)壁間隔件135可以包括聚合物子間隔件及其外側(cè)的硅氧化物或硅氮化物子間隔件。從圖1E可見(jiàn)，第二側(cè)壁間隔件135是環(huán)形的。從下面的描述將理解，環(huán)形的第二側(cè)壁間隔件135導(dǎo)致了用作電阻器體的第一導(dǎo)電層的環(huán)形部分，并且，用作電阻器體的第一導(dǎo)電層的環(huán)形部分的寬度依賴(lài)于第二側(cè)壁間隔件135的厚度。順便提及的是，第二側(cè)壁間隔件135的厚度例如是指其沿圖1E中的水平方向的尺寸，該厚度與后面描述的圖1I中的W相對(duì)應(yīng)。因此，在發(fā)明中，能夠使得用作電阻器體的第一導(dǎo)電層的環(huán)形部分的寬度較窄，從而有利于電阻器的電阻的增大，并且還能夠根據(jù)實(shí)際需要通過(guò)控制第二側(cè)壁間隔件135的厚度來(lái)控制用作電阻器體的第一導(dǎo)電層的環(huán)形部分的寬度，從而控制電阻器的電阻。接下來(lái)，在圖2的步驟260中，以第二側(cè)壁間隔件135為掩模，去除電阻器疊層結(jié)構(gòu)IOA和IOB的第一導(dǎo)電層的一部分,從而形成電阻器疊層結(jié)構(gòu)IOA和IOB的第一導(dǎo)電層的環(huán)形部分120A和120B(參見(jiàn)圖1F和圖1I)?？梢酝ㄟ^(guò)本領(lǐng)域任何合適的處理來(lái)進(jìn)行步驟260。類(lèi)似地，在步驟260期間，例如可以用光致抗蝕劑134來(lái)掩蔽柵極疊層結(jié)構(gòu)IOC等，以使其不受影響。順便提及的是，步驟240中的光致抗蝕劑132、步驟250中的光致抗蝕劑133和步驟260中的光致抗蝕劑134例如可以是同一光致抗蝕劑，但本發(fā)明并不限于此。在步驟260后，柵極疊層結(jié)構(gòu)IOC幾乎保持不變，即，仍由從下至上依次 布置的電介質(zhì)層115、第一導(dǎo)電層120和第二導(dǎo)電層125的各自部分形成；而電阻器疊層結(jié)構(gòu)IOA和IOB被形成為電阻器。更具體而言，如圖1F和圖1I清楚地示出的那樣，該電阻器包括由第一導(dǎo)電層的環(huán)形部分120A和120B形成的電阻器體，并且還包括由第二導(dǎo)電層的端部125B(即，第二導(dǎo)電層在該電阻器體的端部上的部分)形成的電阻器端子。順便提及的是，雖然在圖1F中還示出了電阻器疊層結(jié)構(gòu)IOA和IOB的電介質(zhì)層，但是該電介質(zhì)層對(duì)于電阻器并不是必需的。換句話(huà)說(shuō)，電阻器可以包括該電介質(zhì)層，也可以不包括該電介質(zhì)層。如前所述，在本發(fā)明中，電阻器體由第一導(dǎo)電層的環(huán)形部分120A和120B形成。因此，相比于不采用電阻器的環(huán)形結(jié)構(gòu)的現(xiàn)有技術(shù)，本發(fā)明的電阻器的垂直于電流方向的截面積被減小，從而電阻器的電阻被增大。這在第一導(dǎo)電層具有高導(dǎo)電性(例如是金屬層)的情況下尤其有用。另外，如前所述，用作電阻器體的第一導(dǎo)電層的環(huán)形部分120A和120B的寬度w(參見(jiàn)圖1I)依賴(lài)于第二側(cè)壁間隔件135的厚度。例如，該環(huán)形部分120A和120B的寬度W在Inm至IOnm的范圍內(nèi)，但并不限于此。因此，在發(fā)明中，一方面能夠使得用作電阻器體的第一導(dǎo)電層的環(huán)形部分120A和120B的寬度W較窄，從而有利于電阻器的電阻的增大 ’另一方面，還能夠根據(jù)實(shí)際需要通過(guò)控制第二側(cè)壁間隔件135的厚度來(lái)靈活地控制用作電阻器體的第一導(dǎo)電層的環(huán)形部分120A和120B的寬度W，從而靈活地控制電阻器的電阻。順便提及的是，在本發(fā)明中，由電介質(zhì)層115、第一導(dǎo)電層120和第二導(dǎo)電層125的疊層結(jié)構(gòu)在半導(dǎo)體襯底100的有源區(qū)110和隔離區(qū)105上分別形成場(chǎng)效應(yīng)晶體管的柵極疊層結(jié)構(gòu)IOC與電阻器疊層結(jié)構(gòu)IOA和10B，因此，本發(fā)明能夠相對(duì)地減少工藝步驟，從而節(jié)省制造成本。在形成環(huán)形部分120A和120B后，可選地，可以通過(guò)本領(lǐng)域任何合適的處理來(lái)去除第二側(cè)壁間隔件135 (參見(jiàn)圖1G)。另外，可選地，可以進(jìn)一步在半導(dǎo)體襯底100上形成層間電介質(zhì)層140，并在層間電介質(zhì)層140中分別形成電連接至場(chǎng)效應(yīng)晶體管的接觸145’與電連接至電阻器疊層結(jié)構(gòu)IOA和IOB的第二導(dǎo)電層的端部125B的接觸145 (參見(jiàn)圖1H)。要注意的是，接觸145和145’僅僅是示意性的，本領(lǐng)域技術(shù)人員也可根據(jù)實(shí)際需要形成其它形式的接觸。作為示例，接觸145’既可以電連接至場(chǎng)效應(yīng)晶體管的源極和漏極，也可以電連接至場(chǎng)效應(yīng)晶體管的柵極。另外，可選地，還可以進(jìn)一步將電連接至場(chǎng)效應(yīng)晶體管的接觸145’與電連接至電阻器疊層結(jié)構(gòu)IOA和IOB的第二導(dǎo)電層的端部125B的接觸145相互電連接(圖1H中未示出)。根據(jù)如上所述的本發(fā)明的方法，可以形成一種集成半導(dǎo)體器件，該集成半導(dǎo)體器件包括形成在半導(dǎo)體襯底100的有源區(qū)110處的場(chǎng)效應(yīng)晶體管和形成在該半導(dǎo)體襯底100的隔離區(qū)105上的電阻器。其中，該場(chǎng)效應(yīng)晶體管包括由從下至上依次布置的電介質(zhì)層、第一導(dǎo)電層和第二導(dǎo)電層的各自部分形成的柵極疊層結(jié)構(gòu)10C，并且該電阻器包括由第一導(dǎo)電層的環(huán)形部分120A和120B形成的電阻器體以及由第二導(dǎo)電層在該電阻器體的端部上的部分125B形成的電阻器端子?？蛇x地，該集成半導(dǎo)體器件還包括電連接至該場(chǎng)效應(yīng)晶體管的接觸145’和電連接至該電阻器端子的接觸145。另外，可選地，電連接至該場(chǎng)效應(yīng)晶體管的該接觸145’和電連接至該電阻器端子的該接觸145相互電連接。本領(lǐng)域技術(shù)人員根據(jù)以上的教導(dǎo)很容易明白:本發(fā)明的集成半導(dǎo)體器件及其制造方法能夠?qū)崿F(xiàn)諸如在半導(dǎo)體制造工藝中相比于現(xiàn)有技術(shù)增大電阻器的電阻的技術(shù)效果。至此，已經(jīng)詳細(xì)描述了根據(jù)本發(fā)明的集成半導(dǎo)體器件及其制造方法。為了避免遮蔽本發(fā)明的構(gòu)思，沒(méi)有描述本領(lǐng)域所公知的一些細(xì)節(jié)。本領(lǐng)域技術(shù)人員根據(jù)上面的描述，完全可以明白如何實(shí)施這里公開(kāi)的技術(shù)方案。雖然已參照示例性實(shí)施例描述了本發(fā)明，但應(yīng)理解，本發(fā)明不限于所公開(kāi)的示例性實(shí)施例。對(duì)于本領(lǐng)域技術(shù)人員顯然的是，可以在不背離本發(fā)明的范圍和精神的條件下修改以上的示例性實(shí)施例。所附的權(quán)利要求的范圍應(yīng)被賦予最寬的解釋?zhuān)园羞@樣的修改以及等同的結(jié)構(gòu)和功能。
權(quán)利要求
1.一種集成半導(dǎo)體器件，所述集成半導(dǎo)體器件包括形成在半導(dǎo)體襯底的有源區(qū)處的場(chǎng)效應(yīng)晶體管和形成在所述半導(dǎo)體襯底的隔離區(qū)上的電阻器，其特征在于， 所述場(chǎng)效應(yīng)晶體管包括由從下至上依次布置的電介質(zhì)層、第一導(dǎo)電層和第二導(dǎo)電層的各自部分形成的柵極疊層結(jié)構(gòu)；以及 所述電阻器包括由第一導(dǎo)電層的環(huán)形部分形成的電阻器體以及由第二導(dǎo)電層在所述電阻器體的端部上的部分形成的電阻器端子。
2.根據(jù)權(quán)利要求1所述的集成半導(dǎo)體器件，其特征在于，第一導(dǎo)電層包含金屬元素。
3.根據(jù)權(quán)利要求2所述的集成半導(dǎo)體器件,其特征在于,第一導(dǎo)電層包含選自T1、Ta、TiN, TiAl、TaC 和 TaN 的材料。
4.根據(jù)權(quán)利要求1所述的集成半導(dǎo)體器件，其特征在于，第一導(dǎo)電層的厚度在10人至100人的范圍內(nèi)。
5.根據(jù)權(quán)利要求1所述的集成半導(dǎo)體器件，其特征在于，所述環(huán)形部分的寬度在Inm至IOnm的范圍內(nèi)。
6.根據(jù)權(quán)利要求1所述的集成半導(dǎo)體器件，其特征在于，所述第一導(dǎo)電層包括多個(gè)導(dǎo)電子層。
7.根據(jù)權(quán)利要求1至6中任一項(xiàng)所述的集成半導(dǎo)體器件，其特征在于，第二導(dǎo)電層包含選自多晶硅、Al、W和Ag的材料。
8.根據(jù)權(quán)利要求1至6中任一項(xiàng)所述的集成半導(dǎo)體器件，其特征在于，所述電介質(zhì)層包含高K電介質(zhì)材料。
9.根據(jù)權(quán)利要求8所述的集成半導(dǎo)體器件，其特征在于，所述高K電介質(zhì)材料包含鉿元素。
10.根據(jù)權(quán)利要求9所述的集成半導(dǎo)體器件，其特征在于，所述高K電介質(zhì)材料選自HfO2、HfSiO, HfSiON 和 HfZrO4。
11.根據(jù)權(quán)利要求1至6中任一項(xiàng)所述的集成半導(dǎo)體器件，其特征在于，所述集成半導(dǎo)體器件還包括電連接至所述場(chǎng)效應(yīng)晶體管的接觸和電連接至所述電阻器端子的接觸。
12.根據(jù)權(quán)利要求11所述的集成半導(dǎo)體器件，其特征在于，電連接至所述場(chǎng)效應(yīng)晶體管的所述接觸和電連接至所述電阻器端子的所述接觸相互電連接。
13.—種制造集成半導(dǎo)體器件的方法，其特征在于，包括如下步驟: 在半導(dǎo)體襯底上依次形成電介質(zhì)層、第一導(dǎo)電層和第二導(dǎo)電層； 通過(guò)對(duì)所述電介質(zhì)層、第一導(dǎo)電層和第二導(dǎo)電層進(jìn)行第一圖案化處理，在所述半導(dǎo)體襯底的有源區(qū)和隔離區(qū)上分別形成場(chǎng)效應(yīng)晶體管的柵極疊層結(jié)構(gòu)和電阻器疊層結(jié)構(gòu)； 在所述柵極疊層結(jié)構(gòu)和所述電阻器疊層結(jié)構(gòu)的外側(cè)形成第一側(cè)壁間隔件； 通過(guò)第二圖案化處理，去除所述電阻器疊層結(jié)構(gòu)的第二導(dǎo)電層在其端部之間的部分； 在所述電阻器疊層結(jié)構(gòu)的內(nèi)側(cè)形成第二側(cè)壁間隔件；以及 以所述第二側(cè)壁間隔件為掩模，去除所述電阻器疊層結(jié)構(gòu)的第一導(dǎo)電層的一部分，從而形成所述電阻器疊層結(jié)構(gòu)的第一導(dǎo)電層的環(huán)形部分。
14.根據(jù)權(quán)利要求13所述的方法,其特征在于,第一導(dǎo)電層包含金屬兀素。
15.根據(jù)權(quán)利要求14所述的方法，其特征在于，第一導(dǎo)電層包含選自T1、Ta、TiN、TiAl、TaC和TaN的材料。
16.根據(jù)權(quán)利要求13所述的方法，其特征在于，第一導(dǎo)電層的厚度在10人至100人的范圍內(nèi)。
17.根據(jù)權(quán)利要求13所述的方法，其特征在于，所述環(huán)形部分的寬度在Inm至IOnm的范圍內(nèi)。
18.根據(jù)權(quán)利要求13所述的方法，其特征在于，所述第一導(dǎo)電層包括多個(gè)導(dǎo)電子層。
19.根據(jù)權(quán)利要求13至18中任一項(xiàng)所述的方法，其特征在于，第二導(dǎo)電層包含選自多晶硅、Al、W和Ag的材料。
20.根據(jù)權(quán)利要求13至18中任一項(xiàng)所述的方法，其特征在于，所述電介質(zhì)層包含高K電介質(zhì)材料。
21.根據(jù)權(quán)利要求20所述的方法，其特征在于，所述高K電介質(zhì)材料包含鉿元素。
22.根據(jù)權(quán)利要求21所述的方法，其特征在于，所述高K電介質(zhì)材料選自Hf02、HfSi0、HfSiON 和 HfZrO4。
23.根據(jù)權(quán)利要求13至18中任一項(xiàng)所述的方法，其特征在于，還包括如下步驟: 在形成所述環(huán)形部分之后，去除第二側(cè)壁間隔件，在所述半導(dǎo)體襯底上形成層間電介質(zhì)層，并在所述層間電介質(zhì)層中分別形成電連接至所述場(chǎng)效應(yīng)晶體管的接觸和電連接至所述電阻器疊層結(jié)構(gòu)的第二導(dǎo)電層的端部的接觸。
24.根據(jù)權(quán)利要求23所述的方法，其特征在于，還包括如下步驟: 將電連接至所述場(chǎng)效應(yīng)晶體管的所述接觸和電連接至所述電阻器疊層結(jié)構(gòu)的第二導(dǎo)電層的所述端部的所述接觸相互電連接。
全文摘要
本發(fā)明涉及集成半導(dǎo)體器件及其制造方法。所述集成半導(dǎo)體器件包括形成在半導(dǎo)體襯底的有源區(qū)處的場(chǎng)效應(yīng)晶體管和形成在所述半導(dǎo)體襯底的隔離區(qū)上的電阻器。其中，所述場(chǎng)效應(yīng)晶體管包括由從下至上依次布置的電介質(zhì)層、第一導(dǎo)電層和第二導(dǎo)電層的各自部分形成的柵極疊層結(jié)構(gòu)，并且所述電阻器包括由第一導(dǎo)電層的環(huán)形部分形成的電阻器體以及由第二導(dǎo)電層在所述電阻器體的端部上的部分形成的電阻器端子。本發(fā)明的集成半導(dǎo)體器件及其制造方法能夠在半導(dǎo)體制造工藝中相比于現(xiàn)有技術(shù)增大電阻器的電阻。
文檔編號(hào)H01L21/822GK103165601SQ20111041024
公開(kāi)日2013年6月19日 申請(qǐng)日期2011年12月12日 優(yōu)先權(quán)日2011年12月12日
發(fā)明者洪中山 申請(qǐng)人:中芯國(guó)際集成電路制造(北京)有限公司