專利名稱:制作具有本地接點的半導(dǎo)體裝置的方法
技術(shù)領(lǐng)域:
本發(fā)明大致關(guān)于半導(dǎo)體裝置制作方法,尤其關(guān)于形成連接半導(dǎo)體基板中的摻雜區(qū)的本地接點的制作方法。
背景技術(shù):
晶體管,例如金屬氧化半導(dǎo)體場效應(yīng)晶體管(metal oxidesemiconductorfield-effect transistor ;M0SFET),為絕大多數(shù)半導(dǎo)體裝置的核心組成部分。某些半導(dǎo)體裝置(例如高性能處理器裝置)可包括數(shù)百萬晶體管。對于此類裝置,縮小晶體管尺寸、進(jìn)而增加晶體管密度在半導(dǎo)體制造工業(yè)中歷來處于高優(yōu)先級的目標(biāo)。由于晶體管的尺寸及間距縮小,因此更加難以避免在相鄰裝置之間形成不當(dāng)?shù)碾娦赃B接,從而降低良率。
發(fā)明內(nèi)容
本發(fā)明提供一種制作半導(dǎo)體裝置結(jié)構(gòu)的方法。該半導(dǎo)體裝置包括位于半導(dǎo)體基板上方的柵極結(jié)構(gòu)以及在鄰近該柵極結(jié)構(gòu)的該半導(dǎo)體基板中形成的摻雜區(qū)。該方法包括在該柵極結(jié)構(gòu)及該摻雜區(qū)上方形成第一層介電材料;等向性蝕刻該第一層介電材料;在等向性蝕刻該第一層后,在該第一層介電材料上方形成第二層介電材料;以及在該第一層及該第二層內(nèi)形成導(dǎo)電接點。該導(dǎo)電接點電性連接該摻雜區(qū)。在另一實施例中,本發(fā)明提供一種在具有第一晶體管區(qū)域及第二晶體管區(qū)域的半導(dǎo)體基板上制作CMOS裝置的方法。該方法包括在該第一晶體管區(qū)域及該第二晶體管區(qū)域上方形成一層應(yīng)力誘導(dǎo)材料;移除該第二晶體管區(qū)域上方的該應(yīng)力誘導(dǎo)材料的部分;以及在移除該第二晶體管區(qū)域上方的該應(yīng)力誘導(dǎo)材料的該部分后,等向性蝕刻該第一晶體管區(qū)域上方的該應(yīng)力誘導(dǎo)材料的部分。該方法繼續(xù)在該第一晶體管區(qū)域及該第二晶體管區(qū)域上方形成一層介電材料;以及在該層介電材料中形成導(dǎo)電接點,該導(dǎo)電接點電性連接形成于該半導(dǎo)體基板中的摻雜區(qū)。在又一實施例中,本發(fā)明提供一種制作半導(dǎo)體裝置的方法。該半導(dǎo)體裝置包括位于半導(dǎo)體基板上方的多個柵極結(jié)構(gòu)以及在鄰近各該柵極結(jié)構(gòu)的該半導(dǎo)體基板中形成的摻雜區(qū)。該方法包括在該柵極結(jié)構(gòu)及該摻雜區(qū)上方共形地沉積應(yīng)力誘導(dǎo)氮化材料;等向性蝕刻該柵極結(jié)構(gòu)上方的該應(yīng)力誘導(dǎo)氮化材料的部分;在等向性蝕刻該柵極結(jié)構(gòu)上方的該應(yīng)力誘導(dǎo)氮化材料的該部分后,在該應(yīng)力誘導(dǎo)氮化材料上方共形地沉積氧化材料;以及在該氧化材料中形成導(dǎo)電接點。各導(dǎo)電接點位于各摻雜區(qū)上方并與其電性連接。本發(fā)明內(nèi)容僅選擇一些概念進(jìn)行簡要介紹,下面將在詳細(xì)說明部分作進(jìn)一步的描述。本發(fā)明內(nèi)容并非意圖確定所請求主題的關(guān)鍵特征或基本特征,也不意圖用于輔助確定所請求主題的范圍。
通過結(jié)合下列附圖參照詳細(xì)說明及權(quán)利要求書,可更加充分理解本發(fā)明的主題,其中,附圖中類似的附圖標(biāo)記代表類似的元件。圖I至9顯示示例實施例中CMOS半導(dǎo)體裝置結(jié)構(gòu)及其制作方法的剖視圖。圖10顯示依據(jù)一實施例的CMOS半導(dǎo)體裝置結(jié)構(gòu)及其相關(guān)制作方法的剖視圖。
具體實施方式
下面的詳細(xì)說明僅為描述性質(zhì),而非意圖限制本發(fā)明主題的實施例或此類實施例的應(yīng)用及使用。這里所用的詞語“示例”表示“作為例子、實例或圖例”。這里所述的示例實施并不一定解釋為較其他實施優(yōu)先或優(yōu)越。而且,前述的技術(shù)領(lǐng)域、背景技術(shù)、說明內(nèi)容或下面的詳細(xì)說明中明確提出或隱含的理論并非意圖限制本發(fā)明。圖I至9顯示CMOS半導(dǎo)體裝置結(jié)構(gòu)100及其相關(guān)的制作流程步驟。該CMOS半導(dǎo)體裝置結(jié)構(gòu)100具有連接半導(dǎo)體基板中之摻雜源極/漏極區(qū)的導(dǎo)電電性接點(這里亦稱作本地接點)。盡管這里以CMOS半導(dǎo)體裝置為背景描述本發(fā)明主題,但本發(fā)明主題并不意圖限于CMOS半導(dǎo)體裝置,而是可用于非CMOS半導(dǎo)體裝置的其他MOS半導(dǎo)體裝置。另外,盡管術(shù)語“M0S裝置”通常表示具有金屬柵極電極和氧化柵極絕緣層的裝置,但該術(shù)語在全文中將用于表示任意半導(dǎo)體裝置,該任意半導(dǎo)體裝置包括導(dǎo)電柵極電極(無論是金屬還是其他導(dǎo)電材料),該導(dǎo)電柵極電極位于柵極絕緣層(無論是氧化層還是其他絕緣層)上方,該柵極絕緣層依序位于半導(dǎo)體基板上方。制作MOS半導(dǎo)體裝置的各種步驟為已知技術(shù),因此,出于簡化目的,許多傳統(tǒng)步驟僅在這里簡要提及或全部省略,而不提供已知的制程細(xì)節(jié)。請參照圖1,在執(zhí)行前端制程(front end of line ;FE0L)處理步驟制作CMOS半導(dǎo)體裝置結(jié)構(gòu)100后開始制作CMOS半導(dǎo)體裝置結(jié)構(gòu)100,該CMOS半導(dǎo)體裝置結(jié)構(gòu)100包括多個MOS晶體管結(jié)構(gòu)104、106、108、110,其以傳統(tǒng)方式形成于由例如單晶硅或其他含硅材料等半導(dǎo)體材料102構(gòu)成之基板的電性隔離區(qū)101、103上。例如,可通過執(zhí)行淺溝槽隔離(shallow trench isolation ;STI)或現(xiàn)有技術(shù)中的其他適當(dāng)制程在該由半導(dǎo)體材料102構(gòu)成之區(qū)域101、103之間形成絕緣材料105,例如二氧化硅從而隔離由該半導(dǎo)體材料102構(gòu)成之區(qū)域101、103。出于方便而非限制目的,以下將絕緣材料105稱為場氧化層。在一示例實施例中,以傳統(tǒng)方式摻雜隔離區(qū)101、103以使晶體管結(jié)構(gòu)104、106、108、110之體區(qū)(或講區(qū))獲得理想的摻雜分布(dopantprofile)。例如,可掩蔽區(qū)域103并向區(qū)域101內(nèi)注入N型離子,例如磷離子或砷離子,從而形成半導(dǎo)體材料102的N型區(qū)101。就此而言,部分N型區(qū)101充當(dāng)形成于區(qū)域101上之PMOS晶體管結(jié)構(gòu)104、106的N阱。類似地,可掩蔽N型區(qū)101并向區(qū)域103內(nèi)注入P型離子例如硼離子,從而可在區(qū)域103中形成NMOS晶體管結(jié)構(gòu)108、110的P阱。出于方便,這里可將N型(或N阱)區(qū)101稱為PMOS晶體管區(qū)域,將P型(或P阱)區(qū)103稱為NMOS晶體管區(qū)域。如圖I所示,晶體管結(jié)構(gòu)104、106、108、110包括位于半導(dǎo)體基板102上方的柵極結(jié)構(gòu)112、114、116、118,其作用為各晶體管結(jié)構(gòu)104、106、108、110的柵極電極??衫脗鹘y(tǒng)的柵極堆疊模塊或已知制程步驟的任意組合形成柵極結(jié)構(gòu)112、114、116、118。實際應(yīng)用中,各柵極結(jié)構(gòu)112、114、116、118通常包括位于半導(dǎo)體基板102上方的至少一層介電材料,以及位于該介電材料上方的至少一層導(dǎo)電材料。應(yīng)當(dāng)了解,在實際實施例中,該柵極結(jié)構(gòu)可使用不同數(shù)量、組合和/或布局的柵極材料,這里所述的主題并不限于該柵極結(jié)構(gòu)中任意特定的數(shù)量、組合或布局的柵極材料。另外,本發(fā)明主題并不意圖限于任意特定數(shù)量的柵極結(jié)構(gòu)。各晶體管結(jié)構(gòu)104、106、108、110還包括在鄰近各柵極結(jié)構(gòu)112、114、116、118之半導(dǎo)體基板102中形成的彼此隔離的摻雜區(qū)120、122,其充當(dāng)各晶體管結(jié)構(gòu)104、106、108、110的源極/漏極區(qū)。因此,出于方便而非限制目的,這里還可將摻雜區(qū)120、122稱為源極/漏極區(qū)。在這點上,可使用柵極結(jié)構(gòu)112、114作為注入掩模同時掩蔽NMOS晶體管區(qū)域103,向PMOS晶體管區(qū)域101內(nèi)注入P型離子,例如硼離子,從而形成PMOS晶體管結(jié)構(gòu)104、106的P型源極/漏極區(qū)120 ;可使用柵極結(jié)構(gòu)116、118作為注入掩模同時掩蔽PMOS晶體管區(qū)域101,向NMOS晶體管區(qū)域103內(nèi)注入N型離子,例如磷離子或砷離子,從而形成NMOS晶體管結(jié)構(gòu)108、110的N型源極/漏極區(qū)122。應(yīng)當(dāng)了解,盡管為說明目的,圖I中該源極/漏極區(qū)與相鄰晶體管的源極/漏極區(qū)一體形成或相鄰,但本發(fā)明主題并不意圖限于該源極/漏極區(qū)的任意特定布局。
在一示例實施例中,源極/漏極區(qū)120、122包括形成于其上表面的接點區(qū)124,以有利于晶體管結(jié)構(gòu)104、106、108、110之源極/漏極區(qū)120、122與相鄰金屬互連層之間形成電性連接,后面將作詳細(xì)描述??梢詡鹘y(tǒng)方式在源極/漏極區(qū)120、122之暴露上表面上形成硅化金屬層,從而形成接點區(qū)124。盡管未圖示,但在一些實施例中,還可在柵極結(jié)構(gòu)112、
114、116、118之導(dǎo)電柵極材料的上表面上形成接點區(qū),如現(xiàn)有技術(shù)中應(yīng)了解的那樣。仍請參照圖1,在一示例實施例中,該制程接著在晶體管結(jié)構(gòu)104、106、108、110上方形成一層應(yīng)力誘導(dǎo)介電材料130。例如,可利用等離子增強型化學(xué)氣相沉積(plasma-enhanced chemical vapordeposition ;PECVD)制程共形地(conformably)沉積一層拉伸應(yīng)力誘導(dǎo)氮化硅從而形成一層拉伸應(yīng)力誘導(dǎo)材料130。可通過調(diào)整該PECVD制程的反應(yīng)室條件(例如電壓、溫度、壓力、氣體比例等)變更該氮化硅材料沉積層所提供之拉伸應(yīng)力的理想大小,以獲得具有理想拉伸應(yīng)力特性的拉伸應(yīng)力誘導(dǎo)氮化硅材料層130。出于方便而非限制目的,這里可將應(yīng)力誘導(dǎo)介電材料130稱為拉伸應(yīng)力誘導(dǎo)氮化材料。該拉伸應(yīng)力誘導(dǎo)氮化材料130提供拉伸應(yīng)力,以增加NMOS晶體管結(jié)構(gòu)108、110之溝道區(qū)中電子的遷移率,如現(xiàn)有技術(shù)應(yīng)了解的那樣。在一示例實施例中,在形成拉伸應(yīng)力誘導(dǎo)氮化材料層130后,該制程繼續(xù)在其上方形成一層氧化材料132,從而形成圖I之CMOS半導(dǎo)體裝置結(jié)構(gòu)100。該氧化材料層132通過利用化學(xué)氣相沉積(chemicalvapor deposition ;CVD)制程在該拉伸應(yīng)力誘導(dǎo)材料130上方共形地沉積氧化材料而形成。該氧化材料層132充當(dāng)蝕刻停止層,以保護(hù)位于其下方、位于NMOS晶體管區(qū)域103上方的部分拉伸應(yīng)力誘導(dǎo)材料130,后面將作詳細(xì)描述。在一示例實施例中,該氧化材料層132的厚度約小于20納米(nm)。請參照圖2,在一示例實施例中,該制程接著掩蔽NMOS晶體管區(qū)域103并移除PMOS晶體管區(qū)域101上方之拉伸應(yīng)力誘導(dǎo)氮化材料130之部分及氧化材料132之部分。在這點上,在圖I之裝置結(jié)構(gòu)100上方形成一層掩模材料(例如光阻材料),以及(例如利用光刻)移除PMOS晶體管區(qū)域101上方之掩模材料部分,從而定義一蝕刻掩模以暴露PMOS晶體管區(qū)域101上方之氧化材料132及拉伸應(yīng)力誘導(dǎo)材料130的部分。利用該圖案化掩模材料作為蝕刻掩模,執(zhí)行基于等離子的反應(yīng)離子蝕刻(reactive ion etching ;RIE),以使用非等向性化學(xué)蝕刻劑非等向性蝕刻拉伸應(yīng)力誘導(dǎo)氮化材料130及氧化材料132,從而移除PMOS晶體管區(qū)域101上方之拉伸應(yīng)力誘導(dǎo)氮化材料130及氧化材料132之該暴露部分。依據(jù)該實施例,可在單個蝕刻制程步驟期間同時移除拉伸應(yīng)力誘導(dǎo)氮化材料130及氧化材料132,或者,可在第一蝕刻制程步驟期間移除氧化材料132并在后續(xù)的蝕刻制程步驟期間移除拉伸應(yīng)力誘導(dǎo)氮化材料130。該掩模材料對該非等向性化學(xué)蝕刻劑具有抗蝕性和/或具有一厚度使該蝕刻制程步驟期間位于其下方、位于NMOS晶體管區(qū)域103上的氧化材料132不會暴露并保持不變。自PMOS晶體管區(qū)域101移除拉伸應(yīng)力誘導(dǎo)材料130及氧化材料132后,移除NMOS晶體管區(qū)域103上方的任何其余掩模材料,從而形成圖2的裝置結(jié)構(gòu)100。 請參照圖3,在一示例實施例中,該制程接著在圖2之裝置結(jié)構(gòu)100上方形成一層第二應(yīng)力誘導(dǎo)介電材料140。在一例實施例中,第二應(yīng)力誘導(dǎo)介電材料層140的厚度大于或等于第一應(yīng)力誘導(dǎo)介電材料130的厚度,不過,本發(fā)明主題并不意圖限于第二應(yīng)力誘導(dǎo)介電材料140的任意特定厚度。在一替代實施例中,第二應(yīng)力誘導(dǎo)介電材料層140的厚度可小于第一應(yīng)力誘導(dǎo)介電材料130的厚度。在該圖示實施例中,第二應(yīng)力誘導(dǎo)介電材料層140的厚度大體等于第一應(yīng)力誘導(dǎo)介電材料130與氧化材料132的厚度之和。在一例實施例中,第二應(yīng)力誘導(dǎo)材料140為壓縮應(yīng)力誘導(dǎo)材料。較佳地,壓縮應(yīng)力誘導(dǎo)材料層140利用PECVD制程共形地沉積一層壓縮應(yīng)力誘導(dǎo)氮化硅而形成。如前所述,可通過調(diào)整該PECVD制程的反應(yīng)室條件變更該氮化硅材料沉積層所提供之壓縮應(yīng)力的理想大小,從而獲得具有理想壓縮應(yīng)力特性的壓縮應(yīng)力誘導(dǎo)氮化硅材料層144。出于方便而非限制目的,這里可將第二應(yīng)力誘導(dǎo)介電材料140稱為壓縮應(yīng)力誘導(dǎo)氮化材料。壓縮應(yīng)力誘導(dǎo)氮化材料140提供壓縮應(yīng)力,以增加PMOS晶體管結(jié)構(gòu)104、106之溝道區(qū)中空穴的遷移率,如現(xiàn)有技術(shù)應(yīng)了解的那樣。請參照圖4,在一示例實施例中,在形成壓縮應(yīng)力誘導(dǎo)氮化材料140后,該制程接著掩蔽PMOS晶體管區(qū)域101并移除NMOS晶體管區(qū)域103上方之壓縮應(yīng)力誘導(dǎo)材料140的部分。在這點上,在圖3的裝置結(jié)構(gòu)100上方形成一層掩模材料146,以及移除NMOS晶體管區(qū)域103上方之掩模材料146的部分,從而定義一蝕刻掩模以暴露NMOS晶體管區(qū)域103。在一示例實施例中,通過在圖3之裝置結(jié)構(gòu)100上方鋪設(shè)光阻材料,接著圖案化并利用光刻移除NMOS晶體管區(qū)域103上方之該光阻材料的部分而形成掩模材料層146。出于方便而非限制目的,這里可將掩模材料146稱作光阻材料。在圖案化并移除光阻材料146之部分后,利用其余光阻材料146作為蝕刻掩模,移除NMOS晶體管區(qū)域103上方之壓縮應(yīng)力誘導(dǎo)氮化材料140的暴露部分。在一示例實施例中,壓縮應(yīng)力誘導(dǎo)氮化材料140之該暴露部分通過停止于氧化材料132上的非等向性蝕刻制程移除,例如,通過基于等離子的反應(yīng)離子蝕刻,使用非等向性蝕刻劑例如氬等離子化學(xué)、基于氟碳的等離子化學(xué)或六氟化硫(SF6)化學(xué),通過施加偏置電壓而相對氧化材料132以良好的選擇性非等向性蝕刻壓縮應(yīng)力誘導(dǎo)氮化材料140。在這點上,用于蝕刻壓縮應(yīng)力誘導(dǎo)氮化材料140之該非等向性蝕刻劑不會以相同的速率蝕刻下方的氧化材料132,或者不會損害下方的氧化材料132,以使下方的氧化材料132充當(dāng)蝕刻停止層。光阻材料146阻止該非等向性蝕刻劑移除PMOS晶體管區(qū)域101上方之壓縮應(yīng)力誘導(dǎo)氮化材料140,而該非等向性蝕刻劑蝕刻NMOS晶體管區(qū)域103上方之壓縮應(yīng)力誘導(dǎo)氮化材料140之該暴露部分直至暴露下方的氧化材料132。較佳地,光阻材料146對該非等向性化學(xué)蝕刻劑具有抗蝕性和/或具有一厚度使該蝕刻制程步驟期間位于PMOS晶體管區(qū)域101上方之壓縮應(yīng)力誘導(dǎo)氮化材料140的上表面不會暴露。請參照圖5,在一示例實施例中,該制程接著移除PMOS晶體管區(qū)域101上方之光阻材料146并在移除光阻材料146后,等向性蝕刻PMOS晶體管區(qū)域101上方之壓縮應(yīng)力誘導(dǎo)氮化材料140。在這點上,可通過使用現(xiàn)有的化學(xué)蝕刻劑之光阻移除制程移除光阻材料146,而保留氧化材料132大體不變。在圖5所示的實施例中,光阻材料146被完全移除,亦即,移除光阻材料146直至暴露壓縮應(yīng)力誘導(dǎo)氮化材料140。在移除光阻材料146后,該制程接著等向性蝕刻壓縮應(yīng)力誘導(dǎo)氮化材料144,通過使用等向性化學(xué)蝕刻劑之等離子蝕刻相對氧化材料132以良好的選擇性等向性蝕刻壓縮應(yīng)力誘導(dǎo)氮化材料140。以此方式,氧化材料132保護(hù)位于其下方、位于NMOS晶體管區(qū)域103上方之拉伸應(yīng)力誘導(dǎo)氮化材料130,而PMOS晶體管區(qū)域101上方之壓縮應(yīng)力誘導(dǎo)氮化材料140被蝕刻在一示例實施例中,變更該等向性蝕刻制程的操作條件,以相較于壓縮應(yīng)力誘導(dǎo)氮化材料140之下半部分,亦即,摻雜源極/漏極區(qū)120上方之該壓縮應(yīng)力誘導(dǎo)材料部分,以較快的速度蝕刻壓縮應(yīng)力誘導(dǎo)氮化材料140之上半部分,亦即,柵極結(jié)構(gòu)112、114之頂部或側(cè)壁附近之該壓縮應(yīng)力誘導(dǎo)氮化材料部分。例如,在一示例實施例中,使用三氟甲烷/氧/氦(CHF3/02/He)等離子執(zhí)行該等向性等離子蝕刻制程而不施加偏置電壓,以在柵極結(jié)構(gòu)112、114之上半部分或附近獲得較柵極結(jié)構(gòu)112、114之間或下半部分附近高的質(zhì)量傳輸速率,從而使蝕刻速率隨著與下方半導(dǎo)體基板102之距離的增加而增加。因此,盡管在該等向性蝕刻制程期間同時蝕刻柵極結(jié)構(gòu)112、114上方之該壓縮應(yīng)力誘導(dǎo)氮化材料140部分以及摻雜源極/漏極區(qū)120上方之該壓縮應(yīng)力誘導(dǎo)材料140部分,但由于柵極結(jié)構(gòu)112、114上方之該壓縮應(yīng)力誘導(dǎo)氮化材料140部分具有較大的蝕刻速率,因此該等向性蝕刻制程圓角化柵極結(jié)構(gòu)112、114頂部之壓縮應(yīng)力誘導(dǎo)氮化材料140,而不會顯著降低鄰近柵極結(jié)構(gòu)112、114及最靠近半導(dǎo)體基板102之壓縮應(yīng)力誘導(dǎo)氮化材料140 (例如與接點區(qū)124接觸之壓縮應(yīng)力誘導(dǎo)氮化材料140部分)的厚度。請參照圖6,在一示例實施例中,該制程開始在圖5的裝置結(jié)構(gòu)100上方形成一層介電材料150,從而形成圖6的裝置結(jié)構(gòu)100。在一示例實施例中,介電材料層150為一層氧化材料,例如二氧化硅,其共形地沉積于圖5之裝置結(jié)構(gòu)100上方至選定厚度,以使氧化材料150填充相鄰柵極結(jié)構(gòu)112、114、116、118之間的任意間隙至一最低高度,該高度達(dá)到或超出柵極結(jié)構(gòu)112、114、116、118之高度,或換言之,該氧化材料的厚度大于或等于柵極結(jié)構(gòu)112、114、116、118之高度與壓縮應(yīng)力誘導(dǎo)氮化材料層140之厚度之間的差。例如,在約低于500°C的溫度下通過CVD或原子層沉積(atomic layer deposition ;ALD)形成一層二氧化硅,直到其充分填充柵極結(jié)構(gòu)112、114、116、118之間的間隙至高度超出柵極結(jié)構(gòu)112、114、116、118之高度。出于方便而非限制目的,這里可將介電材料150稱為氧化材料。請參照圖7,在一示例實施例中,在形成氧化材料層150后,該制程接著移除介電材料130、132、140、150之部分,以獲得與柵極結(jié)構(gòu)112、114、116、118之上表面齊平的大體平坦表面152,從而形成如圖7所示的裝置結(jié)構(gòu)100。在一示例實施例中,該制程平坦化介電材料130、132、140、150以移除半導(dǎo)體基板102上之介電材料130、132、140、150的部分,直至到達(dá)柵極結(jié)構(gòu)112、114、116、118的上表面。換言之,當(dāng)暴露柵極結(jié)構(gòu)112、114、116、118的上表面時,該制程停止平坦化介電材料130、132、140、150。依據(jù)一實施例,使用化學(xué)機(jī)械平坦化(chemical-mechanical planarization ;CMP)制程,以預(yù)定的時間量利用化學(xué)衆(zhòng)料拋光介電材料130、132、140、150,從而在暴露柵極結(jié)構(gòu)112、114、116、118的上表面時停止該CMP制程。還可使用替代的端點偵測技術(shù)確定該CMP制程的停止時間,或者使用替代的平坦化技術(shù)獲得與柵極結(jié)構(gòu)112、114、116、118的上表面齊平的大體平坦表面152。
請參照圖8至9,在一示例實施例中,在該平坦化步驟后,該制程接著選擇性移除介電材料130、132、140、150之部分,以在源極/漏極區(qū)120、122上方形成空隙區(qū)(或孔)160、162,并在空隙區(qū)160、162中形成本地接點170、172。在這點上,空隙區(qū)160、162定義隨后形成于其中之本地接點170、172的橫向尺寸。在這點上,該制程在平坦表面152上方形成一層掩模材料,并選擇性移除該掩模材料之部分,從而定義一掩模以暴露源極/漏極區(qū)120、122上方之該氧化材料150的部分,隨后將移除該氧化材料部分以形成空隙區(qū)160、162,而保留柵極結(jié)構(gòu)112、114、116、118上方之該掩模材料部分不變。在一示例實施例中,該掩模材料保護(hù)鄰近柵極結(jié)構(gòu)112、114、116、118之介電材料130、132、140、150的部分,以電性隔離隨后形成的本地接點170、172與相鄰的柵極結(jié)構(gòu)112、114、116、118。圖案化該掩模材料后,該制程接著利用該圖案化掩模材料作為蝕刻掩模,以選擇性移除介電材料130、132、140、150之部分。在一示例實施例中,氧化材料132、150之該暴露部分利用停止于應(yīng)力誘導(dǎo)氮化材料130、140上的非等向性(或方向性)蝕刻制程移除,例如利用使用對氧化材料具有選擇性而不損害氮化材料之非等向性化學(xué)蝕刻劑之基于等離子的反應(yīng)離子蝕刻制程,以使下方的氮化材料130、140充當(dāng)蝕刻停止層。在一實施例中,在移除氧化材料132、150之暴露部分后,利用非等向性蝕刻劑移除氮化材料130、140之該暴露部分,直至暴露接點區(qū)124。在移除氮化材料130、140之暴露部分從而形成空隙區(qū)160、162后,該制程接著以傳統(tǒng)方式移除其余掩模材料在形成暴露接點區(qū)124之空隙區(qū)160、162后,該制程接著在該空隙區(qū)160中形成本地接點170、172。在這點上,本地接點170、172由導(dǎo)電材料180構(gòu)成,以提供與源極/漏極區(qū)120、122的電性連接。較佳地,共形地沉積導(dǎo)電材料180 (例如鎢材料)至選定厚度,以使導(dǎo)電材料180填充空隙區(qū)160、162至一最低高度,該高度達(dá)到或超出柵極結(jié)構(gòu)112、114、116、118之高度(例如“齊平”填充或過填充),從而形成本地接點170、172。在一示例實施例中,在約小于500°C的溫度下通過CVD或ALD共形地沉積鎢至其厚度大體等于或略大于柵極結(jié)構(gòu)112、114、116、118之高度,從而形成本地接點170、172。在這點上,鎢材料能夠充分填充空隙區(qū)160、162并接觸接點區(qū)124,以經(jīng)由接點區(qū)124及本地接點170、172提供源極/漏極區(qū)120、122與隨后形成之金屬互連層之間的導(dǎo)電電性連接,而不擴(kuò)散至半導(dǎo)體基板102和/或接點區(qū)124。盡管未圖示,但應(yīng)當(dāng)注意,在一些實施例中,可在形成導(dǎo)電材料層180之前,在空隙區(qū)160、162中形成一層較薄的阻擋材料。在形成本地接點170、172之導(dǎo)電材料層180后,該制程接著平坦化CMOS裝置結(jié)構(gòu)100,以移除未填充該空隙區(qū)之導(dǎo)電材料180的部分,從而獲得與柵極結(jié)構(gòu)112、114、116、118之上表面齊平的大體平坦表面190,最終形成圖9之CMOS半導(dǎo)體裝置結(jié)構(gòu)100。在這點上,均勻移除CMOS半導(dǎo)體裝置結(jié)構(gòu)100上的導(dǎo)電材料180,直至到達(dá)柵極結(jié)構(gòu)112、114、116、118,例如通過以前述類似的方式執(zhí)行CMP制程,以使用化學(xué)漿料拋光導(dǎo)電材料180,并在暴露柵極結(jié)構(gòu)112、114、116、118之上表面時停止該CMP制程。在形成該本地接點后,該制程可接著執(zhí)行已知的后端制程(backend of line ;BE0L)步驟,從而以傳統(tǒng)方式完成CMOS半導(dǎo)體裝置結(jié)構(gòu)100的制作。例如,可繼續(xù)通孔接點制程,在平坦表面190上方形成層間介電材料,在該層間介點材料中形成盲孔,在該層間介電材料上方形成金屬互連層(例如金屬I),并重復(fù)這些金屬化步驟直至形成所有的必要金屬互連層。
圖10顯示上述制程的替代實施例。在該替代實施例中,自NMOS晶體管區(qū)域103移除壓縮應(yīng)力誘導(dǎo)氮化材料140后,在等向性蝕刻PMOS晶體管區(qū)域101上方之壓縮應(yīng)力誘導(dǎo)氮化材料140之前僅部分移除PMOS晶體管區(qū)域101上方之光阻材料146。在這點上,可以預(yù)定的時間量執(zhí)行光阻移除制程,以移除柵極結(jié)構(gòu)112、114上方之光阻材料部分146,而保留鄰近柵極結(jié)構(gòu)112、114及摻雜源極/漏極區(qū)120上方之光阻材料部分146大體不變,從而實現(xiàn)光阻材料146部分移除。在一示例實施例中,移除光阻材料146直至相鄰柵極結(jié)構(gòu)112、114之間及摻雜源/漏區(qū)120上方之光阻材料146的高度低于柵極結(jié)構(gòu)112、114的高度。在部分移除光阻材料146后,該制程接著如前面參照圖5所述的類似方式利用對氧化材料132具有選擇性的等向性化學(xué)蝕刻劑等向性蝕刻壓縮應(yīng)力誘導(dǎo)氮化材料140。在這點上,光阻材料146保護(hù)鄰近柵極結(jié)構(gòu)112 、114之摻雜源/漏區(qū)120上方的壓縮應(yīng)力誘導(dǎo)氮化材料140,而等向性蝕刻柵極結(jié)構(gòu)112、114之頂部和/或其側(cè)壁附近的壓縮應(yīng)力誘導(dǎo)材料140。在這點上,該等向性蝕刻制程圓化柵極結(jié)構(gòu)112、114頂部之壓縮應(yīng)力誘導(dǎo)氮化材料140的上角,而不降低源極/漏極區(qū)120上方之壓縮應(yīng)力誘導(dǎo)氮化材料140的厚度。在等向性蝕刻壓縮應(yīng)力誘導(dǎo)氮化材料140之該暴露部分后,該制程接著移除光阻材料146的其余部分,并完成CMOS半導(dǎo)體裝置結(jié)構(gòu)100之本地接點170、172的制作,如前面參照圖6至9所述。簡要總結(jié),這里所述之制程的一個優(yōu)點在于通過等向性蝕刻壓縮應(yīng)力誘導(dǎo)氮化材料140圓角化柵極結(jié)構(gòu)112、114之頂部附近的壓縮應(yīng)力誘導(dǎo)氮化材料,以在沉積氧化材料150后,氧化材料150能夠充分填充PMOS柵極結(jié)構(gòu)112、114之間的間隙而不會在PMOS柵極結(jié)構(gòu)112、114之間產(chǎn)生空洞,從而避免在半導(dǎo)體基板102上共形地沉積本地接點170、172之導(dǎo)電材料180時形成不當(dāng)?shù)碾娦赃B接。應(yīng)當(dāng)了解,盡管這里以等向性蝕刻PMOS晶體管104,106的壓縮應(yīng)力誘導(dǎo)氮化材料140為背景描述本發(fā)明主題,但實際應(yīng)用中,本發(fā)明主題還可以等同方式實施以等向性蝕刻NMOS晶體管108、110之拉伸應(yīng)力誘導(dǎo)氮化材料130。例如,依據(jù)一實施例,在形成拉伸應(yīng)力誘導(dǎo)氮化材料層130后、形成氧化材料層132前,可利用等向性蝕刻制程等向性蝕刻拉伸應(yīng)力誘導(dǎo)氮化材料130,對該制程進(jìn)行變更從而相較于拉伸應(yīng)力誘導(dǎo)氮化材料130之下半部分(例如鄰近柵極結(jié)構(gòu)112、114、116、118之摻雜源極/漏極區(qū)120、122上方之拉伸應(yīng)力誘導(dǎo)材料部分130),以較快速度蝕刻拉伸應(yīng)力誘導(dǎo)氮化材料130之上半部分(例如柵極結(jié)構(gòu)112、114、116、118頂部和/或其側(cè)壁附近之拉伸應(yīng)力誘導(dǎo)氮化材料部分130),以便較好地圓角化柵極結(jié)構(gòu)116、118頂部之拉伸應(yīng)力誘導(dǎo)氮化材料130而不降低摻雜源極/漏極區(qū)122上方、柵極結(jié)構(gòu)116、118之間之拉伸應(yīng)力誘導(dǎo)材料130的厚度。在該實施例中,在等向性蝕刻拉伸應(yīng)力誘導(dǎo)氮化材料130后,在完成制作CMOS半導(dǎo)體裝置結(jié)構(gòu)之本地接點前,該制程接著形成氧化材料層132,并自PMOS晶體管區(qū)域101移除拉伸應(yīng)力誘導(dǎo)氮化材料130及氧化材料132之部分,如前面參照圖I及圖2所述。在另一實施例中,可互換該拉伸及壓縮應(yīng)力誘導(dǎo)介電材料的形成順序,在此情況下,第一應(yīng)力誘導(dǎo)介電材料130可實施為壓縮應(yīng)力誘導(dǎo)材料,將其自NMOS區(qū)域103移除,第二應(yīng)力誘導(dǎo)介電材料140可實施為拉伸應(yīng)力誘導(dǎo)氮化材料,在將其自PMOS區(qū)域101移除后,利用等向性蝕刻制程等向性蝕刻該拉伸應(yīng)力誘導(dǎo)氮化材料,制程方式類似如前所述的方式。盡管前面的詳細(xì)說明已給出至少一示例實施例,但應(yīng)當(dāng)了解,本發(fā)明存在多種變化。還應(yīng)當(dāng)了解,這里所述的示例實施例并不意圖以任意方式限制所請求主題的范圍、應(yīng)用或組態(tài)。相反,前述的詳細(xì)說明將使本領(lǐng)域的技術(shù)人員能夠方便地實施所述實施例。應(yīng)當(dāng)理解,可對元件的功能及布局進(jìn)行各種變更而不背離由權(quán)利要求定義的范圍,其包括提出本專利申請時已知的及可預(yù) 見的等同。
權(quán)利要求
1.一種制作半導(dǎo)體裝置的方法,該半導(dǎo)體裝置包括位于半導(dǎo)體基板上方的柵極結(jié)構(gòu)以及在鄰近該柵極結(jié)構(gòu)的該半導(dǎo)體基板中形成的摻雜區(qū),該方法包括 在該柵極結(jié)構(gòu)及該摻雜區(qū)上方形成第一層介電材料; 等向性蝕刻該第一層介電材料; 在等向性蝕刻該第一層后,在該第一層介電材料上方形成第二層介電材料;以及 在該第一層及該第二層內(nèi)形成導(dǎo)電接點,該導(dǎo)電接點電性連接該摻雜區(qū)。
2.如權(quán)利要求I所述的方法,其中,等向性蝕刻該第一層包括同時以第一蝕刻速率蝕刻該柵極結(jié)構(gòu)上方的該第一層的第一部分以及以第二蝕刻速率蝕刻該摻雜區(qū)上方的該第一層的第二部分,該第一蝕刻速率大于該第二蝕刻速率。
3.如權(quán)利要求I所述的方法,還包括在等向性蝕刻該第一層之前,在該第一層的一部分上方形成掩模材料,該第一層的該部分位于該摻雜區(qū)上方。
4.如權(quán)利要求3所述的方法,其中,在該摻雜區(qū)上方形成該掩模材料包括 在該第一層上方形成光阻材料;以及 移除該柵極結(jié)構(gòu)上方的該光阻材料的第一部分而保留該摻雜區(qū)上方的該光阻材料的第二部分不變。
5.如權(quán)利要求4所述的方法,其中 等向性蝕刻該第一層包括利用該光阻材料的該第二部分作為蝕刻掩模而等向性蝕刻該第一層;以及 該光阻材料的該第二部分防止蝕刻該摻雜區(qū)上方的該第一層的該部分。
6.如權(quán)利要求I所述的方法,其中,形成該第二層包括在該第一層上方共形地沉積氧化材料。
7.如權(quán)利要求6所述的方法,其中,在該第一層上方共形地沉積該氧化材料包括共形地沉積該氧化材料至選定厚度,以使該摻雜區(qū)上方的該氧化材料的高度大于或等于該柵極結(jié)構(gòu)的高度。
8.如權(quán)利要求7所述的方法,還包括在形成該導(dǎo)電接點之前,平坦化該第一層及該第二層,以獲得與該柵極結(jié)構(gòu)齊平的平坦表面。
9.如權(quán)利要求I所述的方法,其中,形成該第一層包括在該柵極結(jié)構(gòu)及該摻雜區(qū)上方共形地沉積拉伸應(yīng)力誘導(dǎo)材料。
10.如權(quán)利要求I所述的方法,其中,形成該第一層包括在該柵極結(jié)構(gòu)及該摻雜區(qū)上方共形地沉積壓縮應(yīng)力誘導(dǎo)材料。
11.一種在具有第一晶體管區(qū)域及第二晶體管區(qū)域的半導(dǎo)體基板上制作CMOS裝置的方法,包括 在該第一晶體管區(qū)域及該第二晶體管區(qū)域上方形成第一層第一應(yīng)力誘導(dǎo)材料; 移除該第二晶體管區(qū)域上方的該第一層的部分; 在移除該第二晶體管區(qū)域上方的該第一層的該部分后,等向性蝕刻該第一晶體管區(qū)域上方的該第一層的部分; 在該第一晶體管區(qū)域及該第二晶體管區(qū)域上方形成第二層介電材料;以及 在該第二層介電材料中形成導(dǎo)電接點,該導(dǎo)電接點電性連接形成于該半導(dǎo)體基板中的慘雜區(qū)。
12.如權(quán)利要求11所述的方法,還包括 在該第一晶體管區(qū)域及該第二晶體管區(qū)域上方形成第三層第二應(yīng)力誘導(dǎo)材料;以及 在形成該第一層第一應(yīng)力誘導(dǎo)材料之前移除該第一晶體管區(qū)域上方的該第三層的部分。
13.如權(quán)利要求12所述的方法,還包括 在移除該第三層的部分之前在第三層上方形成第四層氧化材料;以及在形成該第一層第一應(yīng)力誘導(dǎo)材料之前移除該第一晶體管區(qū)域上方的該第四層的部分,其中,等向性蝕刻該第一晶體管區(qū)域上方的該第一層的該部分包括利用對該第二晶體管區(qū)域上方的該氧化材料具有選擇性的等向性蝕刻劑等向性蝕刻該第一層的該部分。
14.如權(quán)利要求12所述的方法,還包括在移除該第一晶體管區(qū)域上方的該第三層的該部分之前,等向性蝕刻該第三層第二應(yīng)力誘導(dǎo)材料。
15.如權(quán)利要求11所述的方法,其中 該第一晶體管區(qū)域包括該半導(dǎo)體基板的N型區(qū); 該第二晶體管區(qū)域包括該半導(dǎo)體基板的P型區(qū);以及 形成該第一層包括在該N型區(qū)及該P型區(qū)上方共形地沉積壓縮應(yīng)力誘導(dǎo)氮化材料。
16.如權(quán)利要求15所述的方法,還包括 在該N型區(qū)及該P型區(qū)上方共形地沉積拉伸應(yīng)力誘導(dǎo)氮化材料; 在拉伸應(yīng)力誘導(dǎo)氮化材料上方形成第三層氧化材料;以及 在共形地沉積該壓縮應(yīng)力誘導(dǎo)氮化材料之前,移除該N型區(qū)上方的該拉伸應(yīng)力誘導(dǎo)氮化材料及該氧化材料的部分。
17.如權(quán)利要求16所述的方法,其中,等向性蝕刻該第一晶體管區(qū)域上方的該第一層的部分包括利用對該P型區(qū)上方的該氧化材料具有選擇性的等向性蝕刻劑等向性蝕刻該壓縮應(yīng)力誘導(dǎo)氮化材料。
18.如權(quán)利要求11所述的方法,該CMOS裝置包括位于該第一晶體管區(qū)域上方的多個柵極結(jié)構(gòu),其中 形成該第二層包括在該多個柵極結(jié)構(gòu)上方共形地沉積氧化材料至其厚度大于該多個柵極結(jié)構(gòu)的高度與該第一層的厚度之間的差;以及 在形成該導(dǎo)電接點之前,該方法還包括平坦化該氧化材料以獲得與該多個柵極結(jié)構(gòu)齊平的平坦表面。
19.如權(quán)利要求11所述的方法,其中 該第一晶體管區(qū)域包括該半導(dǎo)體基板的P型區(qū); 該第二晶體管區(qū)域包括該半導(dǎo)體基板的N型區(qū);以及 形成該第一層包括在該N型區(qū)及該P型區(qū)上方共形地沉積拉伸應(yīng)力誘導(dǎo)氮化材料。
20.一種制作半導(dǎo)體裝置的方法,該半導(dǎo)體裝置包括位于半導(dǎo)體基板上方的多個柵極結(jié)構(gòu)以及在鄰近各該柵極結(jié)構(gòu)的該半導(dǎo)體基板中形成的摻雜區(qū),該方法包括 在該多個柵極結(jié)構(gòu)及該摻雜區(qū)上方共形地沉積應(yīng)力誘導(dǎo)氮化材料; 等向性蝕刻該多個柵極結(jié)構(gòu)上方的該應(yīng)力誘導(dǎo)氮化材料的部分; 在等向性蝕刻該多個柵極結(jié)構(gòu)上方的該應(yīng)力誘導(dǎo)氮化材料的該部分后,在該應(yīng)力誘導(dǎo)氮化材料上方共形地沉積氧化材料;以及在該摻雜 區(qū)上方的該氧化材料中形成導(dǎo)電接點,各導(dǎo)電接點電性連接各摻雜區(qū)。
全文摘要
本發(fā)明提供制作具有本地接點的半導(dǎo)體裝置的方法。一種包括半導(dǎo)體基板上方的柵極結(jié)構(gòu)及形成于鄰近該柵極結(jié)構(gòu)的該半導(dǎo)體基板中的摻雜區(qū)的半導(dǎo)體裝置的制作方法包括在該柵極結(jié)構(gòu)及該摻雜區(qū)上方形成第一層介電材料;等向性蝕刻該第一層介電材料;在等向性蝕刻該第一層后,在該第一層介電材料上方形成第二層介電材料;以及在該第一層及該第二層內(nèi)形成電性連接該摻雜區(qū)的導(dǎo)電接點。
文檔編號H01L21/8238GK102623390SQ20111041506
公開日2012年8月1日 申請日期2011年12月13日 優(yōu)先權(quán)日2011年1月26日
發(fā)明者J·海因里希, R·里克特, T·胡伊辛加 申請人:格羅方德半導(dǎo)體公司