專利名稱：負(fù)電源集成電路的靜電放電保護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明相關(guān)于一種靜電放電保護(hù)電路，尤指一種用于負(fù)電源集成電路的靜電放電保護(hù)電路。
背景技術(shù)：
￠^](integrated circuit, IC) 43,^ : (electrostatic discharge, ESD)是造成可靠度失效(reliability failures)的主要來源之一。當(dāng)堆積在一第一物體 (例如一人體或一儀器)上的靜電荷被傳導(dǎo)至一第二物體(例如一電路板)上時(shí)，即會(huì)產(chǎn)生靜電放電。前述電荷傳導(dǎo)產(chǎn)生的大電流可能會(huì)造成過高的電壓應(yīng)力或熱應(yīng)力(thermal stress)，進(jìn)而損壞集成電路。近來因超大型集成電路(very large scale integrated circuit, VLSI circuit) 技術(shù)的進(jìn)步，IC愈益小型化，能夠承受靜電放電造成傷害的能力愈來愈低。所以在IC的輸入端、輸出端，或是雙向輸出/入端處，會(huì)設(shè)有許多不同的靜電放電保護(hù)結(jié)構(gòu)。許多靜電放電保護(hù)結(jié)構(gòu)使用被動(dòng)元件，例如像串接電阻與厚氧化物晶體管。另一種靜電放電保護(hù)結(jié)構(gòu)則使用主動(dòng)晶體管以安全地將靜電放電的暫態(tài)電流短路導(dǎo)引至接地端。圖1為現(xiàn)有技術(shù)中一靜電放電保護(hù)電路100的示意圖。靜電放電保護(hù)電路100包括一電壓箝位電路10與二極管Dl和D2。電壓箝位電路10偏壓于一正電位VDD與一接地電位GND之間，在正常電源操作下電壓箝位電路10呈關(guān)閉。當(dāng)一具正電位的ESD震擊(zap) 或脈沖施加到(或以某種方式耦合至)一 IC的一電源節(jié)點(diǎn)PAD時(shí)，電源節(jié)點(diǎn)PAD上的電壓會(huì)突然升高而啟動(dòng)二極管Dl與電壓箝位電路10。此時(shí)ESD暫態(tài)電流可被導(dǎo)引至接地端，以避免對(duì)該IC造成可能的靜電放電損害。然而，傳統(tǒng)的靜電放電保護(hù)結(jié)構(gòu)主要是針對(duì)具單一正VDD電源的數(shù)字信號(hào)裝置來設(shè)計(jì)。對(duì)于有混合信號(hào)的IC(例如同時(shí)有數(shù)字與類比信號(hào))而言，有時(shí)亦會(huì)使用負(fù)電源總線，因此需要一種能保護(hù)負(fù)電源供應(yīng)IC的靜電放電保護(hù)電路。

發(fā)明內(nèi)容
本發(fā)明提供一種用于負(fù)電源集成電路的靜電放電保護(hù)電路，其包含一負(fù)電壓箝位電路，偏壓于一第一電位與第二電位間，用來提供一放電路徑，其中該第一電位為一負(fù)電位，而該第二電位高于或等于一接地電位；一第一路徑控制單元，耦合于該集成電路的一第一負(fù)電源節(jié)點(diǎn)與該負(fù)電壓箝位電路的該第一電位間，用來通過該放電路徑來分路(shunt) 一第一靜電放電暫態(tài)電流，其中該第一靜電放電暫態(tài)電流于該第一負(fù)電源節(jié)點(diǎn)上的一第一負(fù)電壓低于該第一電位時(shí)產(chǎn)生；以及一第二路徑控制單元，耦合于該第一負(fù)電源節(jié)點(diǎn)與一正電位間。本發(fā)明提供一靜電放電保護(hù)電路，其為一 IC的不同負(fù)電壓源提供了靜電放電暫態(tài)電流的放電路徑。因此，使用本發(fā)明的靜電放電保護(hù)電路的IC較能承受靜電放電。


圖1為現(xiàn)有技術(shù)中一靜電放電保護(hù)電路的示意圖。圖2為本發(fā)明第一實(shí)施例中一靜電放電保護(hù)電路的示意圖。圖3為本發(fā)明第二實(shí)施例中一靜電放電保護(hù)電路的示意圖。圖4為本發(fā)明中一負(fù)電壓箝位電路的示意圖。其中，附圖標(biāo)記說明如下10電壓箝位電路11正電壓箝位電路12負(fù)電壓箝位電路100、200、300 靜電放電保護(hù)電路Q1、Q2、Q3 晶體管Pl P2 路徑控制單元D1、D2 二極管PAD、PAD-電源節(jié)點(diǎn)C電容R電阻
具體實(shí)施例方式圖2為本發(fā)明第一實(shí)施例中一靜電放電保護(hù)電路200的示意圖。靜電放電保護(hù)電路200包括一負(fù)電壓箝位電路12與兩路徑控制單元Pl P2。負(fù)電壓箝位電路12偏壓于一負(fù)電位VDD-與一接地電位GNDl (或是一高于接地電位的電位)間，且在正常電源操作下呈關(guān)閉。路徑控制單元Pl P2皆為雙端裝置。路徑控制單元Pl的正端耦合至至負(fù)電壓箝位電路12的VDD-總線，而負(fù)端耦合至一 IC的一負(fù)電源節(jié)點(diǎn)PAD-。路徑控制單元P2的正端耦合至負(fù)電源節(jié)點(diǎn)PAD-，而負(fù)端耦合至一正電位VDD+。圖3為本發(fā)明第二實(shí)施例中一靜電放電保護(hù)電路300的示意圖。靜電放電保護(hù)電路300包括一正電壓箝位電路11、一負(fù)電壓箝位電路12與兩路徑控制單元Pl P2。正電壓箝位電路11用來提供一正電位VDD+。負(fù)電壓箝位電路12偏壓于一負(fù)電位VDD-與一接地電位GNDl間，且在正常電源操作下呈關(guān)閉。在圖3所示的實(shí)施例中，VDD-的值可由負(fù)電壓源的IC來決定。路徑控制單元Pl P2皆為雙端裝置。路徑控制單元Pl的正端耦合至至負(fù)電壓箝位電路12的VDD-總線，而負(fù)端耦合至一 IC的一負(fù)電源節(jié)點(diǎn)PAD-。路徑控制單元P2的正端耦合至負(fù)電源節(jié)點(diǎn)PAD-，而負(fù)端耦合至正電位VDD+。路徑控制單元Pl P2可為任何在其正負(fù)端的跨壓超過其臨限電壓時(shí)能提供一低阻抗路徑的雙端裝置。舉例來說，此類路徑控制單元包括但不局限于二極管、金屬氧化半導(dǎo)體(metal-oxide-semiconductor，M0S) 晶體管、場氧化半導(dǎo)體元件、雙極接面晶體管(bipolar junction transistor，BJT)，或硅控整流器(silicon controlled rectifier)。當(dāng)負(fù)電源節(jié)點(diǎn)PAD-接收到一負(fù)向ESD震擊VESD-，本發(fā)明的靜電放電保護(hù)電路 200即可保護(hù)IC免于可能的損壞。當(dāng)負(fù)向ESD震擊VESD-的絕對(duì)值超過一臨界值時(shí)，路徑控制單元Pl為正向偏壓，負(fù)向ESD震擊VESD-會(huì)開啟負(fù)電壓箝位電路12。由負(fù)向ESD震擊VESD-引起的ESD暫態(tài)電流即可被導(dǎo)引至GNDl總線，如此即可避免損壞IC。因此，本發(fā)明能在負(fù)電源IC中提供完善靜電放電保護(hù)。圖4為本發(fā)明實(shí)施例中負(fù)電壓箝位電路12的示意圖。此實(shí)施例中的電壓箝位電路包含一電容C，一電阻R，一 ρ通道晶體管Q1，一 η通道晶體管Q2，以及一 η通道分路晶體管Q3。在正常供電操作期間，電容C的上電極通過電阻R被充電至接地電位。晶體管Ql和 Q2柵極上的高電壓(相較于VDD-)會(huì)開啟η通道晶體管Q2及關(guān)閉ρ通道晶體管Q1，使得 η通道分路晶體管Q3的柵極電壓被拉低。因此，η通道分路晶體管Q3于正常供電操作期間會(huì)保持關(guān)閉。當(dāng)在負(fù)電源節(jié)點(diǎn)PAD-上施加ESD震擊VESDl-時(shí)，此迅速產(chǎn)生的電壓變化會(huì)通過正向偏壓路徑控制單元Pl而被傳遞到VDD-總線，進(jìn)而快速地拉低P通道晶體管Ql和η通道分路晶體管Q3的源極電壓。因?yàn)殡娙軨在通過電阻R放電會(huì)相關(guān)于一電阻-電容時(shí)間常數(shù)延遲(R-C time constant delay)，η通道晶體管Q2的柵極電壓的下降速度較慢。同理，當(dāng)η通道晶體管Q2導(dǎo)通后，η通道分路晶體管Q3的柵極才會(huì)被耦接至VDD-總線，因此 η通道分路晶體管Q3柵極電壓的下降速度亦較慢。當(dāng)柵極對(duì)源極電壓的絕對(duì)值隨著ESD震擊VESDl-而升高，η通道分路晶體管Q3會(huì)被導(dǎo)通，因而將ESD暫態(tài)電流由VDD-總線導(dǎo)引至GNDl總線。圖4中所示僅為本發(fā)明的實(shí)施例，并不限定本發(fā)明的范疇。負(fù)電壓箝位電路12可采用任何本領(lǐng)域的技術(shù)人員所熟知的各種結(jié)構(gòu)。在圖4中，接地電位GNDl與GND2分別以兩根總線表示，但在負(fù)電壓箝位電路12被整合至電路封裝中、印刷電路板上，或是在晶片中時(shí)，接地電位GNDl與GND2亦可連接至一共同接地電位端。此外，負(fù)電壓箝位電路12可在單一或多組負(fù)電壓源IC中提供靜電放電保護(hù)措施。本發(fā)明提供一靜電放電保護(hù)電路，其為一 IC的不同負(fù)電壓源提供了靜電放電暫態(tài)電流的放電路徑。因此，使用本發(fā)明的靜電放電保護(hù)電路的IC較能承受靜電放電。以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種用于負(fù)電源集成電路的靜電放電保護(hù)電路，其特征是，其包含一負(fù)電壓箝位電路，偏壓于一第一電位與一第二電位間，用來提供一放電路徑，其中該第一電位為一負(fù)電位，而該第二電位高于或等于一接地電位；一第一路徑控制單元，耦合于該集成電路的一第一負(fù)電源節(jié)點(diǎn)與該負(fù)電壓箝位電路的該第一電位間，用來通過該放電路徑來分路一第一靜電放電暫態(tài)電流，其中該第一靜電放電暫態(tài)電流于該第一負(fù)電源節(jié)點(diǎn)上的一第一負(fù)電壓低于該第一電位時(shí)產(chǎn)生；以及一第二路徑控制單元，耦合于該第一負(fù)電源節(jié)點(diǎn)與一正電位間。
2.如權(quán)利要求1所述的靜電放電保護(hù)電路，其特征是當(dāng)該第一路徑控制單元的一跨壓超過一第一臨界值時(shí)，該負(fù)電壓箝位電路呈開啟以提供該放電路徑。
3.如權(quán)利要求1所述的靜電放電保護(hù)電路，其特征是該第一與該第二路徑控制單元包含二極管、金屬氧化半導(dǎo)體晶體管、場效氧化半導(dǎo)體元件、雙極接面晶體管或硅控整流器。
4.如權(quán)利要求1所述的靜電放電保護(hù)電路，其特征是，另包含 一正電壓箝位電路，用來提供該正電位。
全文摘要
本發(fā)明公開了應(yīng)用于一負(fù)電源集成電路，一靜電放電保護(hù)電路包括一負(fù)電壓箝位電路，用來提供一路徑以放電相對(duì)應(yīng)于不同負(fù)電源的靜電放電暫態(tài)電流。本發(fā)明提供一靜電放電保護(hù)電路，其為一IC的不同負(fù)電壓源提供了靜電放電暫態(tài)電流的放電路徑。因此，使用本發(fā)明的靜電放電保護(hù)電路的IC較能承受靜電放電。
文檔編號(hào)H01L27/02GK102543995SQ20111044171
公開日2012年7月4日 申請(qǐng)日期2011年12月26日 優(yōu)先權(quán)日2010年12月26日
發(fā)明者何明瑾, 王文泰 申請(qǐng)人:創(chuàng)意電子股份有限公司, 臺(tái)灣積體電路制造股份有限公司