專利名稱：抗硫化芯片電阻器及其制造方法
抗硫化芯片電阻器及其制造方法本申請(qǐng)為分案申請(qǐng)，其原申請(qǐng)是2009年9月29日進(jìn)入中國(guó)國(guó)家階段、國(guó)際申請(qǐng)日為2008年2月21日的國(guó)際專利申請(qǐng)PCT/US2008/054557，該原申請(qǐng)的中國(guó)國(guó)家申請(qǐng)?zhí)柺?00880010666. 8，發(fā)明名稱為“抗硫化芯片電阻器及其制造方法”。對(duì)相關(guān)申請(qǐng)的交叉引用本申請(qǐng)根據(jù)35U. S. § 119要求享有2007年3月I日提交的臨時(shí)申請(qǐng)No. 60/892，503的優(yōu)先權(quán)，在此通過(guò)引用將其全文并入。
背景技術(shù)：
本發(fā)明涉及芯片電阻器，尤其是抗硫化的芯片電阻器。大部分厚膜芯片電阻器和一些薄膜電阻器中的端電極是由銀基陶瓷制成的。金屬 銀具有若干有利的屬性，包括高電導(dǎo)率以及當(dāng)在空氣中燒制銀基陶瓷時(shí)對(duì)氧化的極好免疫性。令人遺憾的是金屬銀也有其不足。一種這樣的不足就是金屬銀對(duì)硫和硫的化合物相當(dāng)敏感。而且，銀形成不導(dǎo)電的硫化銀，導(dǎo)致銀基電阻器端子中開(kāi)路。所述故障機(jī)制被稱為硫化現(xiàn)象或硫化。圖2中給出了現(xiàn)有技術(shù)中不抗硫的厚膜芯片電阻器。它由隔離襯底I、銀基上端電極2、銀基下端電極3、電阻元件4、任選的保護(hù)層5、外保護(hù)層6、電鍍鎳層7和電鍍精整層(通常為錫)8構(gòu)成。每個(gè)上電極2被以下鄰接層覆蓋(a)外保護(hù)涂層6 (玻璃或聚合物)以及(b)電鍍鎳層7和精整層8。問(wèn)題是一側(cè)的非金屬涂層6和另一側(cè)的電金屬鍍層6、7彼此的粘結(jié)較差。這在它們之間產(chǎn)生小間隙，導(dǎo)致周圍的空氣滲入銀電極2的表面。如果周圍的空氣包括硫的化合物，一段時(shí)間之后將破壞銀電極。這就是為什么商品芯片電阻器常常在汽車和工業(yè)應(yīng)用中出故障的原因。使用了兩種已知方法來(lái)防止硫化現(xiàn)象。一種方法涉及到用另一種耐硫的貴金屬(金、銀鈀合金等)替換或包覆銀。第二種方法是防止銀基端子與周圍的空氣接觸(密封端子)。第一種方法的缺點(diǎn)包括耐硫貴金屬非常昂貴，耐硫貴金屬相對(duì)于金屬銀來(lái)說(shuō)電導(dǎo)率更低，以及非銀端子與設(shè)計(jì)用于銀端子的厚膜電阻器油墨可能不兼容。根據(jù)現(xiàn)有技術(shù)的第二種方法(例如參見(jiàn)美國(guó)專利7，098，768，在此通過(guò)引用將其全文并入)由增加兩層構(gòu)成，即增加輔助上電極9(圖3)和最上外涂層6’。輔助上電極9完全覆蓋每個(gè)銀基上端電極2并與外保護(hù)涂層6部分交迭。最上外涂層6’覆蓋電阻器的中間部分并與輔助上電極9交迭。在這種配置中，輔助上電極應(yīng)當(dāng)既可電鍍(導(dǎo)電的)又耐硫。這種材料的范例包括具有碳填料或賤金屬填料的基于聚合物的厚膜油墨或具有賤金屬填料的燒結(jié)型厚膜油墨。使用輔助上電極的缺點(diǎn)包括具有碳或賤金屬填料的基于聚合物的材料電導(dǎo)率低且可鍍性差，當(dāng)把燒結(jié)型油墨用于輔助上電極時(shí)可能有電阻偏移，當(dāng)在難以在端子中彼此交迭的多層之間保持位置關(guān)系的小尺寸電阻器(Imm長(zhǎng)和更小)中實(shí)施時(shí)存在問(wèn)題，以及電阻器厚度增大。
需要的是一種抗硫化的改進(jìn)的芯片電阻器。

發(fā)明內(nèi)容
因此，本發(fā)明的主要目的、特征、方面或優(yōu)勢(shì)是在解決芯片型電阻器的硫化現(xiàn)象方面對(duì)現(xiàn)有技術(shù)做出改進(jìn)。本發(fā)明的另一目的、特征或優(yōu)點(diǎn)是提供一種芯片電阻器，這種芯片電阻器抗硫化，不需要額外的保護(hù)層，額外的保護(hù)層會(huì)增加芯片電阻器的厚度，使之超過(guò)標(biāo)準(zhǔn)(非抗硫化)芯片電阻器的厚度。本發(fā)明的又一目的、特征或優(yōu)點(diǎn)是適用于所有尺寸的芯片電阻器的配置或設(shè)計(jì)，所有尺寸的芯片電阻器包括最小的芯片電阻器，例如，其中引入確保與相鄰層有交迭的額外保護(hù)層會(huì)存在潛在的問(wèn)題。本發(fā)明的再一目的、特征或優(yōu)點(diǎn)是提供一種芯片電阻器，其沒(méi)有與現(xiàn)有技術(shù)中現(xiàn) 有的額外防護(hù)層相關(guān)的局限，例如是(a)導(dǎo)電的，(b)非銀的，(C)適于在低溫下沉積。滿足這種要求的材料(例如基于聚合物的碳墨)可鍍性有限。于是，本發(fā)明的又一目的、特征或優(yōu)點(diǎn)是提供一種端子具有良好可鍍性的抗硫化芯片電阻器。參考本申請(qǐng)的其他部分，本發(fā)明的其他目的、特征、方面和優(yōu)點(diǎn)將變得更加明顯。通過(guò)以下說(shuō)明書(shū)和權(quán)利要求可以明了本發(fā)明的這些目的、特征、方面或優(yōu)點(diǎn)中的一個(gè)或多個(gè)。根據(jù)本發(fā)明的一個(gè)方面，一種芯片電阻器包括位于安裝在絕緣襯底上的電阻元件的相對(duì)側(cè)上的上方易硫化端電極以及所述電阻元件上方的不導(dǎo)電外保護(hù)涂層。至少有一個(gè)覆蓋所述絕緣襯底相對(duì)外露面和頂部易硫化端電極的一部分的導(dǎo)電金屬鍍層，所述金屬鍍層通過(guò)預(yù)施加的金屬化層粘著到所述易硫化端電極和不導(dǎo)電外保護(hù)涂層的相鄰邊緣。根據(jù)本發(fā)明的另一個(gè)方面，提供了一種阻止芯片電阻器中硫化的方法，所述芯片電阻器具有安裝絕緣襯底上的電阻元件的相對(duì)側(cè)上的上方易硫化端電極、所述電阻元件上方的不導(dǎo)電外保護(hù)涂層和至少一個(gè)覆蓋所述絕緣襯底相對(duì)外露面和所述頂部易硫化端電極的一部分的導(dǎo)電金屬鍍層。該方法提出密封端電極，使其不受外部環(huán)境影響?？梢酝ㄟ^(guò)使所述金屬鍍層在端電極的暴露的頂部部分和不導(dǎo)電外保護(hù)涂層的相鄰邊緣的上方交迭來(lái)進(jìn)行密封，或者密封端電極包括在施加所述金屬鍍層之前對(duì)所述不導(dǎo)電外保護(hù)涂層的相鄰邊緣進(jìn)行金屬化。根據(jù)本發(fā)明的另一個(gè)方面，通過(guò)如下過(guò)程形成芯片電阻器在具有側(cè)表面的絕緣襯底頂部形成頂部端電極和電阻元件；在所述電阻元件和所述頂部端電極的相鄰部分上方形成不導(dǎo)電外保護(hù)涂層；掩蔽所述外保護(hù)涂層的中部；通過(guò)濺射使所述外保護(hù)涂層的邊緣金屬化；通過(guò)濺射或施加導(dǎo)電油墨對(duì)所述襯底的側(cè)表面進(jìn)行金屬化；去除所述掩模；為所述外保護(hù)涂層和所述襯底的側(cè)表面的金屬化邊緣電鍍鎳；以及在所述鎳鍍層上設(shè)置精整層。根據(jù)本發(fā)明的另一個(gè)方面，一種芯片電阻器包括絕緣襯底，其具有頂表面、相對(duì)的底表面和相對(duì)的外露面；形成于所述襯底頂表面上的頂部端電極；形成于所述襯底底表面上的底部電極；位于所述頂部端電極之間并部分與所述頂部端電極交迭的電阻元件；部分覆蓋所述頂部端電極的外保護(hù)涂層，其中所述外保護(hù)涂層的邊緣被激活以有助于通過(guò)電鍍來(lái)覆蓋；覆蓋所述襯底側(cè)表面、所述頂部和底部電極并與所述外保護(hù)涂層的邊緣交迭的鎳電鍍層，從而密封下方的頂部端電極使其不受周圍氣氛影響。


圖I是根據(jù)本發(fā)明一個(gè)方面的設(shè)備的基本放大截面圖。圖2是現(xiàn)有技術(shù)(非抗硫化)電阻器的基本放大截面圖。圖3類似于圖2，但示出了現(xiàn)有技術(shù)的抗硫化電阻器。圖4是制造根據(jù)本發(fā)明的一方面的圖I的電阻器的方法的截面圖和例圖。圖5是利用低強(qiáng)度濺射(無(wú)掩蔽)利用金屬化工藝制造電阻器的方法的截面圖和例圖。 圖6是利用非常高強(qiáng)度濺射(有或無(wú)掩蔽)制造電阻器的方法的截面圖和例圖。圖7是示出了本發(fā)明制造工藝一個(gè)實(shí)施例的流程圖。
具體實(shí)施例方式為了更好地理解本發(fā)明，現(xiàn)在將詳細(xì)描述具體設(shè)備及其制造方法。顯然，這只是本發(fā)明能夠采用的一種形式。對(duì)于本領(lǐng)域的技術(shù)人員而言顯而易見(jiàn)的變化將被包括在本發(fā)明之內(nèi)。本發(fā)明涉及一種芯片電阻器(圖I)，所述芯片電阻器包括絕緣襯底11、利用銀基金屬陶瓷在襯底表面上形成的頂部端電極12、底部電極13、位于頂部端電極12之間并與它們部分交迭的電阻元件14、全部或部分覆蓋電阻元件14的任選的內(nèi)保護(hù)涂層15、全部覆蓋內(nèi)保護(hù)涂層15并部分覆蓋頂部端電極12的外保護(hù)涂層16、覆蓋襯底、頂部電極12和底部電極13的側(cè)表面并部分與外保護(hù)涂層16交迭的鎳電鍍層17、覆蓋鎳層17的精整電鍍層18。鎳層17和外保護(hù)層16的交迭具有密封性質(zhì)，因?yàn)樵阪囯婂冞^(guò)程之前使外保護(hù)層16的邊緣可電鍍。于是，密封了銀端電極而未使用專用保護(hù)層。通過(guò)為鎳鍍層賦予保護(hù)功能而密封了銀端電極，在標(biāo)準(zhǔn)(非防硫)芯片電阻器的端子中通常將鎳鍍層用作銀電極和精整金屬化層(通常為錫層)之間的擴(kuò)散和浸析阻擋層。使像保護(hù)層16那樣的電介質(zhì)材料可電鍍的可能方式包括，但不限于通過(guò)例如施加導(dǎo)電材料(金屬濺射、金屬的化學(xué)淀積等)或通過(guò)改變其結(jié)構(gòu)(通過(guò)加熱對(duì)聚合物進(jìn)行碳化處理等)來(lái)激活它。圖4示出了將金屬濺射用于激活外保護(hù)涂層16的邊緣的過(guò)程。在外保護(hù)涂層16上濺射適當(dāng)?shù)慕饘?例如鎳鉻合金)，使得其未被掩模19覆蓋的邊緣可電鍍。在接下來(lái)的電鍍工藝中，濺射的金屬化層促使鎳不僅電鍍銀端子12、13和襯底11的表面11’，而且延伸到外保護(hù)涂層16的邊緣，密封下方的銀電極12。鎳層和外保護(hù)涂層16的金屬化邊緣之間的良好粘合確保了銀電極12的良好密封。圖5示出了濺射過(guò)程的第二種實(shí)施方式。從芯片電阻器的頂側(cè)開(kāi)始進(jìn)行濺射，不用掩蔽外保護(hù)涂層16，而是利用極低強(qiáng)度的濺射。所獲得的不良金屬化層有助于電鍍外保護(hù)涂層的邊緣，但由于機(jī)械磨蝕的原因，在電鍍槽中會(huì)很快退化。因此，不會(huì)形成整個(gè)頂表面的牢固金屬化。圖6示出了濺射過(guò)程的第三種實(shí)施方式。對(duì)外保護(hù)涂層16進(jìn)行掩蔽或不掩蔽，利用非常高強(qiáng)度的濺射，從堆疊芯片的側(cè)表面開(kāi)始進(jìn)行濺射，濺射強(qiáng)度足以滲入相鄰堆疊芯片之間的間隙并確保芯片頂側(cè)盡頭部分的金屬化。因?yàn)樾酒煌獗Ｗo(hù)涂層16覆蓋的中間部分比端子區(qū)域更厚，所以堆疊芯片之間存在間隙。在現(xiàn)有技術(shù)(圖2和圖3)中，鎳層7不能充當(dāng)銀保護(hù)元件，因?yàn)殡婂冩噷?與保護(hù)涂層6(圖2)和6’(圖3)的邊緣粘附性差。為了保護(hù)易硫化的電極，本發(fā)明提出將保護(hù)層的功能賦予電鍍鎳層，在標(biāo)準(zhǔn)(非防硫)芯片電阻器的端子中，電鍍鎳層通常被用作銀電極和精整金屬化層(錫層)之間的擴(kuò)散和浸析阻擋層。為此目的，在外保護(hù)涂層(與銀電極相鄰的)的邊緣上設(shè)置適當(dāng)金屬(例如鎳鉻合金)，使這些邊緣可電鍍。這樣促使鎳不僅電鍍銀電極，而且延伸到外保護(hù)涂 層的邊緣，從而密封了下方的銀電極。這種方法的優(yōu)點(diǎn)包括不需要額外的保護(hù)層。因此，芯片電阻器的厚度與標(biāo)準(zhǔn)(非防硫)芯片電阻器的厚度相同。此外，該配置適用于各種尺寸的芯片，包括最小的芯片，因?yàn)椴恍枰~外的保護(hù)層。此外，端子維持了良好的可鍍性。制誥討稈本發(fā)明還涉及到制造芯片電阻器的方法。圖7示出了本發(fā)明制造過(guò)程的一個(gè)實(shí)施例。在步驟20中，進(jìn)行頂部端電極12和底部端電極13的形成。接下來(lái)，在步驟21中，進(jìn)行電阻元件14的形成。接下來(lái)，在步驟22中，可以進(jìn)行任選的內(nèi)保護(hù)涂層15的形成。當(dāng)然，該步驟是任選的而非必需的。接下來(lái)，在步驟23中，進(jìn)行外保護(hù)涂層16的形成。在步驟24中，可以通過(guò)掩模19任選地掩蔽外保護(hù)涂層的中間部分。在步驟25中，進(jìn)行外保護(hù)涂層16的邊緣激活(例如通過(guò)如圖4-6所示的金屬濺射)。在步驟26中，進(jìn)行襯底11的側(cè)表面11’的激活(例如，通過(guò)金屬濺射或通過(guò)導(dǎo)電油墨涂覆)。在步驟27中，在使用任選掩模的地方進(jìn)行任選掩模的去除。在步驟28中，進(jìn)行電鍍(優(yōu)選利用鎳或鎳合金)。在步驟29中，完成層的電鍍。盡管以一種次序給出，但可以酌情改變步驟的次序。例如，必要時(shí)可以改變頂部端電極12、底部端電極13和電阻器14形成的次序。步驟25通過(guò)密封易硫化的端子，為芯片電阻器賦予了抵抗含硫周圍環(huán)境的能力。這樣就披露了用于抗硫化芯片電阻器的方法和設(shè)備。本發(fā)明設(shè)想到了很多變化，包括材料種類、步驟順序(無(wú)論是否執(zhí)行任選步驟)的變化，以及在本發(fā)明的精神和范圍之內(nèi)的其他變化、替換和選項(xiàng)。
權(quán)利要求
1.一種芯片電阻器，包括 具有表面的絕緣襯底； 設(shè)置于所述襯底的所述表面上的易于受硫化影響的第一端電極； 與所述第一端電極電連通的電阻元件； 覆蓋所述電阻元件的至少一部分以及所述第一端電極的至少一部分的不導(dǎo)電外保護(hù)涂層； 形成在所述不導(dǎo)電外保護(hù)涂層上以允許進(jìn)行電鍍的第一金屬化邊緣； 覆蓋所述第一端電極的至少一部分并粘著于所述第一端電極和所述金屬化邊緣的金屬鍍層。
2.根據(jù)權(quán)利要求I所述的芯片電阻器，還包括 設(shè)置于所述襯底的所述表面上的易于受硫化影響的第二端電極； 其中所述電阻元件與所述第二端電極電連通并且設(shè)置于所述第一端電極和所述第二端電極之間； 其中所述不導(dǎo)電外保護(hù)涂層覆蓋所述第二端電極的至少一部分； 形成在所述不導(dǎo)電外保護(hù)涂層上以允許進(jìn)行電鍍的第二金屬化邊緣； 覆蓋所述第二端電極的至少一部分并粘著于所述第二端電極和所述第二金屬化邊緣的第二金屬鍍層。
3.根據(jù)權(quán)利要求I或2所述的芯片電阻器，其中所述金屬化邊緣中的至少ー個(gè)通過(guò)濺射來(lái)形成。
4.根據(jù)權(quán)利要求I或2所述的芯片電阻器，其中所述金屬鍍層中的至少ー個(gè)通過(guò)濺射來(lái)形成。
5.根據(jù)權(quán)利要求I或2所述的芯片電阻器，還包括形成在所述金屬鍍層中的至少ー個(gè)之上的精整電鍍層。
6.根據(jù)權(quán)利要求I或2所述的芯片電阻器，其中所述電阻元件為厚膜芯片電阻器。
7.根據(jù)權(quán)利要求I或2所述的芯片電阻器，其中所述電阻元件為薄膜芯片電阻器。
8.根據(jù)權(quán)利要求I或2所述的芯片電阻器，其中所述端電極中的至少ー個(gè)包括銀。
9.ー種制造抗硫化芯片電阻器的方法，所述方法包括 提供具有表面的絕緣襯底； 在所述表面上形成第一端電極，所述第一端電極易于受硫化影響； 形成與所述第一端電極電連通的電阻元件； 形成覆蓋所述電阻元件的至少一部分以及所述第一端電極的至少一部分的不導(dǎo)電外保護(hù)涂層； 形成金屬化邊緣，所述金屬化邊緣形成在所述不導(dǎo)電外保護(hù)涂層上以允許進(jìn)行電鍍；以及 形成覆蓋所述第一端電極的至少一部分并粘著于所述第一端電極和所述金屬化邊緣的金屬鍍層。
10.根據(jù)權(quán)利要求9所述的方法，還包括 在所述表面上形成第二端電極，所述第二端電極易于受硫化影響； 其中所述電阻元件與所述第二端電極電連通并且設(shè)置于所述第一端電極和所述第二端電極之間； 其中所述不導(dǎo)電外保護(hù)涂層覆蓋所述電阻元件的至少一部分以及所述第二端電極的至少一部分； 形成位于所述不導(dǎo)電外保護(hù)涂層上以允許進(jìn)行電鍍的第二金屬化邊緣；以及形成覆蓋所述第二端電極的至少一部分并粘著于所述第二端電極和所述第二金屬化邊緣的第二金屬鍍層。
11.根據(jù)權(quán)利要求9或10所述的方法，其中所述金屬化邊緣中的至少ー個(gè)通過(guò)濺射來(lái)形成。
12.根據(jù)權(quán)利要求9或10所述的方法，其中所述金屬鍍層中的至少ー個(gè)通過(guò)濺射來(lái)形成。
13.根據(jù)權(quán)利要求9或10所述的方法，還包括在所述金屬鍍層中的至少ー個(gè)之上形成精整電鍍層。
14.根據(jù)權(quán)利要求9或10所述的方法，其中所述電阻元件為厚膜芯片電阻器。
15.根據(jù)權(quán)利要求9或10所述的方法，其中所述電阻元件為薄膜芯片電阻器。
16.根據(jù)權(quán)利要求9或10所述的方法，其中所述端電極包括銀。
17.—種芯片電阻器,包括 位于安裝在絕緣襯底之上的電阻元件的相對(duì)側(cè)上的上方易硫化端電極； 位于所述電阻元件之上的不導(dǎo)電外保護(hù)涂層； 覆蓋所述絕緣襯底的相對(duì)外露面和所述頂部易硫化端電極的一部分的第一導(dǎo)電金屬鍍層， 所述金屬鍍層通過(guò)預(yù)施加的金屬化層粘著于所述易硫化端電極和所述不導(dǎo)電外保護(hù)涂層的相鄰邊緣。
18.根據(jù)權(quán)利要求17所述的芯片電阻器，其中通過(guò)對(duì)所述絕緣襯底的外露面以及所述不導(dǎo)電外保護(hù)涂層的邊緣的金屬化來(lái)施加所述預(yù)施加的金屬化層。
19.根據(jù)權(quán)利要求18所述的芯片電阻器，其中所述金屬化層通過(guò)濺射來(lái)實(shí)現(xiàn)。
20.根據(jù)權(quán)利要求17所述的芯片電阻器，其中所述金屬鍍層通過(guò)濺射來(lái)施加。
21.根據(jù)權(quán)利要求17所述的芯片電阻器，還包括位于粘著于所述端電極的所述金屬鍍層之上的第二金屬鍍層。
22.根據(jù)權(quán)利要求17所述的芯片電阻器，還包括使所述金屬鍍層在所述不導(dǎo)電外保護(hù)涂層的所述相鄰邊緣的一部分的上方交迭。
23.根據(jù)權(quán)利要求22所述的芯片電阻器，其中所述金屬化層和交迭有效地密封所述端電極。
24.根據(jù)權(quán)利要求23所述的芯片電阻器，其中所述密封抵抗與所述端電極有關(guān)的硫化現(xiàn)象。
25.根據(jù)權(quán)利要求17所述的芯片電阻器，其中所述芯片電阻器為厚膜芯片電阻器。
26.根據(jù)權(quán)利要求17所述的芯片電阻器，其中所述芯片電阻器為薄膜芯片電阻器。
27.根據(jù)權(quán)利要求17所述的芯片電阻器，其中所述端電極包括銀。
28.—種阻止芯片電阻器中的硫化的方法，所述芯片電阻器具有位于安裝在絕緣襯底之上的電阻元件的相對(duì)側(cè)上的上方易硫化端電極、位于所述電阻元件之上的不導(dǎo)電外保護(hù)涂層、以及覆蓋所述絕緣襯底的相對(duì)外露面和所述頂部易硫化端電極的一部分的第一導(dǎo)電金屬鍍層，所述方法包括 密封所述端電扱使其不受外部環(huán)境的影響； 其中密封所述端電極的步驟包括使所述金屬鍍層在所述端電極的暴露的頂部部分和所述不導(dǎo)電外保護(hù)涂層的相鄰邊緣的上方交迭；以及 其中密封所述端電極的步驟還包括在施加所述金屬鍍層之前對(duì)所述不導(dǎo)電外保護(hù)涂層的邊緣進(jìn)行金屬化。
全文摘要
抗硫化芯片電阻器及其制造方法。一種芯片電阻器包括絕緣襯底11、利用銀基金屬陶瓷在襯底表面上形成的頂部端電極12、底部電極13、位于頂部端電極12之間并與它們部分交迭的電阻元件14、全部或部分覆蓋電阻元件14的任選的內(nèi)保護(hù)涂層15、全部覆蓋內(nèi)保護(hù)涂層15并部分覆蓋頂部端電極12的外保護(hù)涂層16、覆蓋襯底、頂部電極12和底部電極13的側(cè)表面并部分與外保護(hù)涂層16交迭的鎳電鍍層17、覆蓋鎳層17的精整電鍍層18。鎳層17和外保護(hù)層16的交迭具有密封性質(zhì)，因?yàn)樵阪囯婂冞^(guò)程之前對(duì)外保護(hù)層16的邊緣進(jìn)行金屬化。
文檔編號(hào)H01C1/14GK102682938SQ20111044355
公開(kāi)日2012年9月19日 申請(qǐng)日期2008年2月21日 優(yōu)先權(quán)日2007年3月1日
發(fā)明者L·阿赫特曼, M·貝爾曼 申請(qǐng)人:威世科技公司