專利名稱：印刷電路板與晶粒連接結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型是有關(guān)于一種印刷電路板與晶粒連接結(jié)構(gòu)，尤指一種可使電路板與晶粒間具有最短化的封裝線路，而達(dá)到產(chǎn)出速度較快、封裝成本較低、工作速度較快以及工作頻率更高的功效者。
背景技術(shù)：
一般已用的印刷電路板與晶粒連接結(jié)構(gòu)(如圖2所示)，其包含有一電路板3以及一晶粒4所構(gòu)成；其中該電路板3的底面上設(shè)有一電路布局層3 1，且該電路板3上開設(shè)有至少一穿孔3 2，而該電路布局層3 1底面設(shè)有多數(shù)錫球3 3 ；另該晶粒4連接于電路板3 —面上，該晶粒4底面設(shè)有輸入/輸出接點(diǎn)4 1，而該輸入/輸出接點(diǎn)4 1透過(guò)穿孔以打金線4 2的方式與電路板3底面的電路布局層3 1連接，之后再藉由保護(hù)膠4 3注入于穿孔3 2將金線4 2加以封裝并形成保護(hù)，如此，即可達(dá)到電路板3與晶粒4封裝的功效。然以上述已用的封裝方式而言，由于該電路板3與晶粒4系配合穿孔3 2打金線 4 2的方式加以連接，之后再以保護(hù)膠4 3注入于穿孔3 2加以封裝，因此，不但使得制作時(shí)的封裝產(chǎn)出的速度較慢，且更會(huì)因?yàn)榉睆?fù)的工時(shí)及工序而造成封裝成本過(guò)高的情形；況且以打金線4 2的方式加以連接則會(huì)因?yàn)榉庋b線路較長(zhǎng)，而導(dǎo)致有工作速度較差以及工作頻率較低的缺點(diǎn)；故，一般已用的印刷電路板與晶粒連接結(jié)構(gòu)較無(wú)法符合實(shí)際使用所需。
發(fā)明內(nèi)容本實(shí)用新型主要目的在于，提供一種可使電路板與晶粒間具有最短化的封裝線路，而達(dá)到產(chǎn)出速度較快、封裝成本較低、工作速度較快以及工作頻率更高的印刷電路板與晶粒連接結(jié)構(gòu)。為達(dá)上述目的，本實(shí)用新型系一種印刷電路板與晶粒連接結(jié)構(gòu)，包括有一電路板， 其一面上設(shè)有電路布局層；以及一晶粒，連接于電路板的一面上，而該晶粒的一面上具有輸入/輸出接點(diǎn)，且該輸入/輸出接點(diǎn)的一面上設(shè)有接線層，并于該接線層設(shè)有多數(shù)與上述電路板的電路布局層連接的接墊。于本實(shí)用新型的一實(shí)施例中，該電路板的另一面上設(shè)有另一電路布局層，而該另一電路布局層上設(shè)有多數(shù)連接部。于本實(shí)用新型的一實(shí)施例中，各連接部可為錫球。于本實(shí)用新型的一實(shí)施例中，該晶?？蔀殡p倍數(shù)據(jù)同步動(dòng)態(tài)芯片(DoubleData Rate, DDR 芯片)。于本實(shí)用新型的一實(shí)施例中，該晶粒的外側(cè)面上可包覆有一殼體，而該接墊露出該殼體。于本實(shí)用新型的一實(shí)施例中，該晶粒配合接墊以表面黏著(SMT)方式與電路板的電路布局層連接。于本實(shí)用新型的一實(shí)施例中，該接墊可為錫球。[0012] 與現(xiàn)有技術(shù)相比，本實(shí)用新型所具有的有益效果為本實(shí)用新型晶粒的一面上具有輸入/輸出接點(diǎn)，且該輸入/輸出接點(diǎn)的一面上設(shè)有接線層，并于該接線層設(shè)有多數(shù)與電路板的電路布局層連接的接墊，這樣本實(shí)用新型就使得電路板與晶粒間具有最短化的封裝線路，而達(dá)到產(chǎn)出速度較快、封裝成本較低、工作速度較快以及工作頻率更高。

[0013]圖1，系本實(shí)用新型剖面示意圖。[0014]圖2，系已用的剖面示意圖。[0015]標(biāo)號(hào)說(shuō)明[0016]電路板1 ；[0017]電路布局層1 1、1 2 ；[0018]連接部12 1;[0019]晶粒2 ；[0020]輸入/輸出接點(diǎn)21；[0021]接線層2 2 ；[0022]接墊2 3 ；[0023]殼體2 4 ；[0024]電路板3 ；[0025]電路布局層3 1 ；[0026]穿孔3 2 ；[0027]錫球3 3 ；[0028]晶粒4 ；[0029]輸入/輸出接點(diǎn)41；[0030]金線4 2 ；[0031]保護(hù)膠4 3。
具體實(shí)施方式
請(qǐng)參閱圖1所示，為本實(shí)用新型的剖面示意圖。如圖所示本實(shí)用新型系一種印刷電路板與晶粒連接結(jié)構(gòu)，其至少包含一電路板1以及一晶粒2所構(gòu)成。上述所提的電路板1其一面上設(shè)有電路布局層1 1，而該電路板1的另一面上設(shè)有另一電路布局層1 2，且該另一電路布局層1 2上設(shè)有多數(shù)連接部1 2 1，而各連接部 1 2 1可為錫球。該晶粒2可為雙倍數(shù)據(jù)同步動(dòng)態(tài)芯片(Double Data Rate,如DDR芯片)，且該晶粒2連接于電路板1的一面上，而該晶粒2的一面上具有輸入/輸出接點(diǎn)2 1 (I/O接點(diǎn))， 該輸入/輸出接點(diǎn)2 1的一面上設(shè)有接線層2 2，并于該接線層2 2設(shè)有多數(shù)與電路布局層1 1連接的接墊2 3，而該接墊2 3可為錫球，另于該晶粒2的外側(cè)面上可包覆有一殼體2 4，作為晶粒2保護(hù)之用，而該接墊2 3露出該殼體。如是，藉由上述的結(jié)構(gòu)構(gòu)成一全新的印刷電路板與晶粒連接結(jié)構(gòu)。當(dāng)本實(shí)用新型的電路板1與晶粒2于封裝時(shí)，系將晶粒2所設(shè)接線層2 2上的各接墊2 3對(duì)應(yīng)設(shè)置于電路板1的電路布局層1 1上，之后再以表面黏著(SMT)方式，使該晶粒2配合各接墊2 3與電路板1的電路布局層1 1連接，如此，即可完成電路板1與晶粒2的封裝，之后再依所需而利用該電路板1另一面上所設(shè)另一電路布局層1 2的連接部 1 2 1與其它電子設(shè)備進(jìn)行連接使用(圖未示)，進(jìn)而取代已用打金線的連接方式，而使得電路板1與晶粒2間具有最短化的封裝線路，而藉由該最短化的封裝線路達(dá)到產(chǎn)出速度較快、封裝成本較低、工作速度較快以及工作頻率更高的功效。 綜上所述，本實(shí)用新型印刷電路板與晶粒連接結(jié)構(gòu)可有效改善已用的種種缺點(diǎn)， 可使電路板與晶粒間具有最短化的封裝線路，而達(dá)到產(chǎn)出速度較快、封裝成本較低、工作速度較快以及工作頻率更高的功效。
權(quán)利要求1.一種印刷電路板與晶粒連接結(jié)構(gòu)，包括有一電路板，其一面上設(shè)有電路布局層；以及一晶粒，連接于電路板的一面上，而該晶粒的一面上具有輸入/輸出接點(diǎn)，且該輸入/ 輸出接點(diǎn)的一面上設(shè)有接線層，并于該接線層設(shè)有多數(shù)與上述電路板的電路布局層連接的接墊。
2.根據(jù)權(quán)利要求1所述的印刷電路板與晶粒連接結(jié)構(gòu)，其特征在于，該電路板的另一面上設(shè)有另一電路布局層，而該另一電路布局層上設(shè)有多數(shù)連接部。
3.根據(jù)權(quán)利要求2所述的印刷電路板與晶粒連接結(jié)構(gòu)，其特征在于，各連接部為錫球。
4.根據(jù)權(quán)利要求1所述的印刷電路板與晶粒連接結(jié)構(gòu)，其特征在于，該晶粒為雙倍數(shù)據(jù)同步動(dòng)態(tài)芯片。
5.根據(jù)權(quán)利要求1所述的印刷電路板與晶粒連接結(jié)構(gòu)，其特征在于，該晶粒的外側(cè)面上包覆有一殼體，而該接墊露出該殼體。
6.根據(jù)權(quán)利要求1所述的印刷電路板與晶粒連接結(jié)構(gòu)，其特征在于，該晶粒配合接墊以表面黏著方式與電路板的電路布局層連接。
7.根據(jù)權(quán)利要求1所述的印刷電路板與晶粒連接結(jié)構(gòu)，其特征在于，該接墊為錫球。
專利摘要一種印刷電路板與晶粒連接結(jié)構(gòu)，其包含一面上設(shè)有電路布局層的電路板；以及一連接于電路板一面上的晶粒，該晶粒的一面上具有輸入/輸出接點(diǎn)，且該輸入/輸出接點(diǎn)的一面上設(shè)有接線層，并于該接線層設(shè)有多數(shù)與電路布局層連接的接墊。藉此，可使電路板與晶粒間具有最短化的封裝線路，而達(dá)到產(chǎn)出速度較快、封裝成本較低、工作速度較快以及工作頻率更高的功效。
文檔編號(hào)H01L23/495GK202025744SQ201120063489
公開日2011年11月2日 申請(qǐng)日期2011年3月11日 優(yōu)先權(quán)日2011年3月11日
發(fā)明者盧旋瑜, 朱貴武, 璩澤明 申請(qǐng)人:訊憶科技股份有限公司