專利名稱：具有超結結構的平面型功率mosfet器件的制作方法
技術領域：
本實用新型涉及一種平面型功率MOSFET器件，尤其是一種具有超結結構的平面型功率MOSFET器件，屬于超結結構半導體的技術領域。
背景技術：
MOSFET器件是一種多數(shù)載流子器件，其具有雙極型器件所不具備的輸入阻抗高、 開關速度快的特點和優(yōu)勢。由于MOSFET沒有少數(shù)載流子存儲的問題，因此，其開關延遲特性主要是因為寄生電容的充電和放電。一般而言，評估功率MOSFET器件的寄生電容通常包括輸入電容(Ciss)、輸出電容(Coss)、反饋電容(Crss)。輸入電容是柵源寄生電容(Cgs)與柵漏寄生電容(Cgd)之和， 即CiSS=CgS+Cgd ；輸出電容是漏源寄生電容(Cds)與柵漏寄生電容之和，即CoSS=CdS+Cgd ； 反饋電容也稱為米勒電容，Crss=CgcL功率MOSFET是電壓驅動型器件，其柵極驅動電壓由 OV上升至指定電壓(如12V)的過程可以理解為其體內(nèi)寄生電容充電的過程，寄生電容越大，其所需的充電電荷Qg越多，相應的開通速度也就越慢，同時，還會帶來開通損耗變大的不利影響；同理，關斷時的關斷速度和關斷損耗亦是由寄生電容的放電過程所決定。在整個開關過程中，米勒電容Crss及其所對應的柵漏電荷(Qgd)將會起到主導作用，因此，若能降低Cgd，就可提高開關速度、降低開關損耗。以平面型功率MOSFET為例，其單個元胞的寄生電容如附圖15，其中Cox是柵氧化層寄生電容，Cgdl是在柵極下的漂移層內(nèi)產(chǎn)生的耗盡層的寄生電容，由圖中可知，Cgd是 Cox與Cgdl串聯(lián)而成，即l/Cgd=l/Cox+l/Cgdl。Cgd是漏源電壓Vds的函數(shù)，當器件上施加一個較高的Vds時，且此時器件上沒有柵源電壓Vgs，那么位于柵氧化層下的耗盡層使得 Cgdl很小，此時Cgd的大小主要由Cgdl所決定；當器件上施加一個Vgs，且Vgs的值達到或超過器件的閾值電壓Vth，器件開始導通，此時Vds會下降至0V，柵氧化層下的耗盡層消失， Cgdl大大增加，此時Cgd的大小主要由Cox所決定。Cox主要由柵氧化層厚度所決定，柵氧化層越厚，Cox越小，那么在器件導通時的Cgd也越小。然而，如果增加柵氧化層厚度，則會直接影響到器件的Vth (Vth增大)和跨導Gfs (Gfs減小)，尤其是對于一些線性電路，跨導減小會大大降低柵壓對漏源電流的控制能力，降低器件的性能。
發(fā)明內(nèi)容本實用新型的目的是克服現(xiàn)有技術中存在的不足，提供一種具有超結結構的平面型功率MOSFET器件，其米勒電容低、開關速度快、開關損耗低、工藝簡單及成本低廉。按照本實用新型提供的技術方案，所述具有超結結構的平面型功率MOSFET器件， 在所述MOSFET器件的俯視平面上，包括位于半導體基板的元胞區(qū)和終端保護區(qū)，所述終端保護區(qū)位于元胞區(qū)的外圈，且終端保護區(qū)環(huán)繞包圍元胞區(qū)；所述元胞區(qū)內(nèi)包括若干規(guī)則排布且相互并聯(lián)連接的元胞；在所述MOSFET器件的截面上，半導體基板具有相對應的第一主面與第二主面，所述第一主面與第二主面間包括第一導電類型漂移層；在半導體基板的第一導電類型漂移層內(nèi)包括若干對具有第一導電類型的第一柱和具有第二導電類型的第二柱；所述第一柱與第二柱沿著電流流通方向在半導體基板的第一導電類型漂移層內(nèi)延伸； 在垂直電流流通的方向上，由所述第一柱和第二柱構成的多對PN柱交替連接設置，在半導體基板內(nèi)形成超結結構；其創(chuàng)新在于在所述MOSFET器件的截面上，所述元胞區(qū)內(nèi)包括位于第一導電類型漂移層內(nèi)的第二導電類型層，所述第二導電類型層與所述第二導電類型層下方的第二導電類型第二柱相連接，相鄰的第二導電類型層間通過第一導電類型漂移層隔離，第二導電類型層內(nèi)設有第一導電類型注入?yún)^(qū)；所述相鄰第二導電類型層之間的第一導電類型漂移層正上方對應的第一主面上設置有第二柵氧化層區(qū)，所述第二柵氧化層區(qū)的寬度不大于第一導電類型漂移層內(nèi)相鄰第二導電類型層之間的水平距離；第二柵氧化層區(qū)的兩側設有第一柵氧化層區(qū)， 所述第二柵氧化層區(qū)的厚度大于第一柵氧化層區(qū)的厚度；第一柵氧化層區(qū)與相應的第二導電類型層及所述第二導電類型層內(nèi)的第一導電類型注入?yún)^(qū)部分交疊接觸；在半導體基板的第一主面上，靠近第二柵氧化層區(qū)一側，第二導電類型層包覆第二導電類型層內(nèi)的第一導電類型注入?yún)^(qū)的水平距離小于第一柵氧化層區(qū)的寬度；所述第一柵氧化層區(qū)及第二柵氧化層區(qū)上均覆蓋有導電多晶硅，所述導電多晶硅上設有絕緣介質層，所述絕緣介質層覆蓋于相應的導電多晶硅上并包覆相應的第一柵氧化層區(qū)、第二柵氧化層區(qū)及導電多晶硅；在半導體基板的第一主面上，相鄰的絕緣介質層間設有源極引線孔，所述源極引線孔內(nèi)填充有源極金屬，所述源極金屬與導電多晶硅間通過絕緣介質層隔離，且所述源極金屬同時與第一導電類型注入?yún)^(qū)及第二導電類型層歐姆接觸。在所述MOSFET器件的截面上，超結結構存在于元胞區(qū)及終端保護區(qū)內(nèi)；元胞區(qū)內(nèi)任意PN柱對的寬度及深度均相同。所述半導體基板的材料包括硅，半導體基板包括第一導電類型漂移層及位于所述第一導電類型漂移層下方的第一導電類型襯底，所述第一導電類型漂移層鄰接第一導電類型襯底；第一導電類型漂移層的表面對應形成第一主面，第一導電類型襯底的表面對應形成第二主面。所述“第一導電類型”和“第二導電類型”兩者中，對于N型MOSFET器件，第一導電類型指N型，第二導電類型為P型；對于P型MOSFET器件，第一導電類型與第二導電類型所指的類型與N型半導體器件正好相反。本實用新型的優(yōu)點1、在元胞區(qū)內(nèi)，采用兩種厚度的柵氧化層，第一柵氧化層區(qū)與其下方的第二導電類型層、第一導電類型注入?yún)^(qū)一起形成了所述MOSFET器件的溝道區(qū)，由于第一柵氧化層區(qū)的厚度比較薄，因此，柵極對于漏源電流的控制力與普通MOSFET相比并未有明顯變化，器件的跨導、閾值電壓等性能沒有明顯改變。2、在元胞區(qū)內(nèi)，第二柵氧化層區(qū)下方由于并未形成器件的溝道，因此不會對跨導、 閾值電壓帶來影響；同時，第二柵氧化層區(qū)的厚度較厚可以大大降低器件的寄生柵氧電容 Cox，從而降低米勒電容，使得器件的開關速度加快，開關損耗降低。3、本實用新型結構工藝流程簡單易行，第一柵氧化層區(qū)的厚度與第二柵氧化層區(qū)的厚度可以依照指定目標方便設置，同時，第二柵氧化層區(qū)的寬度也可由對應層次的設計尺寸方便設置，便于推廣至大生產(chǎn)。[0016] 4、本實用新型結構適用范圍廣，對于使用平面工藝制作的功率MOSFET都可行，如平面型的普通DM0S，平面型的超結(Super Junction) M0SFET，平面型的IGBT。

[0017]圖1為本實用新型的結構示意圖。[0018]圖2 圖14為本實用新型功率MOSFET器件具體實施工藝步驟剖視圖，其中[0019]圖2為半導體基板的剖視圖。[0020]圖3為形成硬掩膜開口后的剖視圖。[0021]圖4為形成溝槽后的剖視圖。[0022]圖5為淀積第二導電類型外延層后的剖視圖。[0023]圖6為研磨第二導電類型外延層后的剖視圖。[0024]圖7為生長柵氧化層后的剖視圖。[0025]圖8為形成第二柵氧化層區(qū)的剖視圖。[0026]圖9為淀積導電多晶硅層后的剖視圖。[0027]圖10為形成第一柵氧化層區(qū)后的剖視圖。[0028]圖11為形成第二導電類型層后的剖視圖。[0029]圖12為形成第一導電類型注入?yún)^(qū)后的剖視圖。[0030]圖13為形成絕緣介質層后的剖視圖。[0031]圖14為形成源極金屬后的剖視圖。[0032]圖15為現(xiàn)有平面型雙擴散功率MOSFET器件的元胞寄生電容示意圖。
具體實施方式
下面結合具體附圖和實施例對本實用新型作進一步說明。如圖廣圖14所示以N型功率MOSFET器件為例，本實用新型包括N型漂移層1、 N+襯底2、N柱3、P柱4、N+源區(qū)5、P阱區(qū)6、第一柵氧化層區(qū)7、第二柵氧化層區(qū)8、導電多晶硅9、絕緣介質層10、源極金屬11、第一主面12、第二主面13、硬掩膜層14、硬掩膜層開口 15、溝槽16、P型外延層17、柵氧化層18、第三柵氧化層區(qū)19及導電多晶硅材料層20。如圖1和圖14所示在所述功率MOSFET器件的俯視平面上，包括位于半導體基板中心區(qū)的元胞區(qū)及位于所述元胞區(qū)外圈的終端保護區(qū)，所述終端保護區(qū)包圍環(huán)繞元胞區(qū)， 所述元胞區(qū)內(nèi)包括若干規(guī)則排布且相互并聯(lián)連接的元胞。在所述功率MOSFET器件的截面上，所述半導體基板包括N型漂移層1及位于所述N型漂移層1下方的N+襯底2，所述N+ 襯底2鄰接N型漂移層1，N+襯底2的濃度大于N型漂移層1的濃度。所述N型漂移層1 內(nèi)包括多對具有N型導電類型的第一柱和具有P型導電類型的第二柱，即N柱3形成第一柱，P柱4形成第二柱。所述N柱3和P柱4在N型漂移層1內(nèi)交替設置，形成超結結構；所述N柱3與P柱4沿著電流流通的方向在半導體基板的N型漂移層1內(nèi)延伸，即P柱4在 N型漂移層1內(nèi)向靠近N+襯底2的方向延伸；在垂直于電流流通的方向上，N柱3與P柱4 交替連接設置形成超結結構，所述超結結構設置于器件元胞區(qū)及終端保護區(qū)內(nèi)。在所述半導體器件橫截面上，所述N型漂移層1內(nèi)設置有多對交替鄰接設置的PN 柱對，每對PN柱對均由一個N柱3和一個P柱4相連構成。所述P柱4沿著電流流通的方向在N型漂移層1內(nèi)向N+襯底2的方向延伸，延伸的距離小于N型漂移層1的厚度；元件區(qū)域內(nèi)任意PN柱對的寬度及深度均相同。N型漂移層1在沿著電流流通的方向上被多個P 柱4分隔為多個與對應P柱4相鄰接的N柱3。在P柱4的正下方還可以設置有P型注入?yún)^(qū)，所述P型注入?yún)^(qū)被其上方的P柱4和周圍的N型漂移層1所包圍，P型注入?yún)^(qū)的寬度與 P柱4的寬度基本一致，P型注入?yún)^(qū)對應于P型導電類型雜質濃度大于P柱4對應P型導電類型雜質濃度。在所述功率MOSFET器件的截面上，所述功率MOSFET器件的元胞區(qū)內(nèi)超結結構的上部形成相互獨立的P阱區(qū)6，所述相鄰的P阱區(qū)6由相應的N柱3所隔離，P阱區(qū)6與所述P阱區(qū)6下方的P柱4相連接，所述P阱區(qū)6利用N柱3隔離后，能保證MOSFET結構中電流流通的通道。在P阱區(qū)6的上部內(nèi)設有相互獨立的N+源區(qū)5 ；部分的N+源區(qū)5、P阱區(qū)6與N+源區(qū)5的橫向結深差、隔離P阱區(qū)6的N柱3被柵氧化層覆蓋。所述柵氧化層包括第一柵氧化層區(qū)7及第二柵氧化層區(qū)8，所述第二柵氧化層區(qū)8位于隔離相鄰P阱區(qū)6的 N柱3的正上方，且第二柵氧化層區(qū)8的寬度不大于相鄰P阱區(qū)6間的距離。第一柵氧化層 7位于第二柵氧化層區(qū)8的兩側，第一柵氧化層區(qū)7的厚度小于第二柵氧化層區(qū)8的厚度， 從而形狀階梯狀的結構。第一柵氧化層區(qū)7與相應的P阱區(qū)6及所述P阱區(qū)6內(nèi)的N+源區(qū)5部分交疊接觸。在半導體基板的第一主面12上，在靠近第二柵氧化層區(qū)8 一側，P阱區(qū)6包覆其內(nèi)的N+源區(qū)5的水平距離小于第一柵氧化層區(qū)7的寬度。在所述功率MOSFET器件的截面上，第一柵氧化層區(qū)7與第二柵氧化層區(qū)8上淀積有導電多晶硅9，所述導電多晶硅9的形狀與第一柵氧化層區(qū)7及第二柵氧化層區(qū)9的形狀相一致。所述導電多晶硅9上設有絕緣介質層10，所述絕緣介質層10覆蓋于導電多晶硅9 上，并包覆所述第一柵氧化層區(qū)7與第二柵氧化層區(qū)8，即第一柵氧化層區(qū)7、第二柵氧化層區(qū)8及導電多晶硅9均位于絕緣介質層10內(nèi)。所述相鄰的絕緣介質層10間設有源極引線孔，所述源極引線孔內(nèi)填充有源極金屬11，所述源極金屬11并覆蓋于絕緣介質層10上，所述源極金屬11與導電多晶硅9間通過絕緣介質層10隔離，且源極金屬11同時與P阱區(qū)6 及N+源區(qū)5歐姆接觸。上述結構的功率MOSFET器件，通過下述工藝步驟實現(xiàn)a、提供具有兩個相對主面的半導體基板，所述半導體基板包括N+襯底2及位于所述N+襯底2上方的N型漂移層1 ；所述兩個相對主面包括第一主面12與第二主面13 ；如圖2所示所述N型漂移層1對應的表面形成第一主面12，N+襯底2對應的表面形成第二主面13 ；所述N+襯底2鄰接N型漂移層1 ；半導體基板的材料包括硅；b、在上述半導體基板的第一主面12上淀積硬掩膜層14 ；C、選擇性的掩蔽和刻蝕硬掩膜層14，形成多個溝槽刻蝕的硬掩膜開口 15，通過所述硬掩膜開口 15，利用各項異性刻蝕方法在N型漂移層1內(nèi)形成多個溝槽16 ；如圖3和圖4所示所述硬掩膜層14可以采用LPTEOS(低壓化學氣相沉積四乙基原硅酸鹽)、熱氧化二氧化硅加化學氣相沉積二氧化硅或熱二氧化硅加氮化硅，其后通過光刻和各向異性刻蝕形成硬掩膜；所述溝槽16由N型漂移層1表面向下在N型漂移層1內(nèi)延伸指定距離，溝槽16在N型漂移層1內(nèi)延伸的深度小于N型漂移層1的厚度，并將N型漂移層1分隔為多個N柱3，所述N柱3的深度與溝槽16的深度相一致；d、在上述半導體基板的第一主面12上淀積P型外延層17，所述P型外延層17填充于溝槽16內(nèi)，并覆蓋于半導體基板的第一主面12上；如圖5所示淀積P型外延層17前需要去除第一主面12上的硬掩膜層14 ；當溝槽15內(nèi)注入P型外延層17后，P型外延層17在N型漂移層1內(nèi)形成P柱4，從而在N型漂移層1內(nèi)形成交替設置的N柱3和P柱4，形成超結結構；e、對覆蓋在N型漂移層1表面的N型外延層17進行拋光和平坦化，在第N型漂移層1內(nèi)形成具有P型導電類型的P柱4 ；如圖6所示；在一些實施例中，也可不去除部分該P型外延層，即在器件表面保留適當厚度的P 型外延層；f、在上述半導體基板的第一主面12上生長柵氧化層18，所述柵氧化層18覆蓋于半導體基板的第一主面12 ；如圖7所示所述柵氧化層18的厚度與第二柵氧化層區(qū)8的厚度相一致，柵氧化層18的厚度為2000A 5000A ；g、利用光刻膠作為掩蔽層，對上述柵氧化層18進行光刻和刻蝕，以在半導體基板的第一主面12上得到第二柵氧化層區(qū)8及位于所述第二柵氧化層區(qū)8兩側的第三柵氧化層區(qū)19，所述第三柵氧化層區(qū)19的厚度小于第二柵氧化層18區(qū)的厚度；如圖8所示通過光刻膠作為掩蔽層時，能夠刻蝕部分第一主面12上的柵氧化層 18，未被刻蝕的柵氧化層18能夠形成第二柵氧化層8，刻蝕后得到的第三柵氧化層區(qū)19與需要得到的第一柵氧化層區(qū)7厚度相一致；第一柵氧化層區(qū)7與第三柵氧化層區(qū)19的厚度為 500A 1500A ；h、去除上述半導體基板第一主面12上的光刻膠，并在上述半導體基板的第一主面12上淀積導電多晶硅層20，所述導電多晶硅層20覆蓋于第三柵氧化層19及第二柵氧化層8上；如圖9所示通過淀積導電多晶硅層20后，能夠形成導電多晶硅9 ；所述導電多晶硅層20覆蓋第三柵氧化層區(qū)19及第二柵氧化層區(qū)8上，通過刻蝕導電多晶硅層20及相應導電多晶硅層20下方的第三柵氧化層區(qū)19能夠得到第一柵氧化層區(qū)7 ；i、選擇性地掩蔽和刻蝕上述導電多晶硅層20，并刻蝕所述導電多晶硅層20下方相應的第三柵氧化層區(qū)19，以在半導體基板的第一主面12上得到第一柵氧化層區(qū)7及第二柵氧化層區(qū)8，所述第一柵氧化層區(qū)7的厚度與第三柵氧化層區(qū)19的厚度相一致；第一柵氧化層區(qū)7與第二柵氧化層區(qū)8上均覆蓋導電多晶硅9 ；如圖10所示刻蝕導電多晶硅層20時，同時刻蝕相應的第三柵氧化層區(qū)19，并保留部分第三柵氧化層區(qū)19，保留的第三柵氧化層區(qū)19形成第一柵氧化層區(qū)7，且能夠得到第一柵氧化層區(qū)7上的導電多晶硅9 ；j、以上述導電多晶硅9作為注入掩蔽層，在半導體基板的第一主面12上自對準注入P型雜質離子，并通過高溫熱過程推結在半導體基板的N型漂移層1內(nèi)形成相鄰規(guī)則排布的P阱區(qū)6，所述相鄰P阱區(qū)6之間的水平距離不小于所述第二柵氧化層區(qū)8的寬度；如圖11所示所述P型雜質離子可以為B離子，形成P阱區(qū)6后，相鄰的P阱區(qū)6 通過N型漂移區(qū)1形成的N柱3相隔離；k、在上述半導體基板的第一主面12上進行源區(qū)光刻，并注入N型雜質離子，通過高溫熱過程推結形成N+源區(qū)5，所述N+源區(qū)5位于P阱區(qū)6內(nèi)；[0060]如圖12所示所述N型雜質離子可以為As離子，一般P阱區(qū)6內(nèi)的N+源區(qū)5為兩個；所述N+源區(qū)5及相應的P阱區(qū)6與第一柵氧化層區(qū)7相接觸；1、在上述半導體基板的第一主面12上淀積絕緣介質層10，所述絕緣介質層10覆蓋于半導體基板的第一主面12，并覆蓋于導電多晶硅9上；所述絕緣介質層10可以為硅玻璃(USG)、硼磷硅玻璃(BPSG)或磷硅玻璃(PSG)。m、在上述絕緣介質層10上，進行孔光刻和刻蝕，得到源極引線孔，所述源極引線孔位于相鄰導電多晶硅9間，且源極引線孔從絕緣介質層10的表面延伸到半導體基板的第一主面12上；如圖13所示所述源極引線孔的孔底能將N+源區(qū)5及P阱區(qū)6露出，當填充源極金屬11后，源極金屬11能夠與N+源區(qū)5及P阱區(qū)6歐姆接觸；η、在上述半導體基板的第一主面12上淀積金屬層，所述金屬層填充于源極引線孔內(nèi)并覆蓋于絕緣介質層10上，通過對金屬層光刻和刻蝕得到源極金屬11，所述源極金屬 11與N+源區(qū)5及P阱區(qū)6歐姆接觸；所述金屬層可以為鋁、銅或鎢，以形成功率MOSFET器件的源極端。本實用新型的MOSFET器件的工作機理為導電多晶硅9、第一柵氧化層區(qū)7和第一柵氧化層區(qū)7下面的P阱區(qū)6與N+源區(qū)5構成了一個平面型的MOS結構(金屬-氧化物-半導體)。由于第一柵氧化層區(qū)7的第一柵氧化層厚度與普通平面型功率MOSFET的柵氧化層厚度基本一致，厚度都約為500Α 1500Α，因此，本實用新型的MOSFET的閾值電壓Vth 與普通的平面型功率MOSFET的閾值電壓也基本一致，除此以外，上述兩者的跨導Gfs也基本一致。所述第二柵氧化層區(qū)8下面由于沒有P阱區(qū)6，因此導電多晶硅9、第二柵氧化層區(qū)8和第二柵氧化層區(qū)8下面的的N型漂移層1無法形成MOS結構，因此，第二柵氧化層區(qū)8的柵氧對整個MOSFET器件的閾值電壓和跨導基本不會產(chǎn)生影響；由于第二柵氧化層區(qū)8的第二柵氧化層厚度遠厚于第一柵氧化層區(qū)7的第一柵氧化層厚度，因此本實用新型的MOSFET器件的寄生柵氧電容Cox就會較普通的、具有第一柵氧化層7厚度的平面型功率 MOSFET的Cox大大降低，Cox降低會使得器件的米勒電容Crss也降低，這樣就可以較好的提高器件的開關速度，降低在器件在開關過程中的開關損耗。本實用新型提供的具有兩種厚度的柵氧化層結構，其工藝過程較為簡單，利用現(xiàn)有成熟普通工藝即可實現(xiàn)，而且，第一柵氧化層區(qū)7與第二柵氧化層區(qū)8的厚度可以根據(jù)器件性能參數(shù)的需要方便設定，非常適宜于批量大生產(chǎn)。本實用新型的平面型功率MOSFET器件結構和制造方法，還適用于平面型的IGBT，適用范圍廣；勒電容低、開關速度快、開關損耗低、工藝簡單及成本低廉。
權利要求1.一種具有超結結構的平面型功率MOSFET器件，在所述MOSFET器件的俯視平面上， 包括位于半導體基板的元胞區(qū)和終端保護區(qū)，所述終端保護區(qū)位于元胞區(qū)的外圈，且終端保護區(qū)環(huán)繞包圍元胞區(qū)；所述元胞區(qū)內(nèi)包括若干規(guī)則排布且相互并聯(lián)連接的元胞；在所述 MOSFET器件的截面上，半導體基板具有相對應的第一主面與第二主面，所述第一主面與第二主面間包括第一導電類型漂移層；在半導體基板的第一導電類型漂移層內(nèi)包括若干對具有第一導電類型的第一柱和具有第二導電類型的第二柱；所述第一柱與第二柱沿著電流流通方向在半導體基板的第一導電類型漂移層內(nèi)延伸；在垂直電流流通的方向上，由所述第一柱和第二柱構成的多對PN柱交替連接設置，在半導體基板內(nèi)形成超結結構；其特征是在所述MOSFET器件的截面上，所述元胞區(qū)內(nèi)包括位于第一導電類型漂移層內(nèi)的第二導電類型層，所述第二導電類型層與所述第二導電類型層下方的第二導電類型第二柱相連接，相鄰的第二導電類型層間通過第一導電類型漂移層隔離，第二導電類型層內(nèi)設有第一導電類型注入?yún)^(qū)；所述相鄰第二導電類型層之間的第一導電類型漂移層正上方對應的第一主面上設置有第二柵氧化層區(qū)，所述第二柵氧化層區(qū)的寬度不大于第一導電類型漂移層內(nèi)相鄰第二導電類型層之間的水平距離；第二柵氧化層區(qū)的兩側設有第一柵氧化層區(qū)，所述第二柵氧化層區(qū)的厚度大于第一柵氧化層區(qū)的厚度；第一柵氧化層區(qū)與相應的第二導電類型層及所述第二導電類型層內(nèi)的第一導電類型注入?yún)^(qū)部分交疊接觸；在半導體基板的第一主面上，靠近第二柵氧化層區(qū)一側，第二導電類型層包覆第二導電類型層內(nèi)的第一導電類型注入?yún)^(qū)的水平距離小于第一柵氧化層區(qū)的寬度；所述第一柵氧化層區(qū)及第二柵氧化層區(qū)上均覆蓋有導電多晶硅，所述導電多晶硅上設有絕緣介質層，所述絕緣介質層覆蓋于相應的導電多晶硅上并包覆相應的第一柵氧化層區(qū)、第二柵氧化層區(qū)及導電多晶硅；在半導體基板的第一主面上，相鄰的絕緣介質層間設有源極引線孔，所述源極引線孔內(nèi)填充有源極金屬，所述源極金屬與導電多晶硅間通過絕緣介質層隔離，且所述源極金屬同時與第一導電類型注入?yún)^(qū)及第二導電類型層歐姆接觸。
2.根據(jù)權利要求1所述具有超結結構的平面型功率MOSFET器件，其特征是在所述 MOSFET器件的截面上，超結結構存在于元胞區(qū)及終端保護區(qū)內(nèi)；元胞區(qū)內(nèi)任意PN柱對的寬度及深度均相同。
3.根據(jù)權利要求1所述具有超結結構的平面型功率MOSFET器件，其特征是所述半導體基板的材料包括硅，半導體基板包括第一導電類型漂移層及位于所述第一導電類型漂移層下方的第一導電類型襯底，所述第一導電類型漂移層鄰接第一導電類型襯底；第一導電類型漂移層的表面對應形成第一主面，第一導電類型襯底的表面對應形成第二主面。
專利摘要本實用新型涉及一種具有超結結構的平面型功率MOSFET器件，其在半導體基板內(nèi)形成超結結構；，元胞區(qū)內(nèi)包括第二導電類型層，相鄰的第二導電類型層間通過第一導電類型漂移層隔離，第二導電類型層內(nèi)設有第一導電類型注入?yún)^(qū)；所述相鄰第二導電類型層之間設置有第二柵氧化層區(qū)，其寬度不大于相鄰第二導電類型層的水平距離；第二柵氧化層區(qū)的兩側設有第一柵氧化層區(qū)，第二柵氧化層區(qū)的厚度小于第一柵氧化層區(qū)的厚度；第一柵氧化層區(qū)與第二導電類型層及第一導電類型注入?yún)^(qū)部分交疊接觸；第二導電類型層包覆第二導電類型層內(nèi)的第一導電類型注入?yún)^(qū)的水平距離小于第一柵氧化層區(qū)的寬度。本實用新型米勒電容低、開關速度快、開關損耗低、工藝簡單及成本低廉。
文檔編號H01L29/78GK202205755SQ20112026697
公開日2012年4月25日 申請日期2011年7月26日 優(yōu)先權日2011年7月26日
發(fā)明者葉鵬, 朱袁正 申請人:無錫新潔能功率半導體有限公司