專利名稱：針腳柵格陣列的芯片模塊的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種芯片模塊，尤指一種針腳柵格陣列的芯片模塊。
背景技術(shù)：
目前業(yè)界普遍使用的針腳柵格陣列芯片模塊，其通過(guò)一電連接器電性連接至一電路板上。所述芯片模塊包括一 CPU芯片座及于所述CPU芯片座底部形成陣列排布的多個(gè)針腳，所述針腳外觀大致呈圓柱形，藉由所述針腳與所述電連接器內(nèi)排布的多個(gè)導(dǎo)電端子插接，進(jìn)而通過(guò)推動(dòng)所述芯片模塊，使插設(shè)于所述電連接器內(nèi)的所述針腳沿推動(dòng)方向進(jìn)一步電性抵接所述導(dǎo)電端子，使所述芯片模塊與所述電路板形成導(dǎo)通回路。如上述構(gòu)造，由于所述芯片模塊的所述針腳是以抵推方式與所述電連接器內(nèi)的所述導(dǎo)電端子接觸，故每根所述針腳設(shè)計(jì)的結(jié)構(gòu)強(qiáng)度需足以承受推動(dòng)方向上的抵推力，因此既有圓柱形外觀的所述針腳為滿足推動(dòng)方向上結(jié)構(gòu)強(qiáng)度，在推動(dòng)方向上的寬度不能過(guò)窄， 在非推動(dòng)方向上對(duì)結(jié)構(gòu)強(qiáng)度的需求雖然較低，但因所述針腳的整體外觀是圓柱形，水平的每個(gè)方向的半徑都呈對(duì)稱，整體的外徑無(wú)法縮小。然而隨著納米級(jí)芯片制作技術(shù)的成熟，所述針腳柵格陣列的芯片模塊朝小型化發(fā)展而使造型更微、功能更強(qiáng)外，所述CPU芯片座也需要更多的所述針腳來(lái)負(fù)責(zé)傳遞交換訊息。既有的所述針腳由于為滿足推動(dòng)方向上結(jié)構(gòu)強(qiáng)度，且考慮各所述針腳之間要保有間隙， 致使所述CPU芯片座在相同面積下，所能排列的所述針腳無(wú)法進(jìn)一步增加，不利于小間距排列的需求。目前業(yè)界的變通做法是增加所述CPU芯片座的面積，以便于所述針腳排列，唯這樣的變通做法會(huì)占用排擠主機(jī)板上的線路及電子元件布設(shè)空間，甚至影響所述主機(jī)板的尺寸隨之增加，不但占空間，更可能影響所述主機(jī)板在既有電腦機(jī)箱的安裝，不利于現(xiàn)有周邊設(shè)備的相容性與通用性。因此，有必要設(shè)計(jì)一種新的芯片模塊，以克服上述缺陷。 發(fā)明內(nèi)容針對(duì)背景技術(shù)所面臨的問(wèn)題，本實(shí)用新型的目的在于提供一種具有扁平狀針腳且利于小間距排列的針腳柵格陣列的芯片模塊。為了實(shí)現(xiàn)上述目的，在本實(shí)用新型采用如下技術(shù)方案一種針腳柵格陣列的芯片模塊，包括一芯片座；多個(gè)針腳，設(shè)于所述芯片座底面，在所述針腳斷面上兩相垂直的方向上，一方向上的寬度大于另一方向上的寬度。由于所述針腳斷面在兩相垂直方向上的寬度不同，本實(shí)用新型透過(guò)使所述針腳斷面上兩方向的寬度不同，在承受抵推力的方向上可以較寬斷面提供足夠的結(jié)構(gòu)強(qiáng)度，在垂直于抵推方向上則因?yàn)閷?duì)結(jié)構(gòu)強(qiáng)度的要求較低，可利用較窄的斷面，使所述針腳排列得以變成更密集。進(jìn)一步，多個(gè)所述針腳的較寬方向可以在所述芯片座上排列為相同方向。
3[0012]所述針腳斷面上較寬方向在所述芯片座上的排列方向相同，易于與所述芯片座的抵推方向相配合。進(jìn)一步，多個(gè)所述針腳可以排列成至少三排且至少三列。在所述針腳排列為至少三排且三列的情況下，更可發(fā)揮本實(shí)用新型兼顧結(jié)構(gòu)強(qiáng)度及密集排列的優(yōu)點(diǎn)。進(jìn)一步，所述針腳的斷面形狀可以是橢圓形。橢圓形的長(zhǎng)軸方向可安排為所述芯片座抵推的方向，藉由長(zhǎng)軸提供較佳的結(jié)構(gòu)強(qiáng)度，以承受抵推力；藉由短軸占用較窄的空間，使所述針腳得以排列得更緊密。進(jìn)一步，所述針腳的斷面形狀也可以是長(zhǎng)方形。長(zhǎng)方形的長(zhǎng)邊方向可安排為所述芯片座抵推的方向，藉由長(zhǎng)邊提供較佳的結(jié)構(gòu)強(qiáng)度，以承受抵推力；藉由短邊占用較窄的空間，使所述針腳得以排列得更緊密。進(jìn)一步，所述長(zhǎng)方形針腳斷面的四個(gè)角落也可以設(shè)有導(dǎo)角或圓滑化。藉由設(shè)置導(dǎo)角或圓滑化，使所述針腳受抵推時(shí)更容易進(jìn)入相應(yīng)的端子。與現(xiàn)有技術(shù)相比，本實(shí)用新型針腳柵格陣列的芯片模塊的多個(gè)所述針腳，在其斷面上兩相垂直的方向上，一方向的寬度大于另一方向的寬度。當(dāng)所述針腳柵格陣列的芯片模塊的多個(gè)所述針腳以抵推方式與一電連接器內(nèi)容設(shè)的的多個(gè)端子接觸時(shí)，由于所述針腳在一方向上較寬，具有足夠的結(jié)構(gòu)強(qiáng)度承受推動(dòng)過(guò)程的抵推力，所述針腳在另一方向上較窄，使得在相同面積下，所述芯片座上所能排列的所述針腳的數(shù)目可以進(jìn)一步增加，有利于小間距排列的需求。本實(shí)用新型不需額外增加所述芯片座的面積，也不需要犧牲所述針腳在抵推方向上的結(jié)構(gòu)強(qiáng)度，所述芯片座就能排布更多的所述針腳來(lái)負(fù)責(zé)傳遞交換訊息，使得所述針腳柵格陣列的芯片模塊朝小型化發(fā)展而使其造型更微、功能更強(qiáng)。為便于對(duì)本實(shí)用新型的目的、形狀、構(gòu)造、特征及其功效皆能有進(jìn)一步的認(rèn)識(shí)與了解，現(xiàn)結(jié)合實(shí)施例與附圖作詳細(xì)說(shuō)明。
圖1為本實(shí)用新型針腳柵格陣列的芯片模塊的立體示意圖；圖2為本實(shí)用新型針腳柵格陣列的芯片模塊與電連接器的立體示意圖；圖3為本實(shí)用新型針腳柵格陣列的芯片模塊與電連接器的組裝示意圖；圖4為本實(shí)用新型針腳柵格陣列的芯片模塊與電連接器組裝完成后的示意圖；圖5為本實(shí)用新型針腳柵格陣列的芯片模塊的針腳與端子導(dǎo)接的示意圖；圖6為本實(shí)用新型針腳柵格陣列的芯片模塊的針腳與端子導(dǎo)接的示意圖。
具體實(shí)施方式
的附圖標(biāo)號(hào)
權(quán)利要求1.一種針腳柵格陣列的芯片模塊，其特征在于，包括一芯片座；多個(gè)針腳，設(shè)于所述芯片座底面，在所述針腳斷面上兩相垂直的方向上，一方向上的寬度大于另一方向上的寬度。
2.如權(quán)利要求1所述的針腳柵格陣列的芯片模塊，其特征在于多個(gè)所述針腳的較寬方向在所述芯片座上排列為相同方向。
3.如權(quán)利要求1所述的針腳柵格陣列的芯片模塊，其特征在于多個(gè)所述針腳排列成至少三排且至少三列。
4.如權(quán)利要求1所述的針腳柵格陣列的芯片模塊，其特征在于所述針腳的斷面形狀是橢圓形。
5.如權(quán)利要求1所述的針腳柵格陣列的芯片模塊，其特征在于所述針腳的斷面形狀是長(zhǎng)方形。
6.如權(quán)利要求5所述的針腳柵格陣列的芯片模塊，其特征在于所述長(zhǎng)方形針腳斷面的四個(gè)角落設(shè)有導(dǎo)角或圓滑化。
專利摘要本實(shí)用新型提供一種針腳柵格陣列的芯片模塊，包括一芯片座；多個(gè)針腳，設(shè)于芯片座底面，在針腳斷面上兩相垂直的方向上，一方向上的寬度大于另一方向上的寬度。當(dāng)針腳柵格陣列的芯片模塊的多個(gè)針腳以抵推方式與一電連接器內(nèi)容設(shè)的多個(gè)端子對(duì)應(yīng)保持接觸時(shí)，由于針腳在一方向上較寬，具有足夠的結(jié)構(gòu)強(qiáng)度承受推動(dòng)過(guò)程的抵推力，針腳在另一方向上較窄，使得在相同面積下，芯片座上所能排列的針腳的數(shù)目可以進(jìn)一步增加，有利于小間距排列的需求。本實(shí)用新型不需額外增加芯片座的面積，也不需要犧牲針腳在抵推方向上的結(jié)構(gòu)強(qiáng)度，芯片座就能排布更多的針腳來(lái)負(fù)責(zé)傳遞交換訊息，使得針腳柵格陣列的芯片模塊朝小型化發(fā)展而使其造型更微、功能更強(qiáng)。
文檔編號(hào)H01L23/48GK202275821SQ20112035569
公開(kāi)日2012年6月13日 申請(qǐng)日期2011年9月22日 優(yōu)先權(quán)日2011年9月22日
發(fā)明者朱德祥 申請(qǐng)人:番禺得意精密電子工業(yè)有限公司