專利名稱：Ldmos及集成ldmos器件的制作方法
技術(shù)領(lǐng)域：
LDMOS及集成LDMOS器件技術(shù)領(lǐng)域[0001]本實用新型涉及半導(dǎo)體功率器件技術(shù)領(lǐng)域，尤其涉及LDMOS及集成LDMOS器件。
技術(shù)背景[0002]隨著微電子技術(shù)的高速發(fā)展，高壓BCD工藝已廣泛應(yīng)用于LED驅(qū)動、開關(guān)電源等模擬電路領(lǐng)域。其中功率管主要采用LDMOS(Lateral Double-diffused M0SFET，橫向雙擴散 MOS器件)，在滿足其耐壓要求的前提下降低其比導(dǎo)通電阻(導(dǎo)通電阻X面積)成為高壓 BCD工藝發(fā)展的主要方向。傳統(tǒng)LDMOS采用單resurf (reduced surface field，降低表面場技術(shù))或者2倍resurf，隨著現(xiàn)代模擬電路的飛速發(fā)展，這種結(jié)構(gòu)越來越不能滿足芯片設(shè)計者對小面積高可靠性的芯片的要求。對此有人提出了 SJ(Super Junction，超級阱)LDM0S， 但這種結(jié)構(gòu)對工藝要求較高，國際上只有極少數(shù)公司能夠制造出此類器件；另一類應(yīng)用較多的功率器件VDMOS需要制備外延和薄片等特殊技術(shù)，成本較高，制造周期較長；此外具有較小導(dǎo)通電阻的IGBT等器件受其關(guān)斷速度慢、開啟電壓高、可靠性較差、集成較為復(fù)雜等因素制約也很少用在高壓BCD工藝領(lǐng)域。另外有人提出用外延方法制備雙通道器件，但該方法需要制備外延更重要的是其難以與其它器件集成。[0003]圖1是傳統(tǒng)2倍resurf LDMOS晶體管的剖面示意圖。如圖1所示，傳統(tǒng)2倍resurf LDMOS僅有一個導(dǎo)電通路(見圖1中20a區(qū)域)，襯底IOa和阱30a的目的都是為了幫助 20a耗盡，這就是2倍resurf原理，提高區(qū)域20a的濃度可以減少其導(dǎo)通電阻，但當(dāng)其濃度達(dá)到一定值時區(qū)域20a無法靠IOa和30a耗盡，此時耐壓下降，達(dá)不到應(yīng)用要求。實用新型內(nèi)容[0004]本實用新型要解決的技術(shù)問題在于，針對現(xiàn)有技術(shù)中LDMOS的導(dǎo)通電阻和耐壓達(dá)不到應(yīng)用要求、具有較小導(dǎo)通電阻的IGBT等器件不易集成以及具有低導(dǎo)通電阻的LDMOS的制造工藝較復(fù)雜的缺陷，提供了一種具有低導(dǎo)通電阻和高耐壓、易于集成且制造工藝簡單的LDM0S、集成該LDMOS的半導(dǎo)體器件。本實用新型解決其技術(shù)問題所采用的技術(shù)方案是[0005]本實用新型還提供了一種LDM0S，包括位于ρ型襯底中的η型漂移區(qū)、ρ+阱接觸區(qū)、P型體區(qū)、η+源區(qū)、η+漏區(qū)、柵介質(zhì)層、源極金屬、漏極金屬、場氧化層、金屬前介質(zhì)，所述 η型漂移區(qū)與所述ρ型體區(qū)間無間隔，還包括至少一個ρ型降場層和至少一個P型掩埋阱， 所述P型掩埋阱位于所述P型體區(qū)下且與所述P型體區(qū)接觸，所述P型降場層位于所述場氧化層下、被所述η型漂移區(qū)包圍且與所述場氧化層間有間隔。[0006]本實用新型還提供了一種集成LDMOS的半導(dǎo)體器件，包括位于ρ型襯底中的CMOS、 NPN、埋溝電阻以及上述LDM0S。[0007]本實用新型一種集成LDMOS的半導(dǎo)體器件中，所述LDMOS包括第一高壓LDM0S、第二中壓LDMOS和第三低壓LDMOS中至少一種，所述第一高壓LDM0S、第二中壓LDMOS和第三低壓LDMOS的η型漂移區(qū)的尺寸不同。[0008]本實用新型一種集成LDMOS的半導(dǎo)體器件中，所述CMOS晶體管包括NMOS和PM0S，還包括位于所述NMOS的ρ型阱下的ρ型埋層。本實用新型一種集成LDMOS的半導(dǎo)體器件中，埋溝電阻直接做在P型襯底中，包括 η阱電阻、ρ型電阻主體、ρ阱電阻、ρ+電阻接觸區(qū)和電阻金屬，所述η阱電阻置于所述P型襯底中，所述P型電阻主體被所述η阱電阻包圍，所述η阱電阻位于所述ρ型電阻主體上， 所述P+電阻接觸區(qū)位于所述電阻金屬下、被所述η阱電阻包圍。本實用新型LDMOS及集成LDMOS器件的有益效果為通過將傳統(tǒng)2倍resurf結(jié)構(gòu)的LDMOS中的降場層由表面推結(jié)至漂移區(qū)內(nèi)部，在LDMOS中形成了至少兩個導(dǎo)電通道，降低了比導(dǎo)通電阻且提高了耐壓，另外，在LDMOS的ρ型體區(qū)下引入掩埋層，提高了開態(tài)耐壓； 這種結(jié)構(gòu)的LDMOS易于集成，能夠與其它器件一起集成在一個半導(dǎo)體襯底中；制造集成有該LDMOS的半導(dǎo)體器件的工藝具有工藝步驟簡單、制作周期較短、對工藝設(shè)備要求不高等特點。

下面將結(jié)合附圖及實施例對本實用新型作進(jìn)一步說明，附圖中圖1是傳統(tǒng)2倍resurf LDMOS晶體管的剖面示意圖；圖2是根據(jù)本實用新型一個實施例的高壓雙通道LDMOS晶體管的剖面示意圖；圖3是根據(jù)本實用新型一個實施例的高壓多通道LDMOS晶體管的剖面示意圖；圖4-9是根據(jù)本實用新型一個實施例的BCD工藝下形成集成LDMOS晶體管的半導(dǎo)體器件的結(jié)構(gòu)示意圖；圖10是根據(jù)本實用新型一個實施例的BCD工藝下集成LDMOS晶體管的半導(dǎo)體器件的制造過程的流程圖；圖11是用Medici軟件仿真的傳統(tǒng)2倍resurf LDMOS晶體管在正向?qū)〞r的剖面結(jié)構(gòu)圖；圖12是根據(jù)本實用新型一個實施例的用Medici軟件仿真的雙通道LDMOS晶體管在正向?qū)〞r的剖面結(jié)構(gòu)圖；圖13是傳統(tǒng)2倍resurf LDMOS晶體管與本實用新型雙通道LDMOS晶體管的IV 特性仿真圖；圖14是傳統(tǒng)2倍resurf LDMOS晶體管與本實用新型雙通道LDMOS晶體管的關(guān)態(tài)特性仿真圖；圖15是傳統(tǒng)2倍resurf LDMOS晶體管、傳統(tǒng)雙通道DMOS與本實用新型雙通道 LDMOS晶體管的開態(tài)耐壓仿真圖；圖16是根據(jù)本實用新型一個實施例的高壓雙通道LDMOS晶體管的實際測試耐壓圖；圖17是根據(jù)本實用新型一個實施例的埋溝電阻的實際測試IV曲線圖。
具體實施方式
為了使本實用新型的目的、技術(shù)方案及優(yōu)點更加清楚明白，
以下結(jié)合附圖及實施例，對本實用新型進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本實用新型，并不用于限定本實用新型。[0025]圖2是根據(jù)本實用新型一個實施例的高壓雙通道LDMOS晶體管的剖面示意圖。在本實施例中，高壓雙通道LDMOS晶體管位于ρ型襯底10中，包括η型漂移區(qū)20、ρ+阱接觸區(qū)40、ρ型體區(qū)70、η+源區(qū)50、η+漏區(qū)60、柵介質(zhì)層100、源極金屬80、漏極金屬90、場氧化層110、金屬前介質(zhì)120、一個ρ型掩埋阱30Β以及一個ρ型降場層30Α。ρ型體區(qū)70和 η型漂移區(qū)20間無間隔。ρ型掩埋阱30Β位于ρ型體區(qū)70下且與ρ型體區(qū)70接觸。ρ型降場層30Α位于場氧化層110下、被η型漂移區(qū)20包圍且與場氧化層110間有間隔。ρ型掩埋阱30Β與ρ型降場層30Α在襯底中的深度相同，η+漏區(qū)60位于漏極金屬90下、被η型漂移區(qū)包圍。η+源區(qū)50和ρ+阱接觸區(qū)40并排處于源極金屬80下、被ρ型體區(qū)70包圍。 柵介質(zhì)層100處于柵氧化層110上，且柵介質(zhì)層100、源極金屬80和漏極金屬90間通過金屬前介質(zhì)層120相互隔離。在本實施例中，橫向?qū)щ姷墓β势骷﨤DMOS晶體管具有兩個導(dǎo)電通道，與圖1所示的傳統(tǒng)LDMOS晶體管相比，多出了一個高濃度的表面通道。即使在兩種結(jié)構(gòu)的漂移區(qū)20具有相同劑量條件下，圖2所示結(jié)構(gòu)的導(dǎo)通電阻也比圖1小。此外由于圖 2所示LDMOS晶體管具有兩個通道，其漂移區(qū)20更容易被耗盡，對于滿足相同高耐壓條件的 LDMOS晶體管，圖2所示結(jié)構(gòu)的漂移區(qū)20可以具有更高的濃度，其導(dǎo)通電阻也就更小。同時，在P型體區(qū)70下引入ρ型掩埋阱30Β可以提高LDMOS晶體管的開態(tài)耐壓，使其具有更大的安全工作區(qū)。[0026]圖3是根據(jù)本實用新型一個實施例的高壓多通道LDMOS晶體管的剖面示意圖。在本實施例中，高壓雙通道LDMOS晶體管位于ρ型襯底10中，包括η型漂移區(qū)20、ρ+阱接觸區(qū)40、ρ型體區(qū)70、η+源區(qū)50、η+漏區(qū)60、柵介質(zhì)層100、源極金屬80、漏極金屬90、場氧化層110、金屬前介質(zhì)120、多個ρ型掩埋阱30Β以及相對應(yīng)的多個ρ型降場層30Α。ρ型體區(qū) 70和η型漂移區(qū)20間無間隔。多個ρ型掩埋阱30Β依次縱向排布在ρ型體區(qū)70的下方， 相對應(yīng)的多個P型降場層30Α依次縱向排布在場氧化層110下、被η型漂移區(qū)20包圍，且ρ 型掩埋阱30Β與ρ型降場層30Α在襯底中的深度一一對應(yīng)相同，ρ型掩埋阱30Β與ρ型降場層30Α與場氧化層110間有間隔。η+漏區(qū)60位于漏極金屬90下、被η型漂移區(qū)包圍。η+ 源區(qū)50和ρ+阱接觸區(qū)40并排處于源極金屬80下、被ρ型體區(qū)70包圍。柵介質(zhì)層100處于柵氧化層110上，且柵介質(zhì)層100、源極金屬80和漏極金屬90間通過金屬前介質(zhì)層120 相互隔離。在本實施例中，橫向?qū)щ姷墓β势骷﨤DMOS晶體管具有多個導(dǎo)電通道，與圖2所示的雙通道LDMOS晶體管相比，增加了 N個ρ型降場層30Β，而每增加一個ρ型降場層30Β， 就可以增加一條導(dǎo)電通道。這樣，可以進(jìn)一步減小LDMOS晶體管的導(dǎo)通電阻以及進(jìn)一步提高LDMOS晶體管的開態(tài)耐壓，使其具有更大的安全工作區(qū)。圖3所示高壓多通道LDMOS晶體管是在圖2所示高壓雙通道LDMOS晶體管基礎(chǔ)上的一個擴展，按照這種結(jié)構(gòu)原理，理論上可以制造出N通道的LDM0S，導(dǎo)通電阻可以無限降低。[0027]圖10是根據(jù)本實用新型一個實施例的BCD工藝下集成LDMOS晶體管的半導(dǎo)體器件的制造方法的流程圖。圖10所示的流程圖是參考圖4-9進(jìn)行描述的，圖4-9是根據(jù)本實用新型一個實施例的BCD工藝下形成集成LDMOS晶體管的半導(dǎo)體器件的結(jié)構(gòu)示意圖。在本實施例中，集成LDMOS晶體管的半導(dǎo)體器件包括位于ρ型襯底10中的LDMOS晶體管1、CM0S 晶體管2、NPN 3和埋溝電阻4。其中，LDMOS晶體管又可以包括第一類高壓LDMOS晶體管 (700V)、第二類中壓LDMOS晶體管(120V)和第三類低壓LDMOS晶體管GOV)，這三類LDMOS 晶體管的結(jié)構(gòu)基本相同，只是η型漂移區(qū)20的尺寸不同。為了簡化說明，圖4-9中僅示出了一個LDMOS晶體管1，其它各種器件也僅示出了一個，但本實用新型并不受限于此，而可以包括任意數(shù)量、任意合適耐壓值的LDMOS晶體管1、CMOS晶體管2、NPN 3和埋溝電阻4， 還可以包括其它任意合適的B⑶半導(dǎo)體器件，例如LIGBT、PNP、傳統(tǒng)電阻、電容等。另外，為了簡化說明，本實用新型僅示出了 n-LDMOS，但參照本實用新型對n-LDMOS的描述，本領(lǐng)域技術(shù)人員可以輕易得到P-LDM0S，因此，本實用新型并不受限于n-LDMOS，而可以包括任意溝道類型的LDMOS。LDMOS晶體管1的結(jié)構(gòu)已參考圖2和圖3進(jìn)行了詳細(xì)描述，盡管圖4-9只示出了一個P型降場層30B，但這僅僅為了簡化說明的目的，而不用于限制本實用新型，應(yīng)當(dāng)理解，本實用新型所提供的集成LDMOS晶體管的半導(dǎo)體器件可以包括含任意多條導(dǎo)電通道的LDMOS
晶體管。CMOS晶體管2包括匪OS 2A和PMOS 2B。匪OS 2A位于ρ型阱71中，包括η+源區(qū) 51、ρ+阱接觸區(qū)41、η+漏區(qū)51、柵介質(zhì)層101、金屬前介質(zhì)層120、源極金屬81和漏極金屬 91。η+漏區(qū)61處于漏極金屬91下、被ρ型阱71包圍，ρ+阱接觸區(qū)41與η+源區(qū)51并排處于源極金屬81下、被ρ型阱71包圍。PMOS位于η型阱21中，包括ρ+源區(qū)52、、η+阱接觸區(qū)42、ρ+漏區(qū)52、柵介質(zhì)層102、金屬前介質(zhì)層120、源極金屬82和漏極金屬92。ρ+漏區(qū)62處于漏極金屬92下、被η型阱21包圍，η+阱接觸區(qū)42與ρ+源區(qū)52并排處于源極金屬82下、被η型阱72包圍。CMOS晶體管2中還包括ρ型埋層31，ρ型埋層31位于ρ型阱71下。NPN 3位于ρ型襯底10中，包括集電區(qū)η阱23、基區(qū)ρ阱72、集電極η+接觸區(qū)63、 基極P+接觸區(qū)43、發(fā)射極η+區(qū)53、金屬前介質(zhì)120、集電極金屬93、基極金屬103和發(fā)射極金屬83。集電區(qū)η阱23置于ρ型襯底10中，基區(qū)ρ阱72被集電區(qū)η阱23包圍，基極 P+接觸區(qū)43位于基極金屬103下、被基區(qū)ρ阱72包圍，發(fā)射極η+區(qū)53位于發(fā)射極金屬 83下、被基區(qū)ρ阱72包圍，集電極η+接觸區(qū)63位于集電極金屬93下、被集電區(qū)η阱23包圍，且集電極金屬93、基極金屬103和發(fā)射極金屬83間通過金屬前介質(zhì)120相互隔離。埋溝電阻4位于ρ型襯底10中，包括η阱電阻Μ、ρ型電阻主體32、ρ阱電阻73、 P+電阻接觸區(qū)44和電阻金屬104。η阱電阻M置于ρ型襯底10中，ρ型電阻主體32被η 阱電阻M包圍，η阱電阻73位于ρ型電阻主體32上，ρ+電阻接觸區(qū)44位于電阻金屬104 下、被η阱電阻73包圍。在圖4-10所示的實施例中，B⑶工藝下形成集成LDMOS晶體管的半導(dǎo)體器件的方法開始于步驟Sl。在步驟Sl中，如圖4所示，采用高能離子注入和高溫推結(jié)的方法在P型襯底10中注入η型雜質(zhì)擴散形成LDMOS晶體管的η型漂移區(qū)20、PM0S晶體管的η型襯底21、 NPN的集電區(qū)η阱23和埋溝電阻的η阱電阻Μ。其中，P型襯底10的電阻率約為50-150 歐姆·厘米，η型雜質(zhì)注入劑量約為2E12Cm_2-5E12Cm_2，推結(jié)溫度約為1200度，推結(jié)時間約為200分鐘-500分鐘。在本實用新型的一個實施例中，可以通過形成不同尺寸的η型漂移區(qū)20分別形成第一類高壓LDMOS晶體管、第二類中壓LDMOS晶體管和第三類低壓LDMOS晶體管，例如可以通過掩模版上掩模圖形的尺寸控制η型漂移區(qū)20的尺寸。另外，不同器件的η阱可以分步形成，也可以同步形成。在步驟S2中，進(jìn)行有源區(qū)刻蝕并進(jìn)行硅局部氧化形成場氧化層110。如圖5所示， 場氧化層Iio的厚度約為5000Α-7000Α，場氧化層110可以顯著降低高壓LDMOS晶體管的表面電場。[0034]在步驟S 3中，如圖6所示，采用高能離子注入的方法在ρ型襯底10中注入ρ型雜質(zhì)形成LDMOS的ρ型掩埋阱30B、C0MS的ρ型埋層31以及埋溝電阻的電阻主體32，并在 LDMOS的η型漂移區(qū)20中注入ρ型雜質(zhì)形成ρ型降場層30Α，ρ型降場層30Α與場氧化層 110間有間隔。上述ρ型雜質(zhì)可以為硼，形成如圖2所示的高壓雙通道LDMOS晶體管時硼的注入劑量約為lE12Cm_2-4E12Cm_2，形成如圖3所示的高壓多通道LDMOS晶體管時需要通過不同注入能量多次注入P型降場層30實現(xiàn)，同時還要適當(dāng)增加η型漂移區(qū)20的推結(jié)時間和η型雜質(zhì)的注入劑量以便η型漂移區(qū)20包圍所有的ρ型降場層30Α，每增加一個通道，即增加一對個P型降場層30Β，相應(yīng)的η型漂移區(qū)20的η型雜質(zhì)注入劑量提升lE12cm_2。不同器件的P阱可以分步形成，也可以同步形成。P型降場層30B和ρ型掩埋層30A可以提高 LDMOS晶體管的關(guān)態(tài)和開態(tài)耐壓。[0035]在步驟S4中，如圖7所示，采用高能離子注入的方法在ρ型襯底10中注入ρ型雜質(zhì)形成LDMOS的ρ型體區(qū)70、NMOS的ρ型襯底71，在NPN的集電區(qū)η阱23中注入ρ型雜質(zhì)形成基區(qū)P阱72，在埋溝電阻的η阱電阻M中注入ρ型雜質(zhì)形成ρ阱電阻73，ρ阱電阻 73位于電阻主體32上方。其中，ρ型雜質(zhì)劑量可以為4E12Cm_2-7E12Cm_2。不同器件的ρ阱可以分步形成，也可以同步形成。[0036]在步驟S5中，如圖7所示，形成LDMOS的柵介質(zhì)層100、NMOS的柵介質(zhì)層101和 PMOS的柵介質(zhì)層102，各種器件的柵介質(zhì)層的厚度約為30nm 60nm。[0037]在步驟S6中，如圖8所示，先后注入ρ型(η型)雜質(zhì)和η型(ρ型)雜質(zhì)形成 LDMOS的ρ+阱接觸區(qū)40、LDMOS的η+源區(qū)50、LDMOS的η+漏區(qū)60、匪OS的ρ+阱接觸區(qū)41、 NMOS的η+源區(qū)51、NMOS的η+漏區(qū)61、PMOS的η+阱接觸區(qū)42、PMOS的ρ+源區(qū)52、PMOS 的P+漏區(qū)62、ΝΡΝ的基極ρ+接觸區(qū)43、ΝΡΝ的發(fā)射極η+區(qū)53、ΝΡΝ的集電極η+接觸區(qū)63 和埋溝電阻的ρ+接觸區(qū)44。其中ρ型雜質(zhì)可以為硼，注入劑量約為lE15cm-2-5E15cm-2， 不同器件的P型雜質(zhì)注入可以同時進(jìn)行或分步進(jìn)行；η型雜質(zhì)可以為磷，注入劑量約為 lE15Cm_2-5E15Cm_2，不同器件的η型雜質(zhì)注入可以同時進(jìn)行或分步進(jìn)行。[0038]在步驟S7中，如圖9所示，形成接觸孔、淀積形成金屬前介質(zhì)120并金屬化形成各種器件的源漏金屬(80-83、90-94、103-104)。其中，金屬前介質(zhì)的厚度約為7000Α-15000Α。[0039]圖11是用Medici軟件仿真的傳統(tǒng)2倍resurf LDMOS晶體管在正向?qū)〞r的剖面結(jié)構(gòu)圖，其中黑色實線為電流線。如圖11所示，傳統(tǒng)2倍resurf LDMOS晶體管只有一條導(dǎo)電通道。[0040]圖12是根據(jù)本實用新型一個實施例的用Medici軟件仿真的雙通道LDMOS晶體管在正向?qū)〞r的剖面結(jié)構(gòu)圖，其中黑色實線為電流線。如圖12所示，本實用新型雙通道結(jié)構(gòu)的LDMOS晶體管為電流流動提供了兩條通路，較傳統(tǒng)結(jié)構(gòu)多出一條通路，可以推知多通道結(jié)構(gòu)的LDMOS晶體管能為電流流動提供N條通道。[0041]圖13是傳統(tǒng)2倍resurf LDMOS晶體管與本實用新型雙通道LDMOS晶體管的IV 特性仿真圖。如圖13所示，在相同尺寸條件下本實用新型雙通道結(jié)構(gòu)的LDMOS晶體管的導(dǎo)通電阻較傳統(tǒng)結(jié)構(gòu)下降了 30%左右，S卩比導(dǎo)通電阻下降了 30%左右?？梢酝浦嗤ǖ澜Y(jié)構(gòu)的LDMOS晶體管的導(dǎo)通電阻將進(jìn)一步下降。[0042]圖14是傳統(tǒng)2倍resurf LDMOS晶體管與本實用新型雙通道LDMOS晶體管的關(guān)態(tài)特性仿真圖。如圖14所示，本實用新型雙通道結(jié)構(gòu)的LDMOS晶體管的關(guān)態(tài)耐壓達(dá)到了 780V， 而傳統(tǒng)結(jié)構(gòu)為750V，本實用新型的關(guān)態(tài)耐壓有了明顯提高。圖15是傳統(tǒng)2倍resurf LDMOS晶體管、傳統(tǒng)雙通道DMOS與本實用新型雙通道 LDMOS晶體管的開態(tài)耐壓仿真圖。如圖15所示，本實用新型雙通道結(jié)構(gòu)的LDMOS晶體管比另外兩種結(jié)構(gòu)的開態(tài)耐壓均有較大幅度提高。圖16是根據(jù)本實用新型一個實施例的高壓雙通道LDMOS晶體管的實際測試耐壓圖，從圖16上可看出該結(jié)構(gòu)的LDMOS晶體管的耐壓達(dá)到了 760V。圖17是根據(jù)本實用新型一個實施例的埋溝電阻的實際測試IV曲線圖。從圖17 上可以看到該電阻在IOV左右完全夾斷，類似JFET特性，這為需要大阻值應(yīng)用的電路設(shè)計大幅節(jié)約了版圖面積。本實用新型提供了一套高壓B⑶工藝，可集成新型的具有較小比導(dǎo)通電阻的雙通道或多通道LDMOS晶體管、高性能CMOS管、NPN管、電阻、電容等器件，其集成的高壓功率 LDMOS具有低比導(dǎo)通電阻、較高的關(guān)態(tài)耐壓和開態(tài)耐壓，開關(guān)速度快等特點；提供的埋溝電阻比傳統(tǒng)工藝具有更高的精度和更大的電壓系數(shù)，這種較大的電壓系數(shù)對某些應(yīng)用極為有利；CMOS器件采用高能離子注入形成倒置阱，對于相同擊穿電壓和電流能力比傳統(tǒng)工藝具有更小尺寸的溝道區(qū)。另外，本實用新型由于采用了高能離子注入法而大大減少了高溫推阱時間，整套工藝制造方法具有工藝步驟較為簡單，制備周期較短，對工藝設(shè)備要求不高， 具有較高的集成性和可靠性等特點。由于上述特點本實用新型在同類型高壓BCD工藝中具有極強的競爭力。本實用新型已通過實驗驗證。由本實用新型構(gòu)成的高壓功率集成電路可以用于消費電子、顯示驅(qū)動等多種產(chǎn)品中。本實用新型還提供了一種LDMOS和集成該LDMOS的半導(dǎo)體器件，通過高能離子注入方式實現(xiàn)雙通道及多通道LDM0S，由于增加了至少一個導(dǎo)電通道，該結(jié)構(gòu)較傳統(tǒng)2倍 resurf LDMOS的比導(dǎo)通電阻有明顯優(yōu)勢(比傳統(tǒng)2倍resurf結(jié)構(gòu)降低30%左右)，同時由于P型體區(qū)處引入ρ型掩埋阱結(jié)構(gòu)使得本實用新型較傳統(tǒng)2倍resurf LDMOS和普通雙通道LDMOS開態(tài)耐壓也有一定優(yōu)勢，同時具有高耐壓(大于700V)；本實用新型埋溝電阻具有較高精度和較大的電壓系數(shù)，可當(dāng)JFET使用；本實用新型CMOS器件具有較小尺寸和較大耐壓。目前已用于實驗中。雖然本實用新型是通過具體實施例進(jìn)行說明的，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)明白，在不脫離本實用新型范圍的情況下，還可以對本實用新型進(jìn)行各種變換及等同替代。另外，針對特定情形或材料，可以對本實用新型做各種修改，而不脫離本實用新型的范圍。因此，本實用新型不局限于所公開的具體實施例，而應(yīng)當(dāng)包括落入本實用新型權(quán)利要求范圍內(nèi)的全部實施方式。
權(quán)利要求1.一種LDM0S，包括位于P型襯底(10)中的η型漂移區(qū)Q0)、ρ+阱接觸區(qū)00)、ρ型體區(qū)(70)、η+源區(qū)(50)、η+漏區(qū)(60)、柵介質(zhì)層(100)、源極金屬(80)、漏極金屬(90)、場氧化層(110)、金屬前介質(zhì)(120)，所述η型漂移區(qū)00)與所述ρ型體區(qū)(70)間無間隔，其特征在于，還包括至少一個P型降場層(30Α)和至少一個ρ型掩埋阱(30Β)，所述ρ型掩埋阱(30Β)位于所述ρ型體區(qū)(70)下且與所述ρ型體區(qū)(70)接觸，所述ρ型降場層(30Α) 位于所述場氧化層(110)下、被所述η型漂移區(qū)00)包圍且與所述場氧化層(110)間有間隔。
2.一種集成LDMOS器件，其特征在于，包括位于ρ型襯底(10)中的CMOS (2)、NPN(3)、 埋溝電阻⑷以及如權(quán)利要求1所述的LDMOS(I)。
3.根據(jù)權(quán)利要求2集成LDMOS器件，其特征在于，所述LDMOS(1)包括第一高壓LDM0S、 第二中壓LDMOS和第三低壓LDMOS中至少一種，所述第一高壓LDM0S、第二中壓LDMOS和第三低壓LDMOS的η型漂移區(qū)00)的尺寸不同。
4.根據(jù)權(quán)利要求2所述的集成LDMOS器件，其特征在于，所述CMOS晶體管( 包括 NMOS (2A)和PMOS (2B)，還包括位于所述NMOS (2A)的ρ型阱(71)下的ρ型埋層(31)。
5.根據(jù)權(quán)利要求2所述的集成LDMOS器件，其特征在于，埋溝電阻(4)直接做在ρ型襯底(10)中，包括η阱電阻04)、ρ型電阻主體(32)、ρ阱電阻(73)、ρ+電阻接觸區(qū)04) 和電阻金屬(104)，所述η阱電阻04)置于所述ρ型襯底(10)中，所述ρ型電阻主體(32) 被所述η阱電阻04)包圍，所述η阱電阻(73)位于所述ρ型電阻主體(32)上，所述ρ+電阻接觸區(qū)G4)位于所述電阻金屬(104)下、被所述η阱電阻(73)包圍。
專利摘要本實用新型公開了LDMOS及集成LDMOS器件。一種半導(dǎo)體器件，包括位于p型襯底10中的LDMOS 1、CMOS 2、NPN 3和埋溝電阻4。其中LDMOS 1包括n型漂移區(qū)20、p+阱接觸區(qū)40、p型體區(qū)70、n+源區(qū)50、n+漏區(qū)60、柵介質(zhì)層100、源極金屬80、漏極金屬90、場氧化層110、金屬前介質(zhì)120，所述n型漂移區(qū)20與所述p型體區(qū)70間無間隔，還包括至少一個p型降場層30A和至少一個p型掩埋阱30B，所述p型掩埋阱30B位于所述p型體區(qū)70下且與所述p型體區(qū)70接觸，所述p型降場層30A位于所述場氧化層110下、被所述n型漂移區(qū)20包圍且與所述場氧化層110間有間隔。本實用新型的LDMOS具有低導(dǎo)通電阻和高耐壓、易于集成且整個半導(dǎo)體器件的制造工藝步驟簡單、對設(shè)備要求不高。
文檔編號H01L29/78GK202275836SQ201120374940
公開日2012年6月13日 申請日期2011年9月28日 優(yōu)先權(quán)日2011年9月28日
發(fā)明者喬明, 張波, 毛焜 申請人:深圳市聯(lián)德合微電子有限公司