專利名稱：半導(dǎo)體封裝構(gòu)造的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及ー種半導(dǎo)體封裝構(gòu)造，特別是有關(guān)于ー種可以由封裝膠體的外表面向外電性連接其他外部電子元件的半導(dǎo)體封裝構(gòu)造。
背景技術(shù)：
現(xiàn)今，半導(dǎo)體封裝產(chǎn)業(yè)為了滿足各種高密度封裝的需求，逐漸發(fā)展出各種不同型式的封裝構(gòu)造，其中各種不同的系統(tǒng)封裝(system in package, SIP)設(shè)計(jì)概念常用于架構(gòu)高密度封裝構(gòu)造。一般而言，系統(tǒng)封裝可分為多芯片模塊(multi chip module, MCM)、封裝體上堆疊封裝體(package on package, POP)及封裝體內(nèi)堆疊封裝體(package inpackage,PIP)等。所述多芯片模塊(MCM)是指在同一基板上布設(shè)數(shù)個(gè)芯片，在設(shè)置芯片后，再利用同一封裝膠體包埋所有芯片，且依芯片排列方式又可將其細(xì)分為堆疊芯片(stackeddie)封裝或并列芯片(side-by-side)封裝。再者，所述封裝體上堆疊封裝體(POP)的構(gòu)造是指先完成一具有基板的第一封裝體，接著再于第一封裝體的封裝膠體上表面堆疊另ー完整的第二封裝體，第二封裝體會(huì)透過(guò)適當(dāng)?shù)霓D(zhuǎn)接元件電性連接至第一封裝體的基板上，因而成為ー復(fù)合封裝構(gòu)造。相較之下，所述封裝體內(nèi)堆疊封裝體(PIP)的構(gòu)造則是更進(jìn)一歩利用另一封裝膠體將第二封裝體、轉(zhuǎn)接元件及第一封裝體的原封裝膠體等一起包埋固定在第一封裝體的基板上，因而成為ー復(fù)合封裝構(gòu)造。舉例來(lái)說(shuō)，請(qǐng)參照?qǐng)DI所示，其掲示一種現(xiàn)有具堆疊芯片及無(wú)源元件的封裝構(gòu)造，其包含一基板11、一第一芯片12、一第二芯片13、數(shù)個(gè)凸塊14、數(shù)個(gè)導(dǎo)線15、至少ー無(wú)源元件(passive element) 16及一封裝膠體17。所述基板11依序承載所述第一芯片12及第ニ芯片13，其中所述第一芯片12為ー倒裝型芯片(flip chip)，其有源表面朝下并通過(guò)所述凸塊14電性連接所述基板11。所述第二芯片13為ー打線(wire bonding)型芯片,其貼附于所述第一芯片12的背面上，且其有源表面朝上并通過(guò)所述導(dǎo)線15電性連接所述基板11。再者，所述基板11上在非芯片區(qū)另外承載及焊接有所述無(wú)源元件16。所述封裝膠體17用以包覆保護(hù)所述第一芯片12、第二芯片13、凸塊14、導(dǎo)線15及無(wú)源元件16。然而，上述現(xiàn)有封裝構(gòu)造的問(wèn)題在于，在形成所述封裝膠體17之后，由于所述無(wú)源元件16已被封裝在所述封裝膠體17內(nèi)，因此若在封膠后才發(fā)現(xiàn)任一顆無(wú)源元件16有損壞的情況時(shí)，將造成封裝構(gòu)造無(wú)法置換這ー損壞的無(wú)源元件16，而導(dǎo)致必需報(bào)廢一整顆的封裝構(gòu)造，進(jìn)而會(huì)不幅影響封裝廠的封裝成本。再者，要在所述基板11的非芯片區(qū)另外設(shè)置所述無(wú)源元件16，必需相對(duì)擴(kuò)大所述基板11的尺寸，同時(shí)也會(huì)降低所述第一芯片12及第ニ芯片13布局在所述基板11上的設(shè)計(jì)彈性。故，有必要提供一種半導(dǎo)體封裝構(gòu)造，以解決現(xiàn)有技術(shù)所存在的問(wèn)題。

實(shí)用新型內(nèi)容有鑒于此，本實(shí)用新型提供一種半導(dǎo)體封裝構(gòu)造，以解決現(xiàn)有具無(wú)源元件的封裝構(gòu)造技術(shù)所存在的元件置換及空間利用率等技術(shù)問(wèn)題。、[0007]本實(shí)用新型的主要目的在于提供一種半導(dǎo)體封裝構(gòu)造，其是在封膠后對(duì)封裝膠體的外表面進(jìn)行鉆孔或磨薄，以裸露原本位于封裝膠體內(nèi)的電性連接元件(如導(dǎo)線或柱狀凸塊)，以做為外部連接端，如此即能以此外部連接端向外電性連接其他外部電子元件(如無(wú)源元件、有源元件、芯片或其他封裝體)，因而有利于提高置換元件的便利性、増加封裝構(gòu)造的空間利用率，井能相對(duì)提升整體封裝作業(yè)的良品率。[0008]為達(dá)成本實(shí)用新型的前述目的，本實(shí)用新型提供一種半導(dǎo)體封裝構(gòu)造，其中所述半導(dǎo)體封裝構(gòu)造包含一基板，具有一上表面，所述上表面設(shè)有數(shù)個(gè)接墊；ー芯片，設(shè)置在所述基板的上表面上，其中所述芯片具有一有源表面，所述有源表面朝上并設(shè)有數(shù)個(gè)焊墊；數(shù)個(gè)電性連接元件，至少電性連接在所述芯片的焊墊上；一封裝膠體，包覆所述芯片及所述電性連接元件，其中所述封裝膠體具有至少ニ開(kāi)孔，以裸露至少ニ個(gè)所述電性連接元件各自的一部分，以利用所述裸露的部分做為至少ニ外部連接端；以及至少一外部電子元件，設(shè)置在所述封裝膠體的一外表面上，并具有至少ニ端子以電性連接于所述外部連接端。在本實(shí)用新型的一實(shí)施例中，所述開(kāi)孔選自激光鉆鑿孔、機(jī)械鉆鑿孔或研磨開(kāi)孔。在本實(shí)用新型的一實(shí)施例中，所述電性連接元件選自打線(wire bonding)エ藝用的導(dǎo)線，例如金線、銅線、鍍鈀(Pd-coated)銅線或鋁線。在本實(shí)用新型的一實(shí)施例中，所述電性連接元件電性連接在所述芯片的焊墊及所述基板的接墊之間。在本實(shí)用新型的一實(shí)施例中，在所述芯片及基板之間另包含一倒裝芯片(flipchip, FC),所述倒裝芯片通過(guò)數(shù)個(gè)凸塊電性連接至所述基板的接墊。在本實(shí)用新型的一實(shí)施例中，所述電性連接元件選自柱狀凸塊，例如為銅柱凸塊(Cu pillar bumps)或鎳柱凸塊。在本實(shí)用新型的一實(shí)施例中，所述外部電子元件選自無(wú)源元件，例如電阻元件、電感元件或電容元件等。在本實(shí)用新型的一實(shí)施例中，所述外部電子元件選自有源元件(activeelement),例如晶體管(transistor)、ニ極管(diode)或振蕩器(oscillator)等。在本實(shí)用新型的一實(shí)施例中，所述外部電子元件選自半導(dǎo)體封裝體，例如打線芯片封裝體、倒裝芯片封裝體或晶圓級(jí)封裝體(wafer level package, WLP)。在本實(shí)用新型的一實(shí)施例中，所述外部電子元件選自半導(dǎo)體芯片，例如倒裝芯片。

圖I是ー現(xiàn)有具堆疊芯片及無(wú)源元件的封裝構(gòu)造的示意圖。圖2A、2B及2C是本實(shí)用新型第一實(shí)施例半導(dǎo)體封裝構(gòu)造制造方法的流程示意圖。圖3A及3B是本實(shí)用新型第二實(shí)施例半導(dǎo)體封裝構(gòu)造制造方法的流程示意圖。圖4是本實(shí)用新型第三實(shí)施例半導(dǎo)體封裝構(gòu)造的示意圖。圖5是本實(shí)用新型第四實(shí)施例半導(dǎo)體封裝構(gòu)造的示意圖。
具體實(shí)施方式
為讓本實(shí)用新型上述目的、特征及優(yōu)點(diǎn)更明顯易懂，下文特舉本實(shí)用新型較佳實(shí)施例，并配合附圖，作詳細(xì)說(shuō)明如下。再者，本實(shí)用新型所提到的方向用語(yǔ)，例如「上」、「下」、「前」、「后」、「左」、「右」、「內(nèi)」、「外」、[側(cè)面」等，僅是參考附加圖式的方向。因此，使用的方向用語(yǔ)是用以說(shuō)明及理解本實(shí)用新型，而非用以限制本實(shí)用新型。請(qǐng)參照?qǐng)D2A、2B及2C所示，其概要掲示本實(shí)用新型第一實(shí)施例的半導(dǎo)體封裝構(gòu)造制造方法的流程示意圖，本實(shí)用新型將于下文利用圖2A至2C逐一詳細(xì)說(shuō)明第一實(shí)施例的上述各步驟的制造過(guò)程及其加工原理。請(qǐng)參照?qǐng)D2A所示，本實(shí)用新型第一實(shí)施例的半導(dǎo)體封裝構(gòu)造制造方法首先是提供一封裝構(gòu)造半成品，其包含一基板21、一第一芯片22、一第二芯片23、數(shù)顆凸塊24、數(shù) 條導(dǎo)線25及一封裝膠體26，其中所述基板21是指用于承載芯片及制作封裝體的小型多層印刷電路板，所述基板21具有一上表面，所述上表面裸露有數(shù)個(gè)接墊(未標(biāo)示)。所述基板21依序承載所述第一芯片22及第ニ芯片23，其中所述第一芯片22例如是一倒裝型芯片(flip chip)，其有源表面朝下及其背面朝上，且所述第一芯片22的有源表面設(shè)有數(shù)個(gè)第一焊墊(未標(biāo)示)，所述第一芯片22的第一焊墊可通過(guò)所述凸塊24電性連接到所述基板21的接墊。再者,所述第二芯片23例如是一打線(wire bonding)型芯片,其貼附于所述第ー芯片22的背面上，所述第二芯片23的有源表面朝上及其背面朝下，且所述第二芯片23的有源表面設(shè)有數(shù)個(gè)第二焊墊(未標(biāo)示)，所述第二芯片23的第二焊墊可通過(guò)所述導(dǎo)線25電性連接所述基板21的接墊。所述導(dǎo)線25屬于ー種電性連接元件，并且可選自打線(wirebonding)エ藝用的導(dǎo)線，例如金線、銅線、鍍鈀(Pd-coated)銅線或鋁線。另外，所述封裝膠體26是摻雜有固態(tài)填充物的環(huán)氧樹(shù)脂基材，所述封裝膠體26用以包覆保護(hù)所述第一芯片22、第二芯片23、凸塊24及導(dǎo)線25。請(qǐng)參照?qǐng)D2B所示，本實(shí)用新型第一實(shí)施例的半導(dǎo)體封裝構(gòu)造制造方法接著是對(duì)所述封裝膠體26的上表面進(jìn)行鉆孔，以形成至少ニ開(kāi)孔261，來(lái)裸露至少ニ個(gè)所述導(dǎo)線25 (電性連接元件)各自的一部分，以利用所述裸露的部分來(lái)做為至少ニ外部連接端251，其中所述裸露的部分例如可以是各導(dǎo)線25最高點(diǎn)的頂端，但并不限于此。上述鉆孔作業(yè)可以是激光(laser)鉆孔或機(jī)械鉆孔エ藝，也就是所述開(kāi)孔261可以是激光鉆鑿孔或機(jī)械鉆鑿孔的形態(tài)。所述開(kāi)孔261的孔徑及深度是依后續(xù)欲焊接結(jié)合的外部電子元件的端子或引腳的尺寸來(lái)加以設(shè)計(jì)的，因此其孔徑及深度并不加以限制。但是，本實(shí)用新型在封膠作業(yè)時(shí)可以適當(dāng)控制所述封裝膠體26的高度，使所述封裝膠體26的上表面與所述導(dǎo)線25的頂端僅具有一段微小的距離(例如小于l_2mm)，以便相對(duì)減少鉆孔作業(yè)所需的時(shí)間并提高鉆孔效率。請(qǐng)參照?qǐng)D2C所示，本實(shí)用新型第一實(shí)施例的半導(dǎo)體封裝構(gòu)造制造方法接著是提供至少一外部電子元件30，并將其設(shè)置在所述封裝膠體26的一外表面(即上表面)上，其中所述外部電子元件30具有至少ニ端子(terminal) 31，所述端子31可分別利用ー焊料32，以對(duì)應(yīng)的焊接結(jié)合及電性連接于所述開(kāi)孔261裸露出的外部連接端251。在本實(shí)施例中，所述外部電子元件30可以選自無(wú)源元件(passive element)，例如電阻元件、電感元件或電容元件等。此外，所述外部電子元件30也可以是選自有源元件(active element),例如晶體管(transistor)、ニ極管(diode)或振蕩器(oscillator)等。再者,在結(jié)合所述外部電子元件30之后或之前，所述半導(dǎo)體封裝構(gòu)造的基板21的下表面可以進(jìn)ー步以植球作業(yè)形成數(shù)顆錫球27，以做為所述基板21的輸入/輸出端子。在完成本實(shí)用新型第一實(shí)施例上述步驟之后，即可制得一半導(dǎo)體封裝構(gòu)造，其包含一基板21、一第一芯片22、一第二芯片23、數(shù)顆凸塊24、數(shù)條導(dǎo)線25、一封裝膠體26及至少一外部電子元件30，其中所述基板21具有一上表面，所述上表面設(shè)有數(shù)個(gè)接墊(未標(biāo)示)；所述第一芯片22是ー倒裝型芯片，其有源表面朝下及其背面朝上，且所述第一芯片22的數(shù)個(gè)第一焊墊(未標(biāo)示)通過(guò)所述凸塊24電性連接到所述基板21的接墊；所述第二芯片23是一打線型芯片，其貼附于所述第一芯片22的背面上，所述第二芯片23的有源表面朝上及其背面朝下，且所述第二芯片23的數(shù)個(gè)第二焊墊(未標(biāo)示)通過(guò)所述導(dǎo)線25電性連接所述基板21的接墊。再者，所述導(dǎo)線25 (即電性連接元件)至少電性連接在所述第二芯片23的焊墊上，例如電性連接在所述第二芯片23的焊墊及所述基板21的接墊之間。所述封裝膠體26包覆所述第一芯片22、第二芯片23、凸塊24及導(dǎo)線25，但所述封裝膠體26具有至少ニ開(kāi)孔261，以裸露至少ニ個(gè)所述導(dǎo)線25 (電性連接元件)各自的一部分(如頂端)，以利用所述裸露的部分做為至少ニ外部連接端251。如此，即可將所述至少一外部電子元件30設(shè)置在所述封裝膠體26的一外表面(如上表面)上，并由其至少ニ端子31焊接結(jié)合及電性連接于所述外部連接端251。請(qǐng)參照?qǐng)D3A及3B所示，本實(shí)用新型第二實(shí)施例的半導(dǎo)體封裝構(gòu)造相似于本實(shí)用新型第一實(shí)施例，并大致沿用相同元件名稱及圖號(hào)，但第二實(shí)施例的差異特征在干如圖3A所示，所述第二實(shí)施例的半導(dǎo)體封裝構(gòu)造的制造方法是利用研磨薄化作業(yè)來(lái)處理所述封裝膠體26的上表面，以去除一部分的所述封裝膠體26，直到形成至少ニ個(gè)開(kāi)孔261，也就是所述開(kāi)孔261是屬于研磨開(kāi)孔的形態(tài)。本實(shí)施例的開(kāi)孔261同樣可以裸露出至少ニ個(gè)所述導(dǎo)線25 (電性連接元件)各自的一部分，以利用所述裸露的部分來(lái)做為至少ニ外部連接端251，其中所述裸露的部分例如可以是各導(dǎo)線25最高點(diǎn)的頂端，但并不限于此。接著，如圖3B所示，同樣可以提供至少一外部電子元件30，并將其設(shè)置在所述封裝膠體26的一外表面(即上表面)上，并由所述外部電子元件30的至少ニ端子31分別利用ー焊料32，以對(duì)應(yīng)的焊接結(jié)合及電性連接于所述開(kāi)孔261裸露出的外部連接端251。請(qǐng)參照?qǐng)D4所示，本實(shí)用新型第三實(shí)施例的半導(dǎo)體封裝構(gòu)造及其制造方法相似于本實(shí)用新型第一或第二實(shí)施例，并大致沿用相同元件名稱及圖號(hào)，但第三實(shí)施例的差異特征在于所述第三實(shí)施例的半導(dǎo)體封裝構(gòu)造是利用所述開(kāi)孔261裸露出的外部連接端251來(lái)向外焊接結(jié)合及電性連接另ー類型的外部電子元件40，其中所述外部電子元件40選自另ー類型的半導(dǎo)體封裝體，例如打線芯片封裝體、倒裝芯片封裝體或晶圓級(jí)封裝體(waferlevel package, WLP),其中所述打線或倒裝芯片封裝體可以是使用封裝基板或?qū)Ь€架的各種類型封裝體。所述外部電子元件40 (半導(dǎo)體封裝體)具有數(shù)個(gè)錫球41或其他類型的端子(例如外引腳或?qū)щ姷讐|)，以便通所述錫球41來(lái)焊接結(jié)合及電性連接于所述開(kāi)孔261裸露出的外部連接端251。請(qǐng)參照?qǐng)D5所示，本實(shí)用新型第四實(shí)施例的半導(dǎo)體封裝構(gòu)造的制造方法及元件功能皆相似于本實(shí)用新型第一或第二實(shí)施例，但第四實(shí)施例的差異特征在于所述第四實(shí)施例的半導(dǎo)體封裝構(gòu)造包含一基板51、ー芯片52、數(shù)條導(dǎo)線53、一封裝膠體54、數(shù)根柱狀凸塊、55，其中所述基板51承載所述芯片52 ;所述芯片52的有源表面朝上，并屬于打線型芯片；所述導(dǎo)線53電性連接在所述基板51的接墊及所述芯片52的焊墊之間；所述封裝膠體54包覆所述芯片52、數(shù)條導(dǎo)線53及柱狀凸塊55。所述數(shù)根柱狀凸塊55屬于ー種電性連接元件，其是預(yù)先在所述芯片52的有源表面上利用光刻膠層曝光顯影形成窗ロ，并接著再窗ロ內(nèi)進(jìn)行電鍍而形成的，所述柱狀凸塊55可以為銅柱凸塊(Cu pillar bumps)或鎳柱凸塊。所述封裝膠體54同樣可通過(guò)激光鉆孔、機(jī)械鉆孔或研磨薄化方式來(lái)形成至少ニ開(kāi)孔541，以裸露至少ニ根所述柱狀凸塊55的一部分(例如頂端)，以做為所述柱狀凸塊55的外部連接端251，此時(shí)所述柱狀凸塊55也屬于ー種電性連接 元件。因此，同樣可以利用所述開(kāi)孔541裸露出的外部連接端551來(lái)向外焊接結(jié)合及電性連接上述各種類型的外部電子元件60，又或者所述外部電子元件60也可以選自自半導(dǎo)體芯片，例如倒裝芯片。如上所述，相較于現(xiàn)有具無(wú)源元件的封裝構(gòu)造技術(shù)所存在的元件置換及空間利用率等技術(shù)問(wèn)題，圖2A至5的本實(shí)用新型各實(shí)施例的半導(dǎo)體封裝構(gòu)造通過(guò)在封膠后對(duì)封裝膠體的外表面進(jìn)行鉆孔或磨薄，以裸露原本位于封裝膠體內(nèi)的電性連接元件(如導(dǎo)線或柱狀凸塊)，以做為外部連接端，如此即能以此外部連接端向外電性連接其他外部電子元件(如無(wú)源元件、有源元件、芯片或其他封裝體)，因而有利于提高置換元件的便利性、増加封裝構(gòu)造的空間利用率，井能相對(duì)提升整體封裝作業(yè)的良品率。本實(shí)用新型已由上述相關(guān)實(shí)施例加以描述，然而上述實(shí)施例僅為實(shí)施本實(shí)用新型的范例。必需指出的是，已公開(kāi)的實(shí)施例并未限制本實(shí)用新型的范圍。相反地，包含于權(quán)利要求書的精神及范圍的修改及均等設(shè)置均包括于本實(shí)用新型的范圍內(nèi)。
權(quán)利要求1.一種半導(dǎo)體封裝構(gòu)造，其特征在于所述半導(dǎo)體封裝構(gòu)造包含 一基板，具有一上表面，所述上表面設(shè)有數(shù)個(gè)接墊； ー芯片，設(shè)置在所述基板的上表面上，其中所述芯片具有一有源表面，所述有源表面朝上并設(shè)有數(shù)個(gè)焊墊； 數(shù)個(gè)電性連接元件，至少電性連接在所述芯片的焊墊上； 一封裝膠體，包覆所述芯片及所述電性連接元件，其中所述封裝膠體具有至少ニ開(kāi)孔，以裸露至少ニ個(gè)所述電性連接元件各自的一部分，以利用所述裸露的部分做為至少ニ外部連接端；以及 至少一外部電子元件，設(shè)置在所述封裝膠體的一外表面上，并具有至少ニ端子以電性連接于所述外部連接端。
2.如權(quán)利要求I所述的半導(dǎo)體封裝構(gòu)造，其特征在于所述開(kāi)孔選自激光鉆鑿孔、機(jī)械鉆鑿孔或研磨開(kāi)孔。
3.如權(quán)利要求I所述的半導(dǎo)體封裝構(gòu)造，其特征在于所述電性連接元件選自導(dǎo)線。
4.如權(quán)利要求3所述的半導(dǎo)體封裝構(gòu)造，其特征在于所述電性連接元件電性連接在所述芯片的焊墊及所述基板的接墊之間。
5.如權(quán)利要求3所述的半導(dǎo)體封裝構(gòu)造，其特征在于在所述芯片及基板之間包含一倒裝芯片，所述倒裝芯片通過(guò)數(shù)個(gè)凸塊電性連接至所述基板的接墊。
6.如權(quán)利要求I所述的半導(dǎo)體封裝構(gòu)造，其特征在于所述電性連接元件選自柱狀凸塊。
7.如權(quán)利要求6所述的半導(dǎo)體封裝構(gòu)造，其特征在于所述柱狀凸塊為銅柱凸塊或鎳柱凸塊。
8.如權(quán)利要求I所述的半導(dǎo)體封裝構(gòu)造，其特征在干所述外部電子元件選自無(wú)源元件。
9.如權(quán)利要求I所述的半導(dǎo)體封裝構(gòu)造，其特征在于所述外部電子元件選自有源元件。
10.如權(quán)利要求I所述的半導(dǎo)體封裝構(gòu)造，其特征在于所述外部電子元件選自半導(dǎo)體封裝體或半導(dǎo)體芯片。
專利摘要本實(shí)用新型公開(kāi)一種半導(dǎo)體封裝構(gòu)造，其包含一基板；一芯片，設(shè)置在所述基板上；數(shù)個(gè)電性連接元件，至少電性連接在所述芯片上；一封裝膠體，包覆所述芯片及電性連接元件，所述封裝膠體具有至少二開(kāi)孔，以裸露至少二個(gè)所述電性連接元件各自的一部分，以利用所述裸露的部分做為至少二外部連接端；以及至少一外部電子元件，設(shè)置在所述封裝膠體的一外表面上，并具有至少二端子以電性連接于所述外部連接端。因此，有利于提高置換元件的便利性、增加封裝構(gòu)造的空間利用率，并能相對(duì)提升整體封裝作業(yè)的良品率。
文檔編號(hào)H01L23/00GK202394859SQ20112048622
公開(kāi)日2012年8月22日 申請(qǐng)日期2011年11月29日 優(yōu)先權(quán)日2011年11月29日
發(fā)明者方仁廣 申請(qǐng)人:日月光半導(dǎo)體(上海)股份有限公司