專利名稱：多個襯底屏蔽層的集成電路片上電感結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于微波技術(shù)領(lǐng)域，涉及ー種多個襯底屏蔽層的集成電路片上電感結(jié)構(gòu)。
背景技術(shù)：
隨著無線通信的快速發(fā)展，射頻集成電路逐漸朝著低成本、低功耗方向發(fā)展。片上電感作為無源器件種的ー種基本元件，可以廣泛應(yīng)用于射頻單元電路，比如，在低噪聲放大器中阻抗匹配、在濾波器中形成濾波網(wǎng)絡(luò)、在壓控振蕩器中形成LC振蕩、在功率放大器中 實現(xiàn)阻抗匹配及濾波作用。無論是基于GaAsエ藝，還是COMSエ藝的単元電路都使用了許多片上電感，并且片上電感的面積占去了總面積的一半以上。它的性能直接影響單元電路的整體性能，所以片上電感的設(shè)計十分重要。采用標(biāo)準(zhǔn)CMOSエ藝實現(xiàn)的片上平面螺旋型電感的品質(zhì)因子都較低，一般在10以下，這是由于片上電感存在各種非理想因素引起的。在現(xiàn)在的標(biāo)準(zhǔn)CMOSエ藝中，高頻時非絕緣的襯底和電感之間的電磁場相互作用引起的損耗。由于襯底的電阻率一般都很低，襯底損耗將成為限制片上電感質(zhì)量的主要因素。為了減少襯底的影響，可以加大電感與襯底之間的氧化層的厚度、采用輕摻雜襯底或者使用絕緣襯底(SOIエ藝或者単獨將電感下的襯底掏空并填充絕緣材料)。這些エ藝都與標(biāo)準(zhǔn)CMOSエ藝不兼容，會使得成本增加。更好的辦法是在標(biāo)準(zhǔn)CMOSエ藝的支持下，通過對片上電感進行優(yōu)化來提高電感的質(zhì)量，在電感下使用底層金屬接地隔離層來將電感和襯底隔離，減小襯底損耗。傳統(tǒng)的襯底屏蔽層結(jié)構(gòu)如圖I所示。
發(fā)明內(nèi)容為了克服襯底效應(yīng)對片上電感的影響，本實用新型的目的是提供一種多個襯底屏蔽層的片上電感結(jié)構(gòu)，并利用屏蔽層實現(xiàn)電容功能。本實用新型解決技術(shù)問題所采取的技術(shù)方案多個襯底屏蔽層的集成電路片上電感結(jié)構(gòu)，包括片上電感，在片上電感的正下方設(shè)置有多層襯底屏蔽層；所述的襯底屏蔽層由矩形金屬條和多根形狀相同的金屬柵條組成，所述的金屬柵條與矩形金屬條垂直設(shè)置，金屬柵條之間等間距平行設(shè)置。作為優(yōu)選，所述的襯底屏蔽層有兩層或三層。本實用新型的有益效果本實用新型的多個襯底屏蔽層能實現(xiàn)更好的襯底隔離，減小襯底損耗，并且通過多個襯底屏蔽層能實現(xiàn)電容功能。

圖I是傳統(tǒng)的襯底屏蔽層結(jié)構(gòu)。[0013]圖2是本實用新型利用第一層金屬(Ml)及第ニ層金屬(M2)作為屏蔽層的立體示意圖。圖3是本實用新型利用第一層金屬(Ml)及第ニ層金屬(M2)作為屏蔽層的片上電感立體示意圖。圖4是本實用新型利用第一層金屬(Ml)及第ニ層金屬(M2)作為屏蔽層實現(xiàn)電容功能的截面示意圖。圖5是本實用新型利用第一層金屬(Ml)、第二層金屬(M2)及第三層金屬(M3)作為屏蔽層實現(xiàn)電容功能的截面示意圖。
具體實施方式
以下結(jié)合附圖和具體實施方式
來詳細說明。在射頻集成電路中，流過電感的射頻信號很容易通過襯底耦合到電路其它的元件中，特別是對其他的電感造成很大的干擾。采用襯底屏蔽結(jié)構(gòu)能有效地實現(xiàn)信號隔離并減小信號耦合的干擾。同時，對于CMOSエ藝而言，因襯底損耗的存在，使得片上集成電感的品質(zhì)因子都較差。由于射頻電路中大量使用電感元件，低品質(zhì)因子的電感會嚴(yán)重影響射頻電路的性能。如圖2、圖3所示，本實用新型包括片上電感，在片上電感的正下方設(shè)置有多層襯底屏蔽層；所述的襯底屏蔽層由矩形金屬條和多根形狀相同的金屬柵條組成，所述的金屬柵條與矩形金屬條垂直設(shè)置，金屬柵條之間等間距平行設(shè)置。本實用新型能有效地實現(xiàn)電感和襯底的隔離，使得電感磁場與襯底之間實現(xiàn)隔斷，避免隔離層中出現(xiàn)渦流損耗，使得襯底損耗減小，同時也減小了對相鄰器件的信號串?dāng)_。圖3是本實用新型利用第一層金屬(Ml)及第ニ層金屬(M2)作為屏蔽層的片上電感立體示意圖。射頻信號從電感端ロ I (Portl)進入從端ロ 2 (Port2)出來。襯底屏蔽層以第一層金屬(Ml)及第ニ層金屬(M2層)實現(xiàn)。通過多個襯底屏蔽層能實現(xiàn)電感和襯底更好的隔尚。本實用新型可以利用多個襯底屏蔽層來實現(xiàn)電容功能，圖4為本實用新型利用第ー層金屬(Ml)及第ニ層金屬(M2)作為屏蔽層來實現(xiàn)電容功能的截面示意圖。具體實現(xiàn)方式為屏蔽層2 (用第二層金屬M2實現(xiàn))通過連線連接到電感端ロ 2 (Port2)，屏蔽層I (用第一層金屬Ml實現(xiàn))通過連線接地。這樣就可以形成第二層金屬(M2)與襯底5之間的電容Cl、第一層金屬(Ml)與第二層金屬(M2)之間的電容C2，得到總的電容C為電容Cl與電容C2的并聯(lián)。若圖4所示的兩層襯底屏蔽層所得到的電容值不夠大，則可以用更多層金屬實現(xiàn)屏蔽層，比如圖5所示為本實用新型利用第一層金屬(Ml)、第二層金屬(M2)、第三層金屬(M3)作為屏蔽層實現(xiàn)電容功能。具體的實現(xiàn)方式為屏蔽層2 (第二層金屬M2)通過連線連接到電感端ロ 2 (Port2)，屏蔽層I (第一層金屬Ml)與屏蔽層3 (第三層金屬M3)分別接地。這樣就可以得到第二層金屬(M2)與襯底5之間的電容Cl、第一層金屬(Ml)與第二層金屬(M2)之間的電容C2、第三層金屬(M3)與第二層金屬(M2)之間的電容C2，得到總的電容C為電容Cl與電容C2的并聯(lián)。
權(quán)利要求1.多個襯底屏蔽層的集成電路片上電感結(jié)構(gòu)，其特征在于包括片上電感，在片上電感的正下方設(shè)置有多層襯底屏蔽層；所述的襯底屏蔽層由矩形金屬條和多根形狀相同的金屬柵條組成，所述的金屬柵條與矩形金屬條垂直設(shè)置，金屬柵條之間等間距平行設(shè)置。
2.根據(jù)權(quán)利要求I所述的集成電路片上電感結(jié)構(gòu)，其特征在于所述的襯底屏蔽層共有兩層或三層。
專利摘要本實用新型涉及一種多個襯底屏蔽層的集成電路片上電感結(jié)構(gòu)。本實用新型包括片上電感，在片上電感的正下方設(shè)置有多層襯底屏蔽層；所述的襯底屏蔽層由矩形金屬條和多根形狀相同的金屬柵條組成，所述的金屬柵條與矩形金屬條垂直設(shè)置，金屬柵條之間等間距平行設(shè)置。本實用新型的多個襯底屏蔽層能實現(xiàn)更好的襯底隔離，減小襯底損耗，并且通過多個襯底屏蔽層能實現(xiàn)電容功能。
文檔編號H01L23/522GK202423271SQ201120551938
公開日2012年9月5日 申請日期2011年12月27日 優(yōu)先權(quán)日2011年12月27日
發(fā)明者孫玲玲, 文進才, 蘇國東, 郭麗麗 申請人:杭州電子科技大學(xué)