專利名稱：非易失性存儲裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及使用了電阻變化層的可擦寫的非易失性存儲裝置及其制造方法。
背景技術(shù)：
以非易失性存儲器為代表的閃存(flash memory)，裝載于USB存儲器、存儲卡、便攜式電話、硅音頻播放器(silicon audio)等，主要作為保存動態(tài)圖像、音樂、數(shù)字數(shù)據(jù)的存儲裝置(storage)使用。近年來，在因動態(tài)圖像、圖像的高精細化發(fā)展而使數(shù)據(jù)容量增大的過程中，作為筆記本PC的硬盤代替品也進入視野，對于閃存的大容量化的要求越來越高。但是，在閃存的大容量化中從微細化和可靠性的觀點看有極限，代替閃存能夠大容量化的新型非易失性存儲器的開發(fā)變得更加積極。其中之一有電阻變化型存儲器 (ReRAM =Resistive Random Access Memory)。電阻變化型存儲器將電阻值變化的電阻變化層用作存儲元件的材料，通過電的脈沖(例如電壓脈沖)的施加，使其電阻值從高電阻狀態(tài)向低電阻狀態(tài)、或者從低電阻狀態(tài)向高電阻狀態(tài)變化，進行數(shù)據(jù)存儲。在這種情況下，明確地區(qū)別低電阻狀態(tài)和高電阻狀態(tài)的2值，另外在低電阻狀態(tài)和高電阻狀態(tài)之間使其高速而穩(wěn)定地變化，需要將這2值保持為非易失性。作為該非易失性存儲元件的一個例子，提案有將含氧率不同的過渡金屬氧化物層疊而用于電阻變化層的非易失性存儲元件。公開有在與含氧率高的過渡金屬氧化層接觸的電極界面有選擇地發(fā)生氧化反應(yīng)和還原反應(yīng)，使電阻變化現(xiàn)象穩(wěn)定(例如，參照專利文獻1)。圖16是表示具有專利文獻1記載的非易失性存儲元件55的電阻變化型的非易失性存儲裝置50的截面圖。在圖16所示的非易失性存儲裝置50中，在基板60上形成有第一配線61，覆蓋該第一配線61地形成有第一層間絕緣層62。貫穿第一層間絕緣層62，形成有與第一配線61連接的第一插頭64。而且，以覆蓋第一插頭(conductive plug:導(dǎo)電插頭)64的方式在第一層間絕緣層62上形成有由下部電極65、電阻變化層66、上部電極67 構(gòu)成的非易失性存儲元件陽。以覆蓋該非易失性存儲元件陽的方式形成有第二層間絕緣層68。以貫穿該第二層間絕緣層68的方式形成有第二插頭70，該第二插頭70將上部電極 67和第二配線71連接。電阻變化層66由第一電阻變化層66x和第二電阻變化層66y的層疊結(jié)構(gòu)構(gòu)成，且電阻變化層66由同種的過渡金屬氧化物構(gòu)成，形成第一電阻變化層66x的過渡金屬氧化物的含氧率，比形成第二電阻變化層66y的過渡金屬氧化物的含氧率高。通過采用這樣的結(jié)構(gòu)，在對非易失性存儲元件55施加電壓的情況下，對含氧率高、顯示更高的電阻值的第一電阻變化層66x施加絕大部分的電壓。另外，在第一電阻變化層66x附近，還存在豐富的能夠有助于反應(yīng)的氧。由此，在上部電極67與第一電阻變化層 66x的界面附近，有選擇地引起氧化、還原反應(yīng)，能夠穩(wěn)定地實現(xiàn)電阻變化。在非專利文獻1中，公開有由將過渡金屬氧化物用作電阻變化層的1T1R(以一個晶體管和一個電阻構(gòu)成單位單元(cell))型存儲單元(memory cell)構(gòu)成的非易失性存儲器。公開有過渡金屬氧化物薄膜是通常絕緣體，為了使電阻值發(fā)生脈沖變化，初始進行電阻變化層的擊穿(初始擊穿)，形成能夠在高電阻狀態(tài)和低電阻狀態(tài)之間切換的導(dǎo)電通路。其中，所謂“初始擊穿(initial breakdown)”，是指使制造后的電阻變化層根據(jù)施加的電壓或者施加的電壓的極性，成為能夠在高電阻狀態(tài)和低電阻狀態(tài)之間可逆地遷移的使狀態(tài)變化的處理，具體而言，對具有極高的電阻值的制造后的電阻變化層、或者含有電阻變化層的非易失性存儲元件，施加比寫入電壓大的電壓(初始擊穿電壓)。利用該初始擊穿，電阻變化層的高電阻狀態(tài)和低電阻狀態(tài)能夠可逆地遷移，其電阻值降低?，F(xiàn)有技術(shù)文獻專利文獻專利文獻1 國際公開第2008/149484號非專利文獻非專利文獻 1 :"Highly Scalable Non-volatile Resistive Memory using Simple Binary Oxide Driven by Asymmetric Unipolar Voltage Pulses"I.G. Baek et al.，IEDM2004, p.58
發(fā)明內(nèi)容
發(fā)明要解決的課題此處，通過初始擊穿而形成的導(dǎo)電通路(conductive path)，考慮具有絲狀體 (filament)那樣的形狀。另外，導(dǎo)電通路的水平截面的截面積，比與非易失性存儲元件的電極連接的插頭的水平截面的截面積小很多，而且，不能確定導(dǎo)電通路能在電阻變化層的哪個地方形成。此時，存在用于形成導(dǎo)電通路的初始擊穿電壓在多個非易失性存儲元件間產(chǎn)生偏差的問題。如果初始擊穿電壓產(chǎn)生偏差，則電阻變化特性產(chǎn)生偏差，由多個非易失性存儲元件構(gòu)成的非易失性存儲裝置的成品率和可靠性有可能降低。特別是，作為上部電極的材料使用銥(Ir)或者Ir與其他貴金屬的合金的情況下，因非易失性存儲元件間的尺寸偏差，存在初始擊穿電壓敏感地變化的情況，在使用了這樣的電極材料的非易失性存儲元件中，存在非易失性存儲元件間的初始擊穿電壓的偏差變大的問題。本發(fā)明是為了解決上述的課題而研發(fā)的，目的是提供能夠抑制非易失性存儲元件間的初始擊穿電壓的偏差從而防止成品率的降低的非易失性存儲裝置及其制造方法。用于解決課題的方法本發(fā)明的某個方式的非易失性存儲裝置，其包括非易失性存儲元件，其設(shè)置在基板上，包括第一電極、第二電極和電阻變化層，具有上述第一電極、上述第二電極以及上述電阻變化層與上述基板的主面平行且平坦地形成的層疊結(jié)構(gòu)，其中所述電阻變化層介于上述第一電極與上述第二電極之間，基于給予上述第一電極與上述第二電極之間的電信號， 電阻值可逆地變化；和與上述非易失性存儲元件的上述第一電極和上述第二電極中的任一個電連接的插頭，其中上述電阻變化層，包括氧不足型的第一過渡金屬氧化物層和含氧量比上述第一過渡金屬氧化物層多的第二過渡金屬氧化物層，上述第一過渡金屬氧化物層與上述第一電極和上述第二電極的一個連接，上述第二過渡金屬氧化物層與上述第一電極和第二電極的另一個連接，上述插頭與上述非易失性存儲元件連接的一側(cè)的端面的與上述基板的主面平行的面的上述插頭的面積，比作為導(dǎo)電區(qū)域的上述第一過渡金屬氧化物層的與上述基板的主面平行的截面的截面積大。根據(jù)上述結(jié)構(gòu)，與基板的主面平行的面的插頭的面積，比作為電阻變化層的導(dǎo)電區(qū)域的第一過渡金屬氧化物層的、與基板的主面平行的截面的截面積大，所以即使產(chǎn)生插頭與層疊結(jié)構(gòu)的非易失性存儲元件的不重合或者層疊結(jié)構(gòu)的尺寸偏差，也能夠在比插頭更靠內(nèi)側(cè)處以包括全部的方式形成。因此，在初始擊穿時流動的電流密度由電阻變化層的截面積決定，不受不重合的影響。其結(jié)果是，能夠降低在非易失性存儲元件中流動的電流密度的偏差，減少電方面的不良。由此，能夠防止成品率的降低使可靠性提高。上述第二過渡金屬氧化物層可以是絕緣體。也可以上述非易失性存儲裝置還包括在基板上，在與上述基板的主面平行的面內(nèi)，相互平行地形成的多個第一配線；在與上述多個第一配線不同的面內(nèi)，以相互平行且與上述多個第一配線立體交叉的方式形成的多個第二配線；和與上述多個第一配線和上述多個第二配線的立體交叉點對應(yīng)地設(shè)置的上述非易失性存儲元件，其中在上述非易失性存儲元件的各個中，上述第一電極與對應(yīng)的上述第一配線電連接，上述第二電極與對應(yīng)的上述第二配線電連接，上述電阻變化層基于通過各自對應(yīng)的上述第一配線和上述第二配線給予上述第一電極與上述第二電極之間的電信號，電阻值可逆地變化，上述第一電極和上述第二電極的一個，通過上述插頭與對應(yīng)的上述第一配線和上述第二配線的一個電連接，上述第一電極和上述第二電極的另一個，與對應(yīng)的上述第一配線和上述第二配線的另一個直接電連接。與上述電阻變化層的上述第二過渡金屬氧化物層連接的上述第一電極或者上述第二電極，也可以由銥或者銥和其他的貴金屬的合金形成。也可以上述電阻變化層還具有第三過渡金屬氧化物層，該第三過渡金屬氧化物層以覆蓋上述第一過渡金屬氧化物層和上述第二過渡金屬氧化物層的側(cè)面的方式設(shè)置，含氧率比上述第一過渡金屬氧化物層高，上述第三過渡金屬氧化物層被夾在上述第一電極與上述第二電極之間，上述插頭與上述非易失性存儲元件連接的一側(cè)的端面的與上述基板的主面平行的面的上述插頭的面積，比作為導(dǎo)電區(qū)域的上述第一過渡金屬氧化物層的與上述基板的主面平行的截面的截面積大，比上述第一電極和上述第二電極的與上述基板的主面平行的面的面積小。也可以上述插頭與上述非易失性存儲元件連接的一側(cè)的上述插頭的端面的面積， 比上述非易失性存儲元件的與上述基板平行的截面的截面積大。本發(fā)明的另一個方式的非易失性存儲裝置，其包括非易失性存儲元件，其設(shè)置在基板上，包括第一電極、第二電極和電阻變化層，具有上述第一電極、上述第二電極以及上述電阻變化層與上述基板的主面平行且平坦地形成的層疊結(jié)構(gòu)，其中所述電阻變化層介于上述第一電極與上述第二電極之間，基于給予上述第一電極與上述第二電極之間的電信號，電阻值可逆地變化；與上述非易失性存儲元件的上述第一電極和上述第二電極的一個電連接的插頭；在與上述基板的主面平行的面內(nèi)形成的第一配線；和在與上述第一配線不同的面內(nèi)形成的第二配線，上述第一配線和上述第二配線的一個，通過上述插頭與上述非易失性元件的上述第一電極和上述第二電極的一個電連接，并且上述第一配線和上述第二配線的另一個，與上述非易失性元件的上述第一電極和上述第二電極的另一個直接電連接，上述電阻變化層，包括氧不足型的第一過渡金屬氧化物層和含氧量比上述第一過渡金屬氧化物層多的第二過渡金屬氧化物層，上述第一過渡金屬氧化物層與上述第一電極和上述第二電極的一個連接，上述第二過渡金屬氧化物層與上述第一電極和第二電極的另一個連接，上述插頭與上述非易失性存儲元件連接的一側(cè)的端面的、與上述基板的主面平行的面的上述插頭的面積，比作為導(dǎo)電區(qū)域的上述第一過渡金屬氧化物層的、與上述基板的主面平行的截面的截面積大。根據(jù)上述結(jié)構(gòu)，與基板的主面平行的面的插頭的面積比作為電阻變化層的導(dǎo)電區(qū)域的第一過渡金屬氧化物層的、與基板的主面平行的截面的截面積大，所以即使產(chǎn)生插頭與層疊結(jié)構(gòu)的非易失性存儲元件的不重合或者層疊結(jié)構(gòu)的尺寸偏差，也能夠在比插頭更靠內(nèi)側(cè)處以包括全部的方式形成。因此，在初始擊穿時流動的電流密度由電阻變化層的截面積決定，不受不重合的影響。而且，在第一電極與第二電極之中設(shè)置有插頭是因為，由于在相反側(cè)的電極中連接的第一配線或者第二配線與非易失性元件直接電連接，與在非易失性元件的兩側(cè)設(shè)置有插頭的情況相比，能夠抑制在初始擊穿時流動的電流密度的減少。在非易失性元件的相反側(cè)也設(shè)置有插頭(上層側(cè)插頭)時，有可能在該上層側(cè)插頭中也產(chǎn)生插頭的不重合，難以將在初始擊穿時流動的電流密度保持為較高。另外，插頭自身成為寄生電阻成分，也成為阻礙電流密度的穩(wěn)定化的主要原因。因此，使非易失性存儲元件的一側(cè)的插頭的與基板的主面平行的面積比第一過渡金屬氧化物層的與基板的主面平行的面的截面積大，并且使非易失性存儲元件的另一側(cè)的電極與第一配線或者第二配線直接連接，由此能夠降低在非易失性存儲元件流動的電流密度的偏差，減少電方面的不良。由此，能夠防止成品率的降低使可靠性提高。另外，在制造工序中，上層側(cè)插頭也變得不需要時能夠削減工時，能夠降低成本。上述第一配線和上述第二配線可以以銅為主成分。另外，本發(fā)明的其他方式的非易失性存儲裝置的制造方法，包括在基板上至少形成配線和與該配線連接的插頭的工序A ；和在上述插頭的上方形成包括第一電極、位于上述第一電極的上方的第二電極和電阻變化層，而且上述第一電極、上述第二電極以及上述電阻變化層與上述基板的主面平行且平坦地形成的層疊結(jié)構(gòu)的工序B，其中所述電阻變化層介于上述第一電極與上述第二電極之間，基于給予上述第一電極與上述第二電極之間的電信號電阻值可逆地變化，其中上述工序B中的上述電阻變化層的形成包括形成與上述第一電極和上述第二電極的一個連接的氧不足型的第一過渡金屬氧化物層的工序bl ；形成與上述第一電極和上述第二電極的另一個連接的含氧量比上述第一過渡金屬氧化物層多的第二過渡金屬氧化物層的工序1^2 ；和以使得上述插頭與上述層疊結(jié)構(gòu)連接的上述插頭的端面的面積比作為導(dǎo)電區(qū)域的上述第一過渡金屬氧化物層的與上述基板的主面平行的截面的截面積大的方式，形成上述插頭和/或上述層疊結(jié)構(gòu)的工序b3。根據(jù)上述方法，由于與基板的主面平行的面的插頭的面積比作為電阻變化層的導(dǎo)電區(qū)域的第一過渡金屬氧化物層的、與基板的主面平行的截面的截面積大，所以即使產(chǎn)生插頭與層疊結(jié)構(gòu)的非易失性存儲元件的不重合或者層疊結(jié)構(gòu)的尺寸偏差，也能夠在比插頭更靠內(nèi)側(cè)處以包含全部的方式形成。因此，在初始擊穿時流動的電流密度由電阻變化層的截面積決定，不受不重合的影響。其結(jié)果是，能夠降低在非易失性存儲元件流動的電流密度的偏差，減少電方面的不良。由此，能夠防止成品率的低下使可靠性提高。也可以上述工序A包括在上述基板上形成相互平行的多個第一配線的工序al ； 和在各個上述多個第一配線上分別形成多個上述插頭的工序a2，還包括在上述層疊結(jié)構(gòu)和上述插頭的上方的與上述基板的主面平行的面內(nèi)，以相互平行且與上述多個第一配線立體交叉的方式形成多個第二配線的工序C，其中上述第一電極和上述第二電極的一個，通過上述插頭與上述第一配線電連接，并且上述第一電極和上述第二電極的另一個直接電連接。也可以上述工序B包括在上述插頭的上方使第一電極層層疊的工序；在上述第一電極層上使包括上述第一過渡金屬氧化物層和上述第二過渡金屬氧化物層的過渡金屬氧化物層層疊的工序；在上述過渡金屬氧化物層上使第二電極層層疊而形成層疊體的工序；和除去上述層疊體的一部分在上述插頭上形成上述層疊結(jié)構(gòu)的工序。也可以上述工序B還包括以下工序以氧化上述電阻變化層的側(cè)面并覆蓋上述第一過渡金屬氧化物層的側(cè)面的方式，形成含氧率比上述第一過渡金屬氧化物層高的第三過渡金屬氧化物層，由此使上述第一過渡金屬氧化物層的與上述基板的主面平行的方向的面積縮小，使作為導(dǎo)電區(qū)域的上述第一過渡金屬氧化物層的與上述基板的主面平行的截面的截面積，比上述插頭與上述層疊結(jié)構(gòu)連接的上述插頭的端面的面積小。另外，本發(fā)明的另一方式的非易失性存儲裝置的制造方法，包括在基板上至少形成第一配線和與該第一配線連接的插頭的工序A ；在上述插頭的上方形成包括第一電極、 位于上述第一電極的上方的第二電極和電阻變化層，而且上述第一電極、上述第二電極以及上述電阻變化層與上述基板的主面平行且平坦地形成的層疊結(jié)構(gòu)的工序B，其中所述電阻變化層介于上述第一電極與上述第二電極之間，基于給予上述第一電極與上述第二電極之間的電信號電阻值可逆地變化；和在上述層疊結(jié)構(gòu)和上述插頭的上方的、與上述基板的主面平行的面內(nèi)形成第二配線的工序C，上述工序B中的上述電阻變化層的形成包括形成與上述第一電極和上述第二電極的一個連接的氧不足型的第一過渡金屬氧化物層的工序 bl ；形成與上述第一電極和上述第二電極的另一個連接的含氧量比上述第一過渡金屬氧化物層多的第二過渡金屬氧化物層的工序1^2;和以使得上述插頭與上述層疊結(jié)構(gòu)連接的上述插頭的端面的面積比作為導(dǎo)電區(qū)域的上述第一過渡金屬氧化物層的與上述基板的主面平行的截面的截面積大的方式，形成上述插頭和/或上述層疊結(jié)構(gòu)的工序b3，上述工序C中的上述第二配線的形成包括覆蓋上述層疊結(jié)構(gòu)，形成絕緣膜的工序cl ；除去上述絕緣膜的一部分，使上述層疊結(jié)構(gòu)露出，在上述層疊結(jié)構(gòu)上形成配線槽的工序c2 ；和在上述配線槽形成上述第二配線的工序c3。根據(jù)上述方法，由于與基板的主面平行的面的插頭的面積比作為電阻變化層的導(dǎo)電區(qū)域的第一過渡金屬氧化物層的、與基板的主面平行的截面的截面積大，即使產(chǎn)生插頭與層疊結(jié)構(gòu)的非易失性存儲元件的不重合或者層疊結(jié)構(gòu)的尺寸偏差，也能夠在比插頭更靠內(nèi)側(cè)處以包括全部的方式形成。因此，在初始擊穿時流動的電流密度由電阻變化層的截面積決定，不受不重合的影響。而且，在第一電極與第二電極之中設(shè)置有插頭是因為，由于在相反側(cè)的電極中連接的第一配線或者第二配線與非易失性元件直接電連接，與在非易失性元件的兩側(cè)設(shè)置有插頭的情況相比能夠抑制在初始擊穿時流動的電流密度的減少。在非易失性元件的相反側(cè)也設(shè)置插頭(上層側(cè)插頭)時，有可能在該上層側(cè)插頭也產(chǎn)生插頭的不重合，難以將在初始擊穿時流動的電流密度保持為較高。另外，插頭自身成為寄生電阻成分，也成為妨礙電流密度的穩(wěn)定化的主要原因。因此，使非易失性存儲元件的一側(cè)的插頭的與基板的主面平行的面積比第一過渡金屬氧化物層的與基板的主面平行的面的截面積大， 并且使非易失性存儲元件的另一側(cè)的電極與第一配線或者第二配線直接連接，通過能夠降低在非易失性存儲元件流動的電流密度的偏差，減少電方面的不良。由此，能夠防止成品率的降低使可靠性提高。另外，在制造工序中，不需要上層側(cè)插頭時能夠減少工時，能夠降低成本。參照附圖，從以下的合適的實施方式的詳細說明能夠明確本發(fā)明的上述目的、其他的目的、特征和優(yōu)點。發(fā)明的效果本發(fā)明以如上說明的方式構(gòu)成，能夠得到抑制非易失性存儲元件間的初始擊穿電壓的偏差從而防止成品率的降低的效果。


圖1是表示本發(fā)明的第一實施方式的非易失性存儲裝置的結(jié)構(gòu)的平面圖。圖2是表示沿圖1所示的非易失性存儲裝置的II - II’線的截面的截面圖。圖3A是概要性地表示圖1所示的非易失性存儲裝置的制造工序的截面圖。圖;3B是概要性地表示圖1所示的非易失性存儲裝置的制造工序的截面圖。圖4A是概要性地表示圖1所示的非易失性存儲裝置的制造工序的截面圖。圖4B是概要性地表示圖1所示的非易失性存儲裝置的制造工序的截面圖。圖5是表示本發(fā)明的第一實施方式的非易失性存儲裝置的變形例的結(jié)構(gòu)的截面圖。圖6是表示本發(fā)明的第二實施方式的非易失性存儲裝置的結(jié)構(gòu)的平面圖。圖7是表示沿圖6所示的非易失性存儲裝置的ΥΠ -VT線的截面的截面圖。圖8Α是概要性地表示圖6所示的非易失性存儲裝置的制造工序的截面圖。圖8Β是概要性地表示圖6所示的非易失性存儲裝置的制造工序的截面圖。圖8C是概要性地表示圖6所示的非易失性存儲裝置的制造工序的截面圖。圖9Α是概要性地表示圖6所示的非易失性存儲裝置的制造工序的截面圖。圖9Β是概要性地表示圖6所示的非易失性存儲裝置的制造工序的截面圖。圖10是表示本發(fā)明的第二實施方式的非易失性存儲裝置的變形例的結(jié)構(gòu)的截面圖。圖11是表示非易失性存儲元件的電阻變化層的電阻值與脈沖電壓施加次數(shù)的關(guān)系的圖表。圖12Α是表示作為非易失性存儲元件的上部電極材料使用鉬的情況的上部電極附近截面的TEM(透射式電子顯微鏡)圖像的圖。圖12Β是表示作為非易失性存儲元件的上部電極材料使用銥的情況的上部電極附近截面的TEM(透射式電子顯微鏡)圖像的圖。圖13是表示在上下的插頭(plug)間形成的非易失性存儲元件相對于插頭發(fā)生不重合(misalignment)時的掃描式電子顯微鏡圖像的圖。圖14是表示在非易失性存儲元件的電阻變化層的水平截面中在元件中電流流動的部分的有效的尺寸與初始擊穿率的關(guān)系的圖。圖15是表示用于導(dǎo)出在圖14中使用的有效的尺寸的方法的圖。圖16是表示專利文獻1記載的電阻變化型的非易失性存儲裝置的結(jié)構(gòu)的截面圖。圖17是本發(fā)明的基本結(jié)構(gòu)的非易失性存儲元件的截面圖。
具體實施例方式以下，參照

本發(fā)明的實施方式。(第一實施方式)圖1是表示本發(fā)明的第一實施方式的非易失性存儲裝置的結(jié)構(gòu)的平面圖。另外， 圖2是表示沿圖1所示的非易失性存儲裝置的II - II’線的截面的截面圖。如圖1和圖2所示，本實施方式的非易失性存儲裝置，在例如以銅(Cu)為主成分的多個第一配線101與例如同樣以銅為主成分的多個第二配線102立體交叉的部分，形成有由串聯(lián)連接的非易失性存儲元件108和電流控制元件112構(gòu)成的存儲單元(memory cell) 104，該存儲單元陣列狀地配置，構(gòu)成存儲單元陣列(memory cell array)。多個第一配線101在半導(dǎo)體基板117上相互平行地形成，多個第二配線102形成為在多個第一配線 101的上方的與半導(dǎo)體基板117的主面平行(以下稱水平)的面內(nèi)相互平行且與多個第一配線101立體交叉。在本實施方式中，第一配線101和第二配線102的膜厚例如是300nm 400nm。 由銅構(gòu)成的第一配線101和第二配線102，隔著例如包含鉭(Ta)或氮化鉭(TaN)的阻擋層(barrier layer) 118(膜厚10 40nm，此處為20nm)，埋入形成在例如介電常數(shù)比通常的硅熱氧化膜低的等離子體(plasma) SiO2或？56、SiON等層間絕緣層113中形成的溝道 (trench)內(nèi)。而且，在第一配線101和第二配線102上形成有例如用等離子體CVD法形成的SiN層(膜厚50nm程度)作為襯墊層(liner layer) 114，在其上還形成有層間絕緣層 113。另外，一部分的插頭119不經(jīng)由非易失性存儲元件108直接與第二配線102連接，并且與周邊電路(未圖示)連接。非易失性存儲元件108包括(comprise，由以下部件組成)與對應(yīng)的第一配線 101電連接的第一電極105 ；與對應(yīng)的第二配線102電連接的第二電極107 ；和電阻變化層 106，其介于第一電極105和第二電極107之間，基于經(jīng)由各自對應(yīng)的第一配線101和第二配線102給予第一電極105和第二電極107之間的電信號，電阻值可逆地進行變化。第一電極105由從例如鉭(Ta)、氮化鉭(TaN)、鈦(Ti)、氮化鈦(TiN)等中選擇的材料形成，膜厚是10 IOOnm程度。在本實施方式中，第一電極105由氮化鉭形成，其膜厚被設(shè)定為30nm。在電阻變化層106內(nèi)，第一區(qū)域(第一過渡金屬氧化物層)115由氧不足型的過渡金屬氧化物構(gòu)成，膜厚為10 lOOnm、電阻率是0. 5 20m Ω · cm，所述氧不足型的過渡金屬氧化物，包括例如在含氧的氣氛中對該過渡金屬靶進行濺射而形成過渡金屬氧化物薄膜的、利用反應(yīng)性濺射法形成的鉭、鈦、鎳(Ni)等。在本實施方式中，電阻變化層的第一區(qū)域115由氧不足型的鉭氧化物形成，其膜厚是45nm，電阻率被設(shè)定為· em。此處，所謂氧不足型的過渡金屬氧化物，是指與化學(xué)計量學(xué)組成(stoichiometric composition, 理想配比成分)的過渡金屬氧化物(例如，在氧化鉭的情況下，為Ta2O5)相比含氧量少的 (在氧化鉭的情況下，用TaOx表示時，為0 < χ < 2.幻過渡金屬氧化物?；瘜W(xué)計量學(xué)組成 (stoichiometric composition)的過渡金屬氧化物顯示絕緣體的特性，但是氧不足型的過渡金屬氧化物根據(jù)含氧率顯示半導(dǎo)體或絕緣體的特性。第一區(qū)域115顯示半導(dǎo)體的特性， 具有導(dǎo)電性。另外，第二區(qū)域(第二過渡金屬氧化物層)116的膜厚是1 lOnm，大致構(gòu)成為絕緣體。電阻變化層的第二區(qū)域116能夠通過對例如第一區(qū)域115的表面進行氧化而形成。其膜厚，此處為5nm。在上述的電阻變化層的第一區(qū)域115和第二區(qū)域116構(gòu)成電阻變化層106。此處，本實施方式的電阻變化層106的第一區(qū)域115中的鉭氧化物在用TaOx表示的情況下滿足0 < χ < 2. 5，優(yōu)選滿足0. 8 < χ < 1. 9。另外，電阻變化層106的第二區(qū)域 116中的鉭氧化物在用TaOy表示的情況下滿足χ < y彡2. 5，例如是Ta205。而且，鉭及其氧化物是通常的半導(dǎo)體工藝中一般使用的材料，可以說是對通常的半導(dǎo)體工藝親和性非常高的材料。因此，能夠容易地納入已有的半導(dǎo)體制造工藝。另外，電阻變化層106的第二區(qū)域116的氧不足度比電阻變化層106的第一區(qū)域 115的氧不足度小。此處，所謂氧不足度，是指在各個過渡金屬中，相對于構(gòu)成其化學(xué)計量學(xué)組成的氧化物的氧的量不足的氧的比例。通常，化學(xué)計量學(xué)組成的氧化物多顯示絕緣體的特性，氧不足型的過渡金屬氧化物多顯示半導(dǎo)體的特性。即，電阻變化層106的第二區(qū)域 116優(yōu)選與第一區(qū)域115相比氧不足度小而電阻高。通過采用這樣的構(gòu)成，電阻變化時在第一電極105和第二電極107間施加的電壓，在電阻變化層106的第二區(qū)域116分配較多的電壓，能夠使在電阻變化層106的第二區(qū)域116中產(chǎn)生的氧化還原反應(yīng)更容易發(fā)生。第二電極107由例如鉬(Pt)、銥(Ir)、鈀(Pd)、釕(Ru)等貴金屬或者含有它們的合金形成，膜厚是10 IOOnm程度。在本實施方式中，第二電極107由銥形成，其膜厚被設(shè)定為50nm。如上所述，電阻變化層106包括與第一電極105連接且含有氧不足型的過渡金屬氧化物的第一區(qū)域115 ；和與第二電極107連接且含有與第一區(qū)域115相比含氧率高的過渡金屬氧化物的第二區(qū)域116。此處，針對在電阻變化層106中產(chǎn)生的電阻變化現(xiàn)象，以氧不足型的鉭氧化物為例進行說明。用兩個電極夾著氧不足型的過渡金屬氧化物的結(jié)構(gòu)的電阻變化層的電阻變化現(xiàn)象，如下述的式子所示，推測起因是構(gòu)成與第二電極的界面附近的高含氧率層(第二區(qū)域116)的鉭氧化物的氧化還原反應(yīng)。Ta205+2e" — 2Ta02+02_(還原反應(yīng))2Ta02+02_ — Ta205+2e"(氧化反應(yīng))在以第一電極105為基準對第二電極107施加負的電壓的情況下，通過在第二區(qū)域116注入電子，在第二區(qū)域116中還原反應(yīng)進行，成為在第二區(qū)域116中存在TaA的狀態(tài)。其結(jié)果是，可以認為出現(xiàn)低電阻狀態(tài)。另一方面，在對第二電極107施加正的電壓的情況下，通過氧離子的移動，在第二區(qū)域116中氧化反應(yīng)進行，成為在第二區(qū)域116中存在 Ta2O5的狀態(tài)。其結(jié)果是，推測出現(xiàn)高電阻狀態(tài)。由于上式所示的氧化還原反應(yīng)有效地進行， 所以重要的是出現(xiàn)電阻變化現(xiàn)象的一側(cè)的電極層(第二電極107)所使用的材料的標準電極電位，高于構(gòu)成電阻變化層的過渡金屬(此處為Ta)的標準電極電位。標準電極電位是難以氧化的指標，其值越高越難氧化。鉬(Pt)和銥(Ir)等貴金屬具有比通常其他金屬高的標準電極電位。因此，接近通過氧化還原反應(yīng)使電阻變化的層而構(gòu)成標準電極電位高的電極時，有助于氧化還原反應(yīng)的氧離子的大部分，有助于電阻變化層(第二區(qū)域116)中的氧化還原反應(yīng)。此處，Ta和鉬的標準電極電位分別是-0. 6 (V)和1. 19 (V)，由于存在IV以上的電位差，所以可以認為上式的反應(yīng)能夠有效地進行。
電極和構(gòu)成與電極連接的電阻變化層的金屬的標準電極電位之差越大越容易引起電阻變化，隨著其差變小而難以引起電阻變化，所以推測電極材料的氧化的難度、或者構(gòu)成電阻變化層的金屬的氧化難度，在電阻變化現(xiàn)象的機理中起大作用。因此，對于出現(xiàn)電阻變化現(xiàn)象的ー側(cè)(第二區(qū)域116側(cè))的電極(第二電極107)的材料來說，標準電極電位高的鉬、鈀(Pd)、銥等貴金屬元素和將它們組合的合金是有效的。而且，本說明書和權(quán)利要求的范圍中的所謂“合金”，不僅指將預(yù)先使多個貴金屬合金化后的材料形成為電極的狀態(tài)，也包括將多個貴金屬作為電極形成時通過濺射而混合地進行合金化的狀態(tài)。作為電阻變化層106，除了鉭氧化物以外，還能夠使用鉿(Hf)氧化物或鋯(Zr)氧化物等。這些氧化物，通過與本實施方式的鉭氧化物同樣地層疊含氧率不同的電阻變化層， 施加極性不同的電脈沖時引起與上述相同的氧化還原反應(yīng)，出現(xiàn)電阻變化現(xiàn)象。對于使用了鉿氧化物或鋯氧化物等電阻變化層的情況的電極材料的選定，可以說與上述相同。另外， 構(gòu)成電阻變化層106的第一區(qū)域115的第一過渡金屬和構(gòu)成第二區(qū)域116的第二過渡金屬，可以使用相同的材料，也可以使用不同的材料。由于過渡金屬能夠得到多個氧化狀態(tài)， 所以通過氧化還原反應(yīng)能夠?qū)崿F(xiàn)不同的電阻狀態(tài)。在第一過渡金屬和第二過渡金屬使用相互不同的材料的情況下，第二過渡金屬的標準電極電位優(yōu)選比第一過渡金屬的標準電極電位小。這是因為可以認為，在電阻高的第二區(qū)域116中形成的微小絲狀體(filament)中引起氧化還原反應(yīng)，其電阻值變化，從而發(fā)生電阻變化現(xiàn)象。另外，由第二過渡金屬構(gòu)成的氧化物的介電常數(shù)優(yōu)選比由第一過渡金屬構(gòu)成的氧化物的介電常數(shù)大?；蛘撸傻诙^渡金屬構(gòu)成的氧化物的帶隙(band gap)優(yōu)選比由第一過渡金屬構(gòu)成的氧化物的帶隙小。通過電阻變化層106使用由滿足上述條件中任一個或者兩個的第一過渡金屬構(gòu)成的氧化物和由第二過渡金屬構(gòu)成的氧化物，第二區(qū)域116的絕緣破壞電場強度比第一區(qū)域115的絕緣破壞電場強度小，能夠降低初始擊穿電壓。這如J. McPherson et al.，IEDM 2002,p. 633-636 的圖 1 所示，在氧化物層的絕緣破壞電場強度(Breakdown Strength)和介電常數(shù)之間，能夠看出介電常數(shù)越大絕緣破壞電場強度越小的相關(guān)關(guān)系。另外，如J. McWierson et al.，IEDM 2002，p. 633-636的圖2所示， 在氧化物層的絕緣破壞電場和帶隙之間，能夠看出帶隙越大絕緣破壞電場強度越大的相關(guān)天爾。在作為電阻變化層106使用層疊結(jié)構(gòu)的氧不足型鉭氧化物等過渡金屬氧化物的情況下，通過作為絕緣體的第二區(qū)域116的存在，剛制造后的非易失性存儲元件的初始電阻非常高，這樣直接使用通常的電阻變化電壓脈沖不能使電阻變化。為了得到電阻變化特性，需要對初始狀態(tài)的電阻變化層施加比通常的電阻變化所使用的電壓高的電脈沖(初始擊穿電壓)，在電阻變化層106(第二區(qū)域116)內(nèi)形成(使擊穿)導(dǎo)電通路。這樣的處理稱為初始擊穿。圖11是表示非易失性存儲元件的電阻變化層的電阻值與脈沖施加次數(shù)的關(guān)系的圖表。如圖11所示，在初始擊穿中，通過對電阻變化層106施加初始擊穿電壓，電流在作為電阻變化層106的高含氧率層(即高電阻層)的第二區(qū)域116流動，將該第二區(qū)域 116的電阻值從非常高的初始電阻值(IXlO6 1Χ108Ω程度)調(diào)整為能夠進行電阻變化的低的電阻值(1 X IO2 1 X IO4 Ω )(初始擊穿)。此處，通過初始擊穿而形成的導(dǎo)電通路具有絲狀體那樣的形狀，其直徑被確認為IOnm程度。即，通過在作為絕緣體的電阻變化層106的第二區(qū)域116形成絲狀體形狀的導(dǎo)電通路，第二電極107與電阻變化層106的第一區(qū)域115之間能夠?qū)ā＿@樣的導(dǎo)電通路的水平截面的截面積比插頭103的水平截面(例如200nm角程度)的截面積小，而且，不能預(yù)測在該水平截面的哪個地方形成。另ー方面，在交叉點型的非易失性存儲裝置中，在圖16所示的結(jié)構(gòu)的情況下，插頭64的表面相對于層間絕緣層62的表面產(chǎn)生凹槽(recess)(凹部)，其階梯差被復(fù)寫到電阻變化元件55 (特別是第二區(qū)域66x)，在第二區(qū)域66x產(chǎn)生局部的彎曲部，存在初始擊穿電壓產(chǎn)生偏差的情況。另外，電阻變化層陽相對于插頭64產(chǎn)生較大的不重合吋，在電阻變化層55中產(chǎn)生局部的彎曲部，存在初始擊穿電壓產(chǎn)生偏差的情況。圖13是表示在上下插頭31、32之間形成的非易失性存儲元件8中，在插頭31、32 與非易失性存儲元件8之間產(chǎn)生了不重合(misalignment)時的掃描式電子顯微鏡圖像的圖。在圖13中，上部電極7由銥形成，下部電極5由氮化鉭形成，在其之間形成有氧不足型鉭氧化物的電阻變化層6。另外，在與上部電極7連接的電阻變化層6的區(qū)域，形成有高電阻的鉭氧化膜(與第二區(qū)域116相當(dāng))(未圖示)。在圖13中，相對于下部插頭32產(chǎn)生電阻變化層6的不重合，可知產(chǎn)生由此引起的電阻變化層6和下部插頭32的局部的變質(zhì)(推定為氧化)。像這樣，在電阻變化層6和插頭31、32中產(chǎn)生變質(zhì)時，電流流動的有效的元件尺寸和面積可能發(fā)生偏差。如果電流流動的有效的元件尺寸和面積產(chǎn)生偏差，則進行初始擊穿時在元件流動的電流的流動發(fā)生偏差，初始擊穿電壓發(fā)生偏差。本實施方式的非易失性存儲元件108，其電阻變化層106形成于不產(chǎn)生下部的插頭的凹槽或不重合等引起的局部的彎曲部而是平坦的基底層上，具有與基板的主面平行地且平坦地形成有第一電極、第二電極和電阻變化層的層疊結(jié)構(gòu)。更具體而言，非易失性存儲元件108具有如下結(jié)構(gòu)第一電極105與電阻變化層106的界面、第二電極107與電阻變化層106的界面，與基板117的主面平行且平坦地層疊。另外，在非易失性存儲元件108的下層形成電流控制元件112，構(gòu)成存儲單元104，電流控制元件112的各層也同樣地平坦地進行層疊。而且，本實施方式的非易失性存儲裝置，具有在層疊結(jié)構(gòu)的存儲單元104串聯(lián)連接的插頭(通孔(via)) 103。插頭103例如用銅埋入形成。第一配線101和層疊結(jié)構(gòu)的存儲単元104通過插頭103連接，第二配線102和層疊結(jié)構(gòu)的存儲單元104直接連接。使用插頭103，通過調(diào)整其高度，以構(gòu)成層疊結(jié)構(gòu)的各層的膜厚最適化的狀態(tài)，使第一配線101和第二配線102間的距離最適化，使配線間的寄生電容和插頭的寄生電阻的值最適化，能夠使動作速度和消耗電カ最適化。此處，插頭103與層疊結(jié)構(gòu)的存儲單元104接觸一側(cè)的端面(圖2的Z_Z’ )的面積(第一面積)Si，構(gòu)成為比電阻變化層106的水平截面(是圖2的Y-Y’，與半導(dǎo)體基板 117的主面平行的面)的截面積(第二面積)S2大。即，在本實施方式中，插頭103與層疊結(jié)構(gòu)的存儲單元104接觸ー側(cè)的插頭103的端面的面積(第一面積)Si,構(gòu)成為比層疊結(jié)構(gòu)的存儲單元104整體的水平截面的截面積(第二面積)S2大。因此，通過構(gòu)成為插頭103 的第一面積Sl比電阻變化層106的第二面積S2大，能夠僅以插頭103構(gòu)成形成存儲單元 104的基底部分，層疊結(jié)構(gòu)的存儲單元104、特別是電阻變化層106，能夠不從插頭103的上表面露出地形成層疊結(jié)構(gòu)的存儲單元104，能夠平坦地形成電阻變化層106與上部電極107的界面。由此，能夠抑制初始擊穿電壓的偏差。此處，插頭103的與存儲單元104接觸ー側(cè)的端面的面積(第一面積)Sl大于電阻變化層106的水平截面的截面積(第二面積)S2加上電阻變化層形成時的不重合邊緣(alignment margin)大小的面積的面積。通過設(shè)定這樣的面積Si，不產(chǎn)生插頭的凹槽，且不從基底的插頭103的上表面露出地形成存儲單元104 的各層，所以能夠整體地形成平坦的電阻變化層。存儲單元104的各層具有平坦的面(與基板117的主面平行的面)，由此電壓施加時在存儲單元104的第一電極105與第二電極 107之間產(chǎn)生的電カ線成為垂直干與基板117的主面平行的面的方向。電カ線在中途彎曲時初始擊穿不能穩(wěn)定地進行，所以優(yōu)選在電極間流動的電流的電カ線徑直地通過插頭103。 即，通過相對于電阻變化層106的水平截面使有助于導(dǎo)電通路形成的下部的插頭103的水平截面的截面積相對地大，能夠使用簡單的層疊結(jié)構(gòu)來有效地利用在第一電極105與第二電極107之間產(chǎn)生的電カ線，使在電阻變化層106流動的電流密度較大。因此，能夠使初始擊穿電壓的偏差變小。而且，由于能夠使在非易失性存儲元件108的寫入或讀出時在電阻變化層106流動的電流密度也較大，所以存儲器陣列能夠高速動作。初始擊穿電壓的偏差由電極材料不同而不同?，F(xiàn)有技術(shù)中，作為非易失性存儲元件的電極材料，常使用鉬或銥等貴金屬材料。通過發(fā)明者們的實驗判明，在作為電極材料使用膜厚20 50nm程度的鉬或鈀的情況下，通過在形成鉬或鈀的電極后進行400°C程度的加熱エ序，從該電極朝向電阻變化層ー側(cè)產(chǎn)生由電極材料引起的小的突起(小丘hillock)。 另ー方面，在電極材料使用銥的情況下，即使進行加熱エ序也難以產(chǎn)生突起。推測這是由鉬和銥的物理特性(熱膨脹系數(shù)和楊氏模數(shù))的不同引起的。鉬的熱膨脹系數(shù)(coefficient of thermal expansion)比 8. 8X ΙΟ、！’ 和銥的熱膨脹系數(shù) 6. 4X ΙΟ、！’ 大。另外，鉬的楊氏模數(shù)(Young' s modulus，彈性模數(shù))比152Χ IO9 (N/m2)和銥的楊氏模數(shù) 529X 109(N/m2) /Jn0這表示鉬與銥相比，容易產(chǎn)生由應(yīng)カ引起的塑性變形。即，鉬與銥相比具有在熱上應(yīng)力上都容易產(chǎn)生小丘的特性。關(guān)于與鉬具有相同的物理特性的鈀，也同樣容易產(chǎn)生小丘。圖12A和圖12B是表示在非易失性存儲元件中作為電極材料使用鉬和銥的情況的電極附近截面的TEM(透射式電子顯微鏡)圖像的圖。圖12A表示電極使用鉬的情況的截面，圖12B表示電極使用銥的情況的截面。在圖12A中，在下部電極301a與上部電極30 之間層疊有第一電阻變化層302A (與第一區(qū)域115相當(dāng))和第二電阻變化層303a (與第二區(qū)域116相當(dāng))。第二電阻變化層303a是高含氧率層，使用鉬作為在與該第二電阻變化層 303a近接的一側(cè)設(shè)置的上部電極30 的電極材料。如圖12A所示，因從上部電極30 產(chǎn)生的小丘(圖中的圏內(nèi))，第二電阻變化層303a局部變薄。與之相對地，圖12B具有除了使用銥為上部電極304b的電極材料之外與圖12A相同的結(jié)構(gòu)(符號為將圖12A中的a替換為b)，但第二電阻變化層30 的膜厚是均勻的，在上部電極304b不產(chǎn)生小丘。因此，如果電極使用不產(chǎn)生小丘的材料，則能夠抑制初始擊穿電壓的偏差。即使在將鉬或鈀用作電極材料的情況下，通過將膜厚設(shè)為IOnm以下，也能夠抑制電極膜產(chǎn)生的應(yīng)力，不產(chǎn)生小丘。在本實施方式中，進ー步通過使用銥或者銥與其他貴金屬的合金(特別是以銥為主成分的合金)、或膜厚IOnm以下的鉬或者鈀作為第二電極107的電極材料，能夠抑制初始擊穿電壓的偏差。圖14表示在電阻變化層的水平截面積中，電流在電阻變化層流動時的有效的尺寸(電阻變化層的形狀為正方形時的正方形的一個邊的尺寸)與初始擊穿率的關(guān)系。此處，首先，所謂有效的尺寸，是從電特性計算而推定的決定電流密度的截面積的ー個方向的平均尺寸，有助于初始擊穿時的電流通路形成。在圖14中，由于得到比設(shè)計尺寸小的有效的尺寸的電阻變化層，所以在電阻變化元件形成后實施側(cè)壁氧化。此處，所謂側(cè)壁氧化，是將電阻變化元件的外周側(cè)氧化，在電阻變化層的外周側(cè)形成比起內(nèi)側(cè)高濃度的氧化物層的 エ序。通過進行側(cè)壁氧化，防止將蝕刻時的損傷殘留的電阻變化層的周邊部高電阻化而在電阻變化層的周邊部形成導(dǎo)電通路。與此同吋，使導(dǎo)電通路形成時的電流集中在電阻變化層的中央部，促進在電阻變化層的中央部形成導(dǎo)電通路。圖15表示有效的尺寸的求得方法的ー個例子。在橫軸取改變尺寸而形成的非易失性存儲元件(電阻變化層)的設(shè)計尺寸， 在縱軸取在元件中流動的平均的電流值，通過對設(shè)計尺寸不同的元件繪點能夠得到表示電流值的尺寸依賴性的曲線(一次線形近似曲線)。該曲線大致呈直線，所以其外推線與橫軸的交點、即電流值為0的設(shè)計尺寸，表示在電的方面上電流不流動的區(qū)域的尺寸(有效的元件面積零的點，偏移(offset)尺寸)。由此，電流在元件中流動的部分的有效的尺寸(假設(shè)為正方形的情況的ー邊的尺寸)能夠用從設(shè)計尺寸減去該電流不流動的區(qū)域的尺寸的值來表示。根據(jù)圖15的曲線，能夠推定出有效的尺寸在設(shè)計尺寸ー邊為0.5μπι的情況下是從偏移尺寸0. ^ym減去后的0.21 μ m。在圖14中可知，在電阻變化層的水平截面積中電流在元件中流動的有效的尺寸(假設(shè)為正方形的情況下的ー邊的尺寸)，在水平截面中電流流動的有效的尺寸(假設(shè)為正方形的情況下的ー邊的尺寸)越小初始擊穿率越高，即能夠穩(wěn)定地進行初始擊穿。換言之，得到以下見解為了提高初始擊穿率，在電阻變化層中流動的電流密度越高(在電阻變化層的截面中電流流動的有效的尺寸小，即，有效面積小)越好。根據(jù)上述的見解，在本實施方式中，進而通過在形成電阻變化元件108后實施電阻變化層106的側(cè)壁氧化，能夠使初始擊穿率提高。在本實施方式中，非易失性存儲裝置還含有電流控制元件112作為層疊結(jié)構(gòu)的存儲單元104的一部分。即，本實施方式的層疊結(jié)構(gòu)的存儲單元104含有非易失性存儲元件 108和電流控制元件112。電流控制元件112包括第三電極109、第四電極111、被第三電極 109和第四電極111夾著的電流控制層(例如半導(dǎo)體層)110。像這樣，本實施方式的電流控制元件112構(gòu)成金屬-半導(dǎo)體-金屬(MSM) ニ極管。第三電極109由例如鉭、氮化鉭、鈦、 氮化鈦、鎢、氮化鎢、氧不足型的鉭氧化物等形成，膜厚是10 50nm。在本實施方式中，第三電極109由氮化鉭形成，其膜厚被設(shè)定為20nm。第四電極111也采用與第三電極109同樣的材料和膜厚形成。另外，半導(dǎo)體層110由例如氮濃度比化學(xué)計量學(xué)組成低的氮不足型硅氮化物形成，在表示為SiNz的情況下滿足0 < ζ < 0. 85。半導(dǎo)體層110的膜厚是10 30nm。本實施方式的半導(dǎo)體層110設(shè)ζ = 0.3、其膜厚為20nm。另外，也可以通過設(shè)置絕緣體層代替半導(dǎo)體層110，使電流控制元件112構(gòu)成為金屬-絕緣體-金屬(MIM) ニ極管。另外，通過如本實施方式那樣用相同的材料形成非易失性存儲元件108的第一電極105和電流控制元件112的第四電極111，能夠一體地形成兩者。在這種情況下，成為ー 體的共用電極的膜厚也可以是10 50nm(例如20nm)。電流控制元件112經(jīng)由第一電極105和第四電極111，與電阻變化層106串聯(lián)連接，電流控制元件112和電阻變化層106電連接。該電流控制元件112相對于電壓顯示非線形的電流特性(有電流不流動的區(qū)域和流動的區(qū)域)。另外，該電流控制元件112相對于電壓具有雙方向性的電流特性(關(guān)于正和負的電壓，具有上述的非線形的電流特性)，在正和負的區(qū)域具有対稱的電壓電流特性的情況下，以規(guī)定的閾值電壓Vf導(dǎo)通(以ー個電極為基準在+Vf以上和-Vf以下導(dǎo)通)。像這樣，電阻變化層106的截面Y-Y，的截面積S2比插頭103的端面Z_Z’的截面積Sl面積小，所以即使產(chǎn)生插頭103和層疊結(jié)構(gòu)的存儲單元104的不重合或者產(chǎn)生層疊結(jié)構(gòu)的存儲單元104的尺寸偏差，也能夠在比插頭103更靠內(nèi)側(cè)以包括全部的方式形成。因此，在初始擊穿時流動的電流密度由電阻變化層106的截面積決定，不受不重合的影響。其結(jié)果是，在非易失性存儲元件108中流動的電流密度的偏差能夠被降低，電的不良能夠減少，能夠防止成品率的降低使可靠性提高。另外，如圖1所示，一個非易失性存儲元件108的面積，在設(shè)配線寬度的最小加工尺寸為F、配線間間隔(間距)為2F的情況下，如果以ニ維、2值(不使用多值)考慮則理想的4F2能夠?qū)崿F(xiàn)。例如，配線寬度F是50 250nm，此處如果為F = 200nm,則在第一配線101與第二配線102的立體交叉點的ー邊的尺寸一共是200nm，插頭103的ー邊的尺寸也為200nm以下(但是，實際的完成形狀為大致圓形，所以直徑為200nm以下)。不重合量依賴于進行校準(alignment)的光刻設(shè)備(lithography equipment)，在配線寬度F = 200nm 的加工的情況下，如果用KrF掃描進行光刻エ序，則預(yù)計不重合為最大50nm程度，尺寸偏差為其10%的20nm程度。因此，如果將層疊結(jié)構(gòu)的存儲單元104的尺寸設(shè)定為130nm程度， 則能夠不從插頭103伸出地高精度地形成非易失性存儲元件。像這樣，通過基于配線寬度 F設(shè)定插頭103的截面積，能夠形成使非易失性存儲元件108的面積小，而集成度高的存儲器陣列。(第一實施方式的非易失性存儲裝置的制造方法)接著，針對上述第一實施方式的非易失性存儲裝置的制造方法進行說明。圖3A、圖加、圖4A和圖4B是概略地表示圖1所示的非易失性存儲裝置的制造エ 序的截面圖。首先，在圖3A所示的エ序中，在半導(dǎo)體基板117上形成第一配線101，在第一配線101上形成成為上表面的面積預(yù)先被確定的第一面積那樣的插頭103(エ序A)。具體而言，在半導(dǎo)體基板117上使用等離子體CVD等形成由硅氧化物(例如等離子體TE0S)構(gòu)成的層間絕緣層113。接著，通過光刻(photolithography)和干蝕刻(dry etching)形成將第一配線101埋入層間絕緣層113的配線槽。在該配線槽內(nèi)使用濺射(spatter)法等使由氮化鉭(5 40nm)和鉭(5 40nm)構(gòu)成的阻擋層118和配線材料的銅(50 300nm)堆積。然后，利用電解鍍法等，將銅作為種(seed)進ー步使銅堆積，由此用配線材料的銅填充全部配線槽。之后，已堆積的銅之中表面的多余的銅通過CMP法被除去，并且使層間絕緣層 113的表面和被填充到配線槽的銅的表面平坦，形成第一配線101 (エ序al)。之后，使用等離子體CVD法等使SiN膜堆積30 200nm程度，以覆蓋第一配線101的方式形成襯墊層 114。接著，進ー步使層間絕緣層113在襯墊層114上堆積。如果有需要，則通過CMP法進行表面的階梯差緩和。接著，通過光刻和干蝕刻在第一配線101上的規(guī)定的地方形成用于埋入成為上表面的面積被預(yù)先確定的第一面積(直徑200nm程度的圓)那樣的插頭103的孔(hole)。之后，在已形成的孔中，使用濺射法等使由氮化鉭(5 40nm)和鉭(5 40nm)構(gòu)成的阻擋層118和配線材料的銅(50 300nm)堆積。然后，利用電解鍍法等，通過將銅作為種進一歩使銅堆積用阻擋層118和銅填滿整個孔，形成插頭103(エ序a2)。之后，利用 CMP法除去表面多余的銅和阻擋層118，并且使層間絕緣層113的表面和插頭103的表面平坦。接著，在圖;3B和圖4A所示的エ序中，在插頭103的上表面形成包括電流控制元件112和非易失性存儲元件108的層疊結(jié)構(gòu)的存儲單元104(エ序B)。首先，在圖加所示的エ序中，在含有插頭103和層間絕緣層113的整個表面以依次水平地層疊如下各層的方式，形成層疊體10 :由鉭、氮化鉭、鈦、氮化鈦中的任ー種(例如氮化鉭)構(gòu)成的第三電極層109a(膜厚為10 lOOnm，例如30nm)；氮濃度比化學(xué)計量比低的氮不足型的硅氮化物層 1 IOa (膜厚10 30nm，例如20nm)；與第三電極層109a相同的第四電極層11 Ia和第一電極層10 ;由鉭、鈦、鎳等中的任ー種(例如氧不足型的鉭氧化物)構(gòu)成的導(dǎo)電性過渡金屬氧化物層106a(膜厚為10 lOOnm，例如50nm，電阻率為0. 5 20mΩ .cm，例如2mΩ .cm)；禾ロ 包括鉬、銥、鈀、釕等貴金屬(例如銥)的第二電極層107a(膜厚為10 lOOnm，例如50nm)。 此時，也可以進一歩在含有貴金屬的第二電極上作為干蝕刻時的硬掩膜(hard mask)將作為導(dǎo)電性的膜的氮化鉭、氮化鈦、氮化鈦鋁中的任ー種(例如氮化鉭)水平地進行層疊(未圖示)，形成層疊體l(Ma。第一到第四電極層10fe、107a、109a、llla，使用濺射法等形成導(dǎo)電性的硬掩膜 (未圖示)。氮化物層110a，在氬和氮氣氣氛中對硅靶進行濺射，使用所謂的反應(yīng)性濺射法形成。過渡金屬氧化物層106a，在氬和氧氣氣氛中對鉭靶進行濺射，使用所謂的反應(yīng)性濺射法形成。通過調(diào)整氧的流量，將層內(nèi)的氧濃度控制在45 65at0m%，由此能夠?qū)⑦^渡金屬氧化物層106a的電阻率調(diào)整為0. 5 20m Ω .Cm0例如通過使氧濃度為60atm%能夠形成具有約an Ω ^m的電阻率的過渡金屬氧化物層106a (具有導(dǎo)電性的第一區(qū)域115a)(エ序 bl)。而且，也可以在過渡金屬氧化物層106a進行氧化處理，在上述氧不足型的過渡金屬氧化物層106a(第一區(qū)域115a)的最表面層，作為是含氧率更高的絕緣體的第二區(qū)域116a在膜厚2 12nm的范圍形成Tii2O5層(エ序b2)。接著，在圖4A所示的エ序中，通過利用光刻和干蝕刻對水平地層疊的層疊體10 進行加工，除去層疊體10 的一部分，與插頭103連接，形成相互獨立的島狀(ー邊為 100 400nm，例如ー邊為250nm的水平截面矩形狀)的層疊結(jié)構(gòu)的存儲單元(電流控制元件112和非易失性存儲元件108) 104(エ序b3)。此時，調(diào)整光刻的圖案尺寸和干蝕刻量等， 形成為層疊結(jié)構(gòu)的存儲單元104整體的水平截面的截面積比與層疊結(jié)構(gòu)的存儲單元104連接一側(cè)的端面的插頭103的面積(第一面積)小。例如，在使插頭103的直徑為200nm吋， 形成為層疊結(jié)構(gòu)的存儲單元104的水平截面的一邊成為130nm那樣的正方形(但是，不限于正方形，實際的完成形狀為圓形也可以)。通過這樣的方式，能夠制造電阻變化層106整體性地平坦地形成，且第一電極105和第二電極107分別與電阻變化層106接觸的層疊結(jié)構(gòu)。之后，在圖4B和圖2所示的エ序中，在層疊結(jié)構(gòu)的存儲單元104上，以在與半導(dǎo)體基板117的主面平行的面內(nèi)相互平行且與多個第一配線101立體交叉的方式形成第二配線 102 (エ序C)。更詳細而言，以第二配線102與存儲單元104的第二電極107直接電連接的方式形成第二配線102。首先，在圖4B所示的ェ序中，在包括層疊結(jié)構(gòu)的存儲單元104和層間絕緣層113的整個表面還使層間絕緣層113堆積(エ序Cl)。然后，通過光刻和干蝕刻， 除去層間絕緣層113的一部分，在層疊結(jié)構(gòu)的存儲單元104上以與第一配線101立體交叉的方式形成埋入第二配線102的配線槽102b和在沒有設(shè)置第一配線101上的層疊結(jié)構(gòu)的存儲單元104的規(guī)定的區(qū)域形成用于形成配線連接用的插頭119的孔119b (エ序c2)。一般而言，由于通過第一次的光刻和干蝕刻先形成插頭119用的孔，所以通過第二次的光刻和干蝕刻形成第二配線102用的配線槽，但是先形成配線槽也沒有關(guān)系。此處，首先在形成了用于形成插頭119之后，通過蝕刻直到層疊結(jié)構(gòu)的存儲單元104的表面、即第二電極107 露出，形成埋入第二配線102的配線槽。另外，在形成了導(dǎo)電性的硬掩膜(未圖示)的情況下，進行蝕刻直到硬掩膜露出，形成配線槽。此時也可以完全除去硬掩膜。與留有硬掩膜的情況相比，在完全除去了硬掩膜的情況下，配線的寄生電阻小，能夠使接觸電阻的偏差減小。接著，使用與埋入了第一配線101時同樣的條件，利用濺射法等使在配線槽和孔內(nèi)，由氮化鉭(5 40nm)和鉭(5 40nm)構(gòu)成的阻擋層118以及配線材料的銅(50 300nm)進行堆積。進而，利用電解鍍法等，通過以銅為種進一步使銅堆積，用配線材料的銅填滿配線槽，并且邊用CMP法除去表面的多余的銅和阻擋層118，邊使層間絕緣層113的表面和第二配線102的表面平坦，形成第二配線102 (エ序c3)。之后，如圖2所示，使用等離子體CVD 法等使氮化硅層堆積30 200nm、例如50nm程度，以覆蓋第二配線102的方式形成襯墊層 114。像這樣，由于與設(shè)置有存儲單元104的插頭103相反ー側(cè)的第二電極107和第二配線102直接電連接，所以與在存儲單元104的兩側(cè)設(shè)置有插頭的情況相比能夠抑制在初始擊穿時流動的電流密度的濺少。在存儲單元104的相反側(cè)也設(shè)置插頭(上層側(cè)插頭)吋， 在該上層側(cè)插頭中也有可能產(chǎn)生插頭的不重合(重合偏差)，變得難以較高地保持初始擊穿時流動的電流密度。另外，插頭自身成為寄生電阻成分，也成為妨礙電流密度的穩(wěn)定化的主要原因。因此，通過使存儲單元104的ー側(cè)的與插頭103的基板117的主面平行的面積比電阻變化層106的第一區(qū)域115的與基板117的主面平行的面的截面積大，并且使存儲単元104的另ー側(cè)的第二電極107與第二配線102直接連接，由此能夠降低在存儲單元104 中流動的電流密度的偏差，減少電方面的不良。由此，能夠防止成品率的降低并且提高可靠性。另外，在制造エ序中，在不需要上層側(cè)插頭時能夠減少エ時，能夠降低成本。另外，在本實施方式中，電阻變化層106的第二電極107用銥形成，但是本發(fā)明不限定于此，例如也可以用銥和其他的貴金屬(例如鉬)的合金(其他的貴金屬的含有率為 50atm%以下)形成。通過用這樣的合金形成電阻變化層106的高氧化層(第二區(qū)域116) 側(cè)的電扱，能夠抑制初始電阻值的降低和偏差，并且能夠抑制初始擊穿電壓。另外，在上述的實施例中，使用電流控制元件112、非易失性存儲元件108的層疊結(jié)構(gòu)的存儲單元104和插頭103說明了本實施方式的結(jié)構(gòu)，但是不限定于該結(jié)構(gòu)，如圖17 所示，只要至少有非易失性存儲元件108和插頭103的結(jié)構(gòu)即可。在這種情況下，插頭103 的一端與非易失性存儲元件108的一端連接。插頭103的另一端或者非易失性存儲元件108 的另一端也可以與另外構(gòu)成的存取晶體管(access transistor)的源極或者漏極連接。(第一實施方式的變形例)以下說明第一實施方式的變形例。圖5是表示本發(fā)明的第一實施方式的非易失性存儲裝置的變形例的結(jié)構(gòu)的截面圖。圖5表示與沿圖1中的II - II’線的截面同樣的截面。對與圖2相同的結(jié)構(gòu)添加相同的符號并省略說明。如圖5所示，本變形例與上述圖1和圖2的例子的不同點在干，省略了在層疊結(jié)構(gòu)的存儲單元204中形成的中間電扱。即，本變形例的非易失性存儲元件208，不存在圖2的例子的第一電極105，電流控制元件212不存在圖2的例子中的第四電極111。因此，在電流控制元件212的半導(dǎo)體層110上形成有非易失性存儲元件208的電阻變化層106(的第一區(qū)域115)。層疊結(jié)構(gòu)204的其他各層與圖2的例子同樣地形成。其結(jié)構(gòu)是，層疊結(jié)構(gòu)204是4層結(jié)構(gòu)且膜厚為140nm程度，與圖2的例子的層疊結(jié)構(gòu)的存儲單元104 (6層結(jié)構(gòu)且膜厚190nm)相比被簡單化和薄膜化。由此，能夠使寄生電阻的影響小，能夠易于控制電流密度。另外，也能夠使加工精度提高，能夠使尺寸偏差減小。因此，通過降低在非易失性存儲元件208中流動的電流密度的偏差，電方面的不良減少，并且能夠防止成品率的降低使可靠性提高。(第二實施方式)以下說明本發(fā)明的第二實施方式。圖6是表示本發(fā)明的第二實施方式的非易失性存儲裝置的結(jié)構(gòu)的平面圖。另外，圖7是表示沿圖6所示的非易失性存儲裝置中的ΥΠ-VII’ 線的截面的截面圖。對與圖1和圖2同樣的結(jié)構(gòu)添加相同的符號并省略說明。本實施方式與上述第一實施方式不同的點在干，非易失性存儲元件308的電阻變化層306具有與第一電極305相接，包含氧不足型的過渡金屬氧化物的第一區(qū)域315 ；與第二電極307相接，含有比第一區(qū)域315含氧率高的過渡金屬氧化物的第二區(qū)域316 ；和第三區(qū)域319，其以覆蓋第一區(qū)域315和第二區(qū)域316的側(cè)面的方式設(shè)置，是含有比第一區(qū)域 315含氧率高的過渡金屬氧化物的絕緣體，第三的區(qū)域319被夾于第一電極305與第二電極 307之間，與具有這樣的電阻變化層306的層疊結(jié)構(gòu)的存儲單元304接觸的ー側(cè)的插頭103 的端面(Ζ-Ζ’)的面積(第一面積)Si，比第一區(qū)域315和第二區(qū)域316的水平截面(Υ-Υ’) 的截面積(第二面積)S2大，比第一電極305和第二電極307的與基板117的主面平行的面的面積小。關(guān)于本實施方式，如圖6所示，在第一配線101與第二配線102的立體交叉點形成的層疊結(jié)構(gòu)304，形成為具有一邊為各配線寬度F的矩形的截面積(F2)。S卩，層疊結(jié)構(gòu) 304(特別是第一電極305和第二電極307)，形成為具有與同樣在立體交叉點形成的插頭 103同等或者比其大的截面積，但由于在電阻變化層306的側(cè)壁部分形成難以通電的第三區(qū)域319，所以在電阻變化層306中產(chǎn)生初始擊穿的部位的有效的水平截面的截面積比與插頭103的層疊結(jié)構(gòu)的存儲單元304接觸一側(cè)的端面的面積小。第三區(qū)域319由作為比第一區(qū)域315酸含氧率高的絕緣體的過渡金屬氧化物(在本實施方式中由實質(zhì)性的化學(xué)計量比構(gòu)成的Tii2O5)形成。根據(jù)上述結(jié)構(gòu)，在初始擊穿時流動的電流密度是基于周圍被作為絕緣體的第三區(qū)域319包圍的第一和第二區(qū)域315、316的截面積而確定的，所以能夠使產(chǎn)生初始擊穿的部位的有效的截面積較小，并且能夠難以受到由與插頭103的不重合引起的影響。其結(jié)果是， 通過降低在非易失性存儲元件308中流動的電流密度的偏差，能夠減少電方面的不良，防止成品率的降低使可靠性提高。而且，通過基于配線寬度F來設(shè)定插頭103的截面積，使非易失性存儲元件308的有效面積較小，能夠形成集成度高的存儲器陣列。另外，在本實施方式中，與第一實施方式同樣地作為層疊結(jié)構(gòu)的存儲單元304形成有電流控制元件312。電流控制元件312包括與插頭103接觸的第三電極309、與非易失性存儲元件308的第一電極305接觸的第四電極311、以及被第三電極309和第四電極311 夾著的半導(dǎo)體層310。如上所述，層疊結(jié)構(gòu)的存儲單元304具有一邊是各配線寬度F的正方形的截面積(F2)，所以電流控制元件312的截面積也是與該截面積大致相同的截面積。因此，即使使非易失性存儲元件308的水平截面的有效面積較小也能夠使電流控制元件312 的截面積較大。由此，能夠使電流控制元件312的允許電流(元件破壞時的電流值)較大， 能夠抑制元件破壞。此處，第三區(qū)域319，在形成電阻變化層306的第一和第二區(qū)域315、316之后，將它們的側(cè)面氧化，在電阻變化層306的電阻變化區(qū)域(第一和第二區(qū)域315、316)的側(cè)面周圍形成絕緣區(qū)域。像這樣，由于將電阻變化層306的側(cè)面氧化而在電阻變化層306的第一和第二區(qū)域315、316的周圍形成作為絕緣區(qū)域的第三區(qū)域319，所以能夠容易使非易失性存儲元件 308的水平截面的有效面積較小。另外，在形成第一區(qū)域315和第二區(qū)域316時即使相對于插頭103產(chǎn)生不重合，也由于通過在該第一區(qū)域315和第二區(qū)域316的側(cè)面氧化時對氧化的程度(第三區(qū)域319的大小)進行調(diào)整能夠?qū)﹄娮枳兓瘏^(qū)域(第一和第二區(qū)域315、316) 的大小進行調(diào)整，所以能夠更加提高成品率地形成高精度的非易失性存儲元件318。(第二實施方式的非易失性存儲裝置的制造方法)接著，說明上述第二實施方式的非易失性存儲裝置的制造方法。圖8A到圖8C和圖9A到圖9B是概略性地表示圖6所示的非易失性存儲裝置的制造エ序的截面圖。首先，在圖8A所示的エ序中，在半導(dǎo)體基板117上形成第一配線101 (エ序A)，在第一配線101上形成上表面的面積被預(yù)先決定的成為第一面積的插頭103。具體而言，在半導(dǎo)體基板117上，使用等離子體CVD等形成由硅氧化物(例如等離子體TE0S)構(gòu)成的層間絕緣層113。接著，通過光刻和干蝕刻在層間絕緣層113形成埋入第一配線101的配線槽。 在該配線槽內(nèi)使用濺射法等使由氮化鉭(5 40nm)和鉭(5 40nm)構(gòu)成的阻擋層118和配線材料的銅(50 300nm)進行堆積。然后，利用電解鍍法等，通過將銅作為種進一歩使銅堆積，用配線材料的銅填滿全部配線槽。之后，通過CMP法除去堆積的銅之中表面的多余的銅和阻擋層118，并且使層間絕緣層113的表面和第一配線101的表面平坦，形成第一配線101。之后，使用等離子體CVD法等使SiN膜堆積30 200nm程度，以覆蓋第一配線101 的方式形成襯墊層114。接著，進ー步使層間絕緣層113在襯墊層114上堆積。如果有需要則利用CMP法進行表面的階梯差緩和。接著，通過光刻和干蝕刻在第一配線101上的規(guī)定的地方形成用于將上表面的面積被預(yù)先確定的成為第一面積(直徑200nm程度的圓)的插頭103埋入的孔。之后，在已形成的孔中，使用濺射法等使由氮化鉭(5 40nm)和鉭(5 40nm)構(gòu)成的阻擋層118以及配線材料的銅(50 300nm)堆積。然后，利用電解鍍法等，通過將銅作為種地進ー步使銅堆積，用阻擋層118和銅填滿整個孔，形成插頭103。之后，通過 CMP法除去表面的多余的銅和阻擋層118，并且使層間絕緣層113的表面和插頭103的表面平坦。接著，在圖8B、圖8C和圖9A所示的エ序中，在插頭103的上表面形成包括電流控制元件312和非易失性存儲元件308的層疊結(jié)構(gòu)的存儲單元304。首先，在圖8B所示的ェ序中，在包括插頭103和層間絕緣層113的整個表面通過依次水平地堆積各層而形成層疊體30 :由鉭、氮化鉭、鈦、氮化鈦中的任ー種(例如氮化鉭)構(gòu)成的第三電極層309a(膜厚是10 lOOnm，例如30nm)；氮濃度比化學(xué)計量比低的氮不足型的硅氮化物層310a(膜厚 10 30nm，例如20nm)；與第三電極層309a相同的第四電極層311a和第一電極層30 ； 由鉭、鈦、鎳等中任ー種(例如氧不足型的鉭氧化物)構(gòu)成的導(dǎo)電性的過渡金屬氧化物層 306a (膜厚是10 lOOnm，例如50nm,電阻率是0. 5 20m Ω · cm，例如2m Ω · cm)；和包含鉬、銥、鈀、釕等貴金屬(例如銥)的第二電極層30 (膜厚是10 lOOnm，例如50nm)。此吋，也可以進一歩在含有貴金屬的第二電極上作為干蝕刻時的硬掩膜將作為導(dǎo)電性的膜的氮化鉭、氮化鈦、氮化鈦鋁中的任ー種(例如氮化鉭)水平地進行層疊(未圖示)，形成層疊體 30 。第一到第四電極層30fe、307a、309a、311a，使用濺射法等形成導(dǎo)電性的硬掩膜 (未圖示)。氮化物層110a，在氬和氮氣氣氛中對硅靶進行濺射，使用所謂的反應(yīng)性濺射法形成。過渡金屬氧化物層306a，在氬和氧氣氣氛中對鉭靶進行濺射，使用所謂的反應(yīng)性濺射法形成。過渡金屬氧化物層306a的電阻率通過調(diào)整氧的流量，將層內(nèi)的氧濃度控制在45 65atm%，由此能夠?qū)⑵潆娮杪收{(diào)整為0. 5 20mΩ ·αιι(例如通過使氧濃度為60atm%能夠形成具有約^ιιΩ · cm電阻率的過渡金屬氧化物層306a)。而且，也可以在過渡金屬氧化物層306a進行氧化處理，在上述氧不足型的過渡金屬氧化物層306a (第一區(qū)域315a)的最表面層，作為含氧率更高的第二區(qū)域316a在膜厚2 12nm的范圍形成Ta2O5層。接著，在圖8C所示的エ序中，通過利用光刻和干蝕刻對水平地層疊的層疊體30 進行加工，形成與插頭103連接、相互獨立的島狀(一邊為100 400nm，例如ー邊是250nm 的水平截面為矩形狀)的層疊結(jié)構(gòu)的存儲單元304(電流控制元件312和非易失性存儲元件308)(エ序B)。接著，在圖9A所示的エ序中，通過用RTA或者等離子體氧化法對已形成的層疊結(jié)構(gòu)的存儲單元304的側(cè)面進行氧化處理，過渡金屬氧化物層306a的側(cè)面氧化，形成為絕緣體的、被夾于第一電極305與第二電極307之間的第三區(qū)域319。由此，過渡金屬氧化物層 306a的未被氧化的區(qū)域成為作為導(dǎo)電區(qū)域的電阻變化層306。通過使氧濃度為接近化學(xué)計量比的68 71atm%，能夠形成由絕緣性高的Ta2O5構(gòu)成的第三區(qū)域319。此處，對來自層疊結(jié)構(gòu)的存儲單元304的側(cè)面的氧化量、即第三區(qū)域319的水平方向的厚度進行控制，使作為導(dǎo)電區(qū)域的電阻變化層306(第一區(qū)域315和第二區(qū)域316)的水平截面的面積，比插頭103的與層疊結(jié)構(gòu)的存儲單元304接觸的一側(cè)的端面的面積(第一面積)小。在本實施方式中，電阻變化層306的水平截面的面積比第一電極305和第二電極305的主面的面積小。此處，例如在插頭103的直徑為200nm、層疊結(jié)構(gòu)304整體的大小為250nm的情況下，第三區(qū)域319的水平方向的厚度優(yōu)選為單側(cè)25nm以上(合計50nm 以上)。而且預(yù)計エ藝偏差，也可以使第三區(qū)域319的水平方向的厚度為單側(cè)30nm(合計 60nm)程度。通過電阻變化層306的水平截面的面積比第一面積小，能夠確實地縮小在初始擊穿時電流流過的有效的元件面積。其結(jié)果是，在元件中流動的電流密度變高，能夠降低初始擊穿電壓。之后，在圖9B和圖7所示的エ序中，在層疊結(jié)構(gòu)的存儲單元304上，以在與半導(dǎo)體基板117的主面平行的面內(nèi)相互平行且與多個第一配線101立體交叉的方式形成第二配線102 (エ序C)。首先，在圖9B所示的エ序中，在包括層疊結(jié)構(gòu)的存儲單元304和層間絕緣層 113的整個表面上，進ー步使層間絕緣層113堆積。然后，通過光刻和干蝕刻，在層疊結(jié)構(gòu) 304上以與第一配線101立體交叉的方式形成埋入第二配線102的配線槽10 和在沒有設(shè)置第一配線101上的層疊結(jié)構(gòu)的存儲單元304的規(guī)定的區(qū)域形成用于形成配線連接用的插頭119的孔119b。一般而言，由于通過第一次光刻和干蝕刻先形成插頭119用的孔，所以雖然通過第二次光刻和干蝕刻形成第二配線102用的配線槽，但是先形成配線槽也沒有關(guān)系。此處，首先在形成用于形成插頭119的孔之后，通過進行蝕刻直到層疊結(jié)構(gòu)的存儲單元304的表面、即第二電極307露出，形成埋入第二配線102的配線槽。另外，在形成了導(dǎo)電性的硬掩膜(未圖示)的情況下進行蝕刻直到硬掩膜露出，形成配線槽。此時也可以完全除去硬掩膜。與留有硬掩膜的情況相比，在完全地除去了硬掩膜的情況下配線的寄生電阻小，能夠使接觸電阻的偏差較小。接著，使用與埋入第一配線101時同樣的條件，使用濺射法等在配線槽和孔內(nèi)使由氮化鉭(5 40nm)和鉭(5 40nm)構(gòu)成的阻擋層118和配線材料的銅(50 300nm)堆積。進而，利用電解鍍法等，通過以銅為種進一歩使銅堆積，以配線材料的銅填滿整個配線槽，通過CMP法除去表面的多余的銅和阻擋層118，并且使層間絕緣層113的表面和第二配線102的表面平坦，形成第二配線102。之后，如圖7所示，使用等離子體CVD法等使氮化硅層堆積30 200nm、例如50nm程度，以覆蓋第二配線102的方式形成襯墊層114。在本實施方式的非易失性存儲裝置中，在對包含過渡金屬氧化物層306a的層疊體30 進行了干蝕刻后，由于能夠用通過氧化而形成的絕緣體的金屬氧化物(第三區(qū)域 319)完全覆蓋側(cè)面，所以在對層疊結(jié)構(gòu)的存儲單元304進行干蝕刻時，不需要將該存儲單元的大小加工得比插頭103的大小更小。因此，能夠容易地使非易失性存儲元件308的水平截面的有效面積較小。另外，在對層疊體30 進行干蝕刻形成層疊結(jié)構(gòu)的存儲單元304 時即使相對于插頭產(chǎn)生不重合，也能夠通過在過渡金屬氧化物層306a的側(cè)面氧化時調(diào)整使其氧化的程度(第三區(qū)域319的大小)來調(diào)整電阻變化區(qū)域的大小，所以能夠更加提高成品率，形成高精度的非易失性存儲元件。另外，在上述的實施方式中，使用由電流控制元件312、非易失性存儲元件308構(gòu)成的層疊結(jié)構(gòu)的存儲單元304和插頭103對本實施方式的結(jié)構(gòu)進行了說明，但是不限定于該結(jié)構(gòu)，只要至少有非易失性存儲元件308和插頭103的結(jié)構(gòu)即可。在這種情況下，插頭 103的一端與非易失性存儲元件308的一端連接。插頭103的另一端或者非易失性存儲元件308的另一端，也可以與另外構(gòu)成的存取晶體管的源極或者漏極連接。(第二實施方式的變形例)以下，說明第二實施方式的變形例。圖10是表示本發(fā)明的第二實施方式的非易失性存儲裝置的變形例的結(jié)構(gòu)的截面圖。圖10表示與沿圖6中的ΥΠ -VII’線的截面同樣的截面。對與圖7同樣的結(jié)構(gòu)添加相同的符號并省略說明。本變形例與上述圖6和圖7所示的結(jié)構(gòu)不同的點在干，省略了在層疊結(jié)構(gòu)的存儲単元404中形成的中間電扱。即，本變形例的非易失性存儲元件408中不存在圖5的例子中的第一電極305，電流控制元件412中不存在圖7的例子中的第四電極311。因此，在電流控制元件412的半導(dǎo)體層310上形成有非易失性存儲元件408的電阻變化層306 (的第一區(qū)域315)。層疊結(jié)構(gòu)的存儲單元404的其他的各層與圖5的例子同樣地形成。
其結(jié)果是，層疊結(jié)構(gòu)的存儲單元404與圖7的例子相比被簡單化和薄膜化。由此， 能夠減小寄生電阻的影響，能夠易于控制電流密度。另外，也能夠提高加工精度，能夠減小尺寸偏差。因此，通過降低在非易失性存儲元件208中流動的電流密度的偏差，能夠防止成品率的降低并且使可靠性提高。以上，對本發(fā)明的實施方式進行了說明，但是本發(fā)明不限定于上述實施方式，在不脫離其宗旨的范圍內(nèi)能夠進行各種改良、變更、修正。例如，也可以任意組合多個上述實施方式的各構(gòu)成要素。另外，針對在上述實施方式中僅在層疊結(jié)構(gòu)的下方設(shè)置有插頭的結(jié)構(gòu)進行了說明，但是也能夠適用于僅在層疊結(jié)構(gòu)的上方設(shè)置有插頭的結(jié)構(gòu)、以及在層疊結(jié)構(gòu)的上下設(shè)置有插頭的結(jié)構(gòu)(在上下的插頭間設(shè)置有層疊結(jié)構(gòu)的結(jié)構(gòu))，在這種情況下也能夠得到與上述實施方式同樣的效果。根據(jù)上述說明，對于本領(lǐng)域技術(shù)人員，能夠明確本發(fā)明的很多的改良和其他的實施方式。因此，上述說明應(yīng)該僅作為例示被解釋，是以指導(dǎo)本領(lǐng)域技術(shù)人員為目的而提供實行本發(fā)明的最佳方式的內(nèi)容。不脫離本發(fā)明的精神，能夠?qū)ζ浣Y(jié)構(gòu)和/或功能的詳細內(nèi)容進行實質(zhì)性的變更。產(chǎn)業(yè)上的可利用性本發(fā)明，在作為以便攜式電話為代表的各種各樣的數(shù)碼設(shè)備的存儲裝置 (storage)或混載存儲器而使用的大容量非易失性存儲裝置中，為了抑制非易失性存儲元件間的初始擊穿電壓的偏差防止成品率的降低，是有用的。
0141]符號說明0142]101第一配線0143]102第二配線0144]103插頭0145]104，204，304，404層疊結(jié)構(gòu)的存儲單元0146]105，305第一電極0147]106,306電阻變化層0148]107，307第二電極0149]108，208，308,408非易失性存儲元件0150]109，309第三電極0151]110，310半導(dǎo)體層0152]111，311第四電極0153]112,212,312,412電流控制元件0154]113層間絕緣層0155]114襯墊層0156]115，315第一區(qū)域0157]116，316第二區(qū)域0158]117半導(dǎo)體基板0159]118阻擋層0160]119插頭0161]319第三區(qū)域
權(quán)利要求
1.一種非易失性存儲裝置，其特征在于，包括非易失性存儲元件，其設(shè)置在基板上，包括第一電極、第二電極和電阻變化層，具有所述第一電極、所述第二電極以及所述電阻變化層與所述基板的主面平行且平坦地形成的層疊結(jié)構(gòu)，其中所述電阻變化層介于所述第一電極與所述第二電極之間，基于給予所述第一電極與所述第二電極之間的電信號，電阻值可逆地變化；和與所述非易失性存儲元件的所述第一電極和所述第二電極中的任一個電連接的插頭，其中所述電阻變化層，包括氧不足型的第一過渡金屬氧化物層和含氧量比所述第一過渡金屬氧化物層多的第二過渡金屬氧化物層，所述第一過渡金屬氧化物層與所述第一電極和所述第二電極的一個連接，所述第二過渡金屬氧化物層與所述第一電極和第二電極的另一個連接，所述插頭與所述非易失性存儲元件連接的一側(cè)的端面的與所述基板的主面平行的面的所述插頭的面積，比作為導(dǎo)電區(qū)域的所述第一過渡金屬氧化物層的與所述基板的主面平行的截面的截面積大。
2.如權(quán)利要求1所述的非易失性存儲裝置，其特征在于 所述第二過渡金屬氧化物層是絕緣體。
3.如權(quán)利要求1所述的非易失性存儲裝置，其特征在于，包括在基板上，在與所述基板的主面平行的面內(nèi)，相互平行地形成的多個第一配線； 在與所述多個第一配線不同的面內(nèi)，以相互平行且與所述多個第一配線立體交叉的方式形成的多個第二配線；和與所述多個第一配線和所述多個第二配線的立體交叉點對應(yīng)地設(shè)置的所述非易失性存儲元件，其中在所述非易失性存儲元件的各個中，所述第一電極與對應(yīng)的所述第一配線電連接，所述第二電極與對應(yīng)的所述第二配線電連接，所述電阻變化層基于通過各自對應(yīng)的所述第一配線和所述第二配線給予所述第一電極與所述第二電極之間的電信號，電阻值可逆地變化，所述第一電極和所述第二電極的一個，通過所述插頭與對應(yīng)的所述第一配線和所述第二配線的一個電連接，所述第一電極和所述第二電極的另一個，與對應(yīng)的所述第一配線和所述第二配線的另一個直接電連接。
4.如權(quán)利要求1所述的非易失性存儲裝置，其特征在于與所述電阻變化層的所述第二過渡金屬氧化物層連接的所述第一電極或者所述第二電極，由銥或者銥和其他的貴金屬的合金形成。
5.如權(quán)利要求1所述的非易失性存儲裝置，其特征在于所述電阻變化層還具有第三過渡金屬氧化物層，該第三過渡金屬氧化物層以覆蓋所述第一過渡金屬氧化物層和所述第二過渡金屬氧化物層的側(cè)面的方式設(shè)置，含氧率比所述第一過渡金屬氧化物層高，所述第三過渡金屬氧化物層被夾在所述第一電極與所述第二電極之間， 所述插頭與所述非易失性存儲元件連接的一側(cè)的端面的與所述基板的主面平行的面的所述插頭的面積，比作為導(dǎo)電區(qū)域的所述第一過渡金屬氧化物層的與所述基板的主面平行的截面的截面積大，比所述第一電極和所述第二電極的與所述基板的主面平行的面的面積小。
6.如權(quán)利要求1所述的非易失性存儲裝置，其特征在于所述插頭與所述非易失性存儲元件連接的一側(cè)的所述插頭的端面的面積，比所述非易失性存儲元件的與所述基板平行的截面的截面積大。
7.一種非易失性存儲裝置，其特征在于，包括非易失性存儲元件，其設(shè)置在基板上，包括第一電極、第二電極和電阻變化層，具有所述第一電極、所述第二電極以及所述電阻變化層與所述基板的主面平行且平坦地形成的層疊結(jié)構(gòu)，其中所述電阻變化層介于所述第一電極與所述第二電極之間，基于給予所述第一電極與所述第二電極之間的電信號，電阻值可逆地變化；與所述非易失性存儲元件的所述第一電極和所述第二電極的一個電連接的插頭； 在與所述基板的主面平行的面內(nèi)形成的第一配線；和在與所述第一配線不同的面內(nèi)形成的第二配線，所述第一配線和所述第二配線的一個，通過所述插頭與所述非易失性元件的所述第一電極和所述第二電極的一個電連接，并且所述第一配線和所述第二配線的另一個，與所述非易失性元件的所述第一電極和所述第二電極的另一個直接電連接，所述電阻變化層，包括氧不足型的第一過渡金屬氧化物層和含氧量比所述第一過渡金屬氧化物層多的第二過渡金屬氧化物層，所述第一過渡金屬氧化物層與所述第一電極和所述第二電極的一個連接，所述第二過渡金屬氧化物層與所述第一電極和第二電極的另一個連接，所述插頭與所述非易失性存儲元件連接的一側(cè)的端面的、與所述基板的主面平行的面的所述插頭的面積，比作為導(dǎo)電區(qū)域的所述第一過渡金屬氧化物層的、與所述基板的主面平行的截面的截面積大。
8.如權(quán)利要求7所述的非易失性存儲裝置，其特征在于 所述第一配線和所述第二配線以銅為主成分。
9.一種非易失性存儲裝置的制造方法，其特征在于，包括 在基板上至少形成配線和與該配線連接的插頭的工序A ；和在所述插頭的上方形成包括第一電極、位于所述第一電極的上方的第二電極和電阻變化層，而且所述第一電極、所述第二電極以及所述電阻變化層與所述基板的主面平行且平坦地形成的層疊結(jié)構(gòu)的工序B，其中所述電阻變化層介于所述第一電極與所述第二電極之間，基于給予所述第一電極與所述第二電極之間的電信號電阻值可逆地變化，其中所述工序B中的所述電阻變化層的形成包括形成與所述第一電極和所述第二電極的一個連接的氧不足型的第一過渡金屬氧化物層的工序bl ；形成與所述第一電極和所述第二電極的另一個連接的含氧量比所述第一過渡金屬氧化物層多的第二過渡金屬氧化物層的工序1^2;和以使得所述插頭與所述層疊結(jié)構(gòu)連接的所述插頭的端面的面積比作為導(dǎo)電區(qū)域的所述第一過渡金屬氧化物層的與所述基板的主面平行的截面的截面積大的方式，形成所述插頭和/或所述層疊結(jié)構(gòu)的工序b3。
10.如權(quán)利要求9所述的非易失性存儲裝置的制造方法，其特征在于所述工序A包括在所述基板上形成相互平行的多個第一配線的工序al ；和在各個所述多個第一配線上分別形成多個所述插頭的工序a2，還包括在所述層疊結(jié)構(gòu)和所述插頭的上方的與所述基板的主面平行的面內(nèi)，以相互平行且與所述多個第一配線立體交叉的方式形成多個第二配線的工序C，其中所述第一電極和所述第二電極的一個，通過所述插頭與所述第一配線電連接，并且所述第一電極和所述第二電極的另一個直接電連接。
11.如權(quán)利要求9所述的非易失性存儲裝置的制造方法，其特征在于所述工序B包括在所述插頭的上方使第一電極層層疊的工序；在所述第一電極層上使包括所述第一過渡金屬氧化物層和所述第二過渡金屬氧化物層的過渡金屬氧化物層層疊的工序；在所述過渡金屬氧化物層上使第二電極層層疊而形成層疊體的工序；和除去所述層疊體的一部分在所述插頭上形成所述層疊結(jié)構(gòu)的工序。
12.如權(quán)利要求9所述的非易失性存儲裝置的制造方法，其特征在于所述工序B還包括以下工序以氧化所述電阻變化層的側(cè)面并覆蓋所述第一過渡金屬氧化物層的側(cè)面的方式，形成含氧率比所述第一過渡金屬氧化物層高的第三過渡金屬氧化物層，由此使所述第一過渡金屬氧化物層的與所述基板的主面平行的方向的面積縮小，使作為導(dǎo)電區(qū)域的所述第一過渡金屬氧化物層的與所述基板的主面平行的截面的截面積，比所述插頭與所述層疊結(jié)構(gòu)連接的所述插頭的端面的面積小。
13.一種非易失性存儲裝置的制造方法，其特征在于，包括在基板上至少形成第一配線和與該第一配線連接的插頭的工序A ；在所述插頭的上方形成包括第一電極、位于所述第一電極的上方的第二電極和電阻變化層，而且所述第一電極、所述第二電極以及所述電阻變化層與所述基板的主面平行且平坦地形成的層疊結(jié)構(gòu)的工序B，其中所述電阻變化層介于所述第一電極與所述第二電極之間，基于給予所述第一電極與所述第二電極之間的電信號電阻值可逆地變化；和在所述層疊結(jié)構(gòu)和所述插頭的上方的、與所述基板的主面平行的面內(nèi)形成第二配線的工序C，所述工序B中的所述電阻變化層的形成包括形成與所述第一電極和所述第二電極的一個連接的氧不足型的第一過渡金屬氧化物層的工序bl ；形成與所述第一電極和所述第二電極的另一個連接的含氧量比所述第一過渡金屬氧化物層多的第二過渡金屬氧化物層的工序1^2;和以使得所述插頭與所述層疊結(jié)構(gòu)連接的所述插頭的端面的面積比作為導(dǎo)電區(qū)域的所述第一過渡金屬氧化物層的與所述基板的主面平行的截面的截面積大的方式，形成所述插頭和/或所述層疊結(jié)構(gòu)的工序b3，所述工序C中的所述第二配線的形成包括覆蓋所述層疊結(jié)構(gòu)，形成絕緣膜的工序cl ； 除去所述絕緣膜的一部分，使所述層疊結(jié)構(gòu)露出，在所述層疊結(jié)構(gòu)上形成配線槽的工序c2 ； 和在所述配線槽形成所述第二配線的工序c3。
全文摘要
本發(fā)明提供一種能夠抑制非易失性存儲元件間的初始擊穿電壓的偏差、防止成品率的降低的非易失性存儲裝置及其制造方法。包括具有電阻變化層(106)與基板(117)的主面平行且平坦地形成的層疊結(jié)構(gòu)的非易失性存儲元件(108)；和與第一電極(105)和第二電極(107)中任一個電連接的插頭(103)，插頭(103)與非易失性存儲元件(108)連接的一側(cè)的端面的、與基板(117)的主面平行的面的插頭(103)的面積，比作為導(dǎo)電區(qū)域的第一過渡金屬氧化物層(115)的、與基板(117)的主面平行的截面的截面積大。
文檔編號H01L27/105GK102576709SQ20118000424
公開日2012年7月11日 申請日期2011年8月11日 優(yōu)先權(quán)日2010年8月17日
發(fā)明者三河巧, 二宮健生, 早川幸夫, 空田晴之 申請人:松下電器產(chǎn)業(yè)株式會社