專利名稱：硅發(fā)光器件及其制造方法
技術領域：
本發(fā)明涉及光電子器件，更具體地涉及由半導體材料(諸如硅)制造的發(fā)光器件，以及制造這樣的器件的方法。
背景技術：
由硅制造的發(fā)光器件在本領域中是已知的。一種這樣的器件是具有由直接相鄰的摻雜的p+np+或n+pn+區(qū)域形成的三明治結構的雙結器件。該器件包括被反向偏置到擊穿模式以發(fā)光的第一 pn結和被正向偏置以將載流子注入到第一結中的相鄰的第二 pn結，由此提高器件的內量子效率。還已知的是驅動該器件進入穿通(punch-through)模式，其中與反向偏置結相關聯(lián)的耗盡區(qū)穿通到與正向偏置結相關聯(lián)的耗盡區(qū)，由此降低正向偏置結的 能壘并促進載流子從正向偏置結注入到反向偏置結中，并且提升器件中的電致發(fā)光效應。另ー種已知的發(fā)光器件具有由直接相鄰的摻雜的n+pp+或p+nn+區(qū)域形成的三明治結構。該器件包括被反向偏置到擊穿模式以發(fā)光的第一 pn結和相鄰的PP+或rm+結。在使用時，該器件可被驅動到貫通(reach-through)模式，其中，反向偏置結的耗盡區(qū)穿過P區(qū)到達P+區(qū)或穿過η區(qū)到達n+區(qū)，如同反向偏置結達到擊穿之前可能出現(xiàn)的情況，由此提升器件中的電致發(fā)光效應。在現(xiàn)代的標準的體CMOS (bulk CMOS)(包括BiCMOS)制造エ藝(更特別地是亞微米エ藝)中，橫向器件隔離技木，諸如硅局部氧化(L0C0S)和/或淺溝槽隔離(STI)，被用于形成物理隔離結構或屏障(barrier)，其包括用于使摻雜注入的n+或P+有源區(qū)彼此橫向隔離的隔離材料的主體(body ),其中n+或p+有源區(qū)用于與p型或η型體襯底材料形成結。這些技術必然使得上述屏障形成在注入的有源區(qū)的彼此面對的面之間。這些摻雜的有源區(qū)之間的屏障會抑制上文所述的穿通和貫通模式。在其它已知的器件中，在注入區(qū)域之間形成了柵結構，該結構抑制了所發(fā)出的光在橫向以及從器件向外傳輸。

發(fā)明內容
因此，本發(fā)明的ー個目的是提供發(fā)光器件及其制造方法，申請人相信利用該發(fā)光器件及其制造方法可以至少減輕上述缺點，或者可以為已知的器件和方法提供有用的替代方案。根據本發(fā)明，提供了一種發(fā)光器件，包括-主體，包括具有第一摻雜濃度的第一摻雜類型的半導體材料的襯底；-所述襯底具有上表面，并且根據體半導體制造エ藝，利用使用隔離材料主體的橫向有源區(qū)隔離技術，在該上表面的一側在襯底中形成有-具有第二摻雜濃度的第二摻雜類型的第一島，以在第一島和襯底之間形成第一結，第一島具有上表面；-具有第三摻雜濃度的第三摻雜類型的第二島，第二島與第一島橫向間隔開，從而第一島具有第一面并且第二島具有第二面，第一面和第二面彼此面對，并且第二島具有上表面；-所述襯底提供在第一面和第二面之間橫向延伸的鏈路，該鏈路的上表面與襯底的上表面重合，從而該鏈路的上表面、第一島的上表面和第二島的上表面共同形成位于所述主體和器件的隔離層之間的平面界面；-連接到主體的端子布置，該端子布置被配置為向第一結施加反向偏置以引起第ー結的擊穿模式，從而使得所述器件發(fā)光；并且-所述器件被配置為在所述器件的ー個區(qū)域中有助于所發(fā)出的光的傳輸，該區(qū)域在襯底的上表面的另ー側從包括第一面和在使用時從第一面延伸到所述鏈路中的耗盡區(qū) 的至少一部分中的至少之ー的地帶垂直地延伸開。所述地帶可以是覆蓋第一面和在使用時從第一面延伸到所述鏈路中的耗盡區(qū)的至少一部分中的至少之ー的上表面地帯。所述第一摻雜類型可以是P型，或者可以是η型。在所述器件的一個實施例中，第一摻雜類型可以與第二摻雜類型相反，并且第三摻雜類型可以與第二摻雜類型相同。第二和第三摻雜濃度可以高于第一摻雜濃度。所述端子布置可以被配置為向位于第二島和襯底之間的第二結施加正向偏置。在所述器件的另ー個實施例中，第一摻雜類型可以與第二摻雜類型相反，第三摻雜類型可以與第一摻雜類型相同，并且第一摻雜濃度可以低于第三摻雜濃度。所述器件可以被配置為使得在第一結進入擊穿模式之前，從第一面延伸的耗盡區(qū)延伸通過所述鏈路并到達第二島。所述半導體材料可以包括間接帶隙半導體材料。所述間接帶隙半導體材料可以包括娃。所述體半導體制造エ藝可以是亞微米體CMOS和BiCMOSエ藝之一。當俯視時，被鏈接的第一島和第二島可以至少部分被所述隔離層圍繞。也包括在本發(fā)明的范圍內的是ー種制造發(fā)光器件的方法，該方法包括以下步驟-使用利用橫向有源區(qū)隔離技術的體半導體制造エ藝；-在第一摻雜類型的半導體材料的襯底中在襯底的上表面的ー側形成第二摻雜類型的第一島和第三摻雜類型的第二島，第二島與第一島橫向間隔開，從而第一島和第二島具有彼此面對的面；-阻止在所述彼此面對的面的至少一部分之間形成隔離材料的屏障；-配置所述器件在第一島和第二島之間并且在所述上表面的另ー側的區(qū)域以有助于所述器件所發(fā)射的光在從所述襯底離開的方向上的傳輸。


現(xiàn)在參考附圖僅以示例方式進ー步描述本發(fā)明，其中圖I是現(xiàn)有技術發(fā)光器件的相關部分的示意性等距視圖；圖2是沿圖I中的線II的截面；圖3是與圖I相對應但是根據本發(fā)明的發(fā)光器件的示意性等距視圖；圖4是沿圖3中的線IV的截面；
圖5是根據本發(fā)明的器件的示意性的分解等距視圖；圖6 (a) - (d)示出了用于制造器件的標準現(xiàn)有技術體CMOSエ藝中的相關步驟；圖7 (a)_ (d)示出了根據本發(fā)明，用于制造發(fā)光器件的經修改的體CMOSエ藝中的相關步驟；圖8 Ca)和(b)分別是現(xiàn)有技術器件和根據本發(fā)明的器件在被驅動到穿通時，耗盡區(qū)的空間行為的比較圖示；圖9 Ca)和(b)是被配置為被驅動到貫通的器件的類似的比較圖示；以及圖10是根據本發(fā)明的通過采用標準體CMOS或BiCMOS制造エ藝來形成貫通和穿通發(fā)光器件的方法的流程圖。
具體實施例方式根據本發(fā)明的發(fā)光器件在圖3和圖4中一般性地由標號10表不。發(fā)光器件10包括主體11，主體11包括半導體材料的襯底12。在示出的示意性實施例中，使用具有第一摻雜類型P和第一摻雜濃度的硅形式的間接帶隙半導體材料。襯底具有上表面14。根據標準的體半導體制造エ藝(諸如標準亞微米エ藝，諸如標準O. 35 μ mCMOSエ藝)，利用采用橫向有源區(qū)物理隔離的橫向器件隔離技術(諸如LOCOS或STI)，在襯底12的上表面14的ー側形成具有第二摻雜類型和第二摻雜濃度n+的第一島16以及具有第三摻雜類型和第三摻雜濃度(在該例子中也是n+)的第二島18。第一島嵌入在襯底12中，靠近上表面14,并且第一島16具有上表面16. I,該上表面16. I與上表面14對齊。第二島18與第一島16橫向間隔開，從而第一島和第二島具有彼此面對的面16. 2和18. 2。第二島具有上表面18. I，其也與上表面14對齊。襯底12提供在第一島16和第二島18之間延伸的橫向延伸鏈路20。鏈路20具有與襯底12的上表面14重合的上表面。因而，鏈路的上表面、第一島的上表面16. I和第二島的上表面18. I共同形成位于主體11與器件的隔離層19之間的平面界面21。鏈路20由主體12整體提供并且線性地延伸，其一直沿著彼此面對的面16. 2和18. 2的至少一部分之間的直線。端子布置(未示出)連接到主體并且被配置為向在襯底12和第一島16之間形成的第一結24施加反向偏置，以引起第一結24的擊穿模式，由此使得器件10發(fā)光。器件10被配置為在器件的區(qū)域26中有助于所發(fā)出的光從器件10向外并且與器件10垂直地大致以方向A離開襯底傳輸。區(qū)域26在襯底的上表面14的另一側從器件的地帯28垂直地延伸開。地帯28優(yōu)選地是覆蓋第一面16. I并且覆蓋在使用時從第一面16. I延伸到鏈路20中的耗盡區(qū)(未示出)的至少一部分的上表面區(qū)域。例如，器件10可以被配置為使得區(qū)域26不包括任何光傳輸阻擋結構或部件，諸如導體或半導體主體，諸如用于柵結構的那種。參考圖I和圖2，示出了在本說明書的背景技術中提到的現(xiàn)有技術器件100的例子。清楚地示出了由LOCOS或STI隔離技術在橫向形成以隔離注入的有源區(qū)116和118的ニ氧化硅隔離屏障120。結果是，現(xiàn)有技術器件的主體111與隔離層119之間的界面121具有臺階。如背景技術中所陳述的，這些屏障120的缺點在干，這些屏障抑制了穿通和貫通效應，而穿通和貫通效應可以有利地用于提升器件中的電致發(fā)光效應。根據本發(fā)明的方法利用使用橫向器件隔離技術形成隔離屏障以使摻雜注入的有源區(qū)彼此隔離的這種標準體半導體制造エ藝來制造發(fā)光器件，但是被修改為阻止在所選擇的有源區(qū)之間形成隔離屏障，這與前述的標準エ藝是完全兼容的。一般而言，在這些標準エ藝中，被定義為ACTIVE或DIFF的層被用于表示要禁止場氧化物生長或溝槽形成的地方。單獨的一組掩模被創(chuàng)建以用于注入定義步驟，其中表示出η或P摻雜要被注入之處。在ー些標準エ藝中，如果有源區(qū)被定義為η+，則所有其它有源區(qū)將自動被P+摻雜。然而，在根據本發(fā)明的方法中，必須能夠獨立且分開地定義η+和P+有源區(qū)。另ー個要求是，定義η+和P+有源區(qū)的光刻エ藝要具有用于對這些區(qū)域進行準確幾何定義的可接受的分辨率。在圖6 (a)到(d)中，示出了標準的現(xiàn)有技術P襯底類型CMOSエ藝，其中定義了圖I和2中的兩個n+區(qū)116和118。ACTIVE區(qū)掩模200用于定義溝道停止注入區(qū)202和LOCOSエ藝中的場氧化物生長的區(qū)域120，其中Si3N4或類似物將保留以阻止氧化。如果不生長場氧化物，則僅僅保留柵氧化物。單獨的掩模204被用于定義n+區(qū)116和118，其中光致抗蝕劑和場氧化物二者都限制了對不希望的區(qū)域的注入。在圖6 (d)中還示出了圖I和2中具有“鳥嘴”構造300的阻止氧化物屏障120。在圖7 (a)到(d)中，根據本發(fā)明的方法的ー種形式被示出。目的是在兩個n+區(qū)16和18之間定義有源區(qū)鏈路20，而摻雜掩模204將這兩個區(qū)域16和18分隔開。結果可能是n+區(qū)16和18被限定得不那么好，但是修改后的方法阻止了橫向氧化物屏障120的形成，而是代之以形成有源材料P的鏈路20，其由P襯底12整體提供并且在彼此面對的面16. I和18. I的至少一部分之間線性地一直延伸。如圖5最佳示出的，場氧化物層19的區(qū)域19. I形成至少部分圍繞有源區(qū)16和18并且使鏈路20的相對兩側20. I和20. 2終止的環(huán)狀終端。相信根據本發(fā)明的器件10相對于現(xiàn)有技術的器件可以至少具有以下優(yōu)點。首先，由于消除了圖6 (d)中的300所示出的“鳥嘴”構造，預期在成角度的Si/Si02界面上不會產生光，這可使得更多的光離開上表面14從而提高器件的外量子效率。第二，隔離層或SiO2層19使得鏈路20在其相對兩側20. I和20. 2處終止，這以橫向方式限制了有源區(qū)16和18之間的電場和載流子。第三，當前面提到的不希望的隔離屏障120不再存在吋，穿通和貫通器件的電特性可以變得對于n+/p+區(qū)的間隔較為不敏感。通常情況下，三明治結構中的第一和第三區(qū)域之間的間距是很關鍵的。例如，使雪崩結反向偏置會増大物理空間電荷區(qū)，直到發(fā)生雪崩。如果正向偏置結的耗盡區(qū)沒有連通到雪崩結的耗盡區(qū)，則不會發(fā)生穿通。另ー方面，隨著間距減小，非場致發(fā)光隧穿的概率可能變得顯著。而且，Si3N4LOCOS掩模的接近度變小，場氧化物生長變得受影響，導致從雪崩擊穿到非輻射導通的非常急劇的躍變。例如，具有300nm間隔距離的貫通器件可能工作在隧穿模式下，而具有450nm間隔的器件已經表現(xiàn)出強烈的雪崩而不再貫通。在圖8 Ca)中，示出了現(xiàn)有技術中隔離場氧化物屏障120對耗盡區(qū)的空間行為的影響。如圖8 (b)所示，預計當屏障120被去除時，受到穿通的區(qū)域將變得更大。注入區(qū)的耗盡區(qū)中暴露于被擊穿的結24的部分變得更大。預計這會導致到達被擊穿的結24的注入載流子的增長。參考圖9 (a)和(b)，在被驅動進入貫通模式的器件的情況下可以預期到類似的情形。相信在屏障120被去除后，空間電荷區(qū)的增長作為反向偏置的函數(shù)會具有更好的分布，并且還相信，這可增大對于給定的空間范圍實現(xiàn)成功貫通和穿通操作的機會。在圖10中，示出了利用標準的體CMOS/BiCMOSエ藝并且采用根據本發(fā)明的方法修、改的橫向有源區(qū)隔離技術來形成穿通或貫通的硅 發(fā)光器件的自解釋的流程圖。
權利要求
1.一種發(fā)光器件，包括 -主體，包括具有第一摻雜濃度的第一摻雜類型的半導體材料的襯底； -所述襯底具有上表面，并且根據體半導體制造工藝，利用使用隔離材料主體的橫向有源區(qū)隔離技術，在該上表面的一側在襯底中形成有 -具有第二摻雜濃度的第二摻雜類型的第一島，以在第 一島和襯底之間形成第一結，第一島具有上表面； -具有第三摻雜濃度的第三摻雜類型的第二島，第二島 與第一島橫向間隔開，從而第一島具有第一面并且第二島具有第 二面，第一面和第二面彼此面對，并且第二島具有上表面； -所述襯底提供在第一面和第二面之間橫向延伸的鏈路，該鏈路的上表面與襯底的上 表面重合，從而該鏈路的上表面、第一島的上表面和第二島的上表面共同形成位于所述主體和器件的隔離層之間的平面界面； -連接到主體的端子布置，該端子布置被配置為向第一結施加反向偏置以引起第一結的擊穿模式，從而使得所述器件發(fā)光；并且 -所述器件被配置為在所述器件的一個區(qū)域中有助于所發(fā)出的光的傳輸，該區(qū)域在襯底的上表面的另一側從包括第一面和從第一面延伸到所述鏈路中的耗盡區(qū)的至少一部分中的至少之一的地帶垂直地延伸開。
2.如權利要求I所述的發(fā)光器件，其中第一摻雜類型與第二摻雜類型相反，并且第三摻雜類型與第二摻雜類型相同。
3.如權利要求2所述的發(fā)光器件，其中所述端子布置被配置為向位于第二島和襯底之間的第二結施加正向偏置。
4.如權利要求I所述的發(fā)光器件，其中第一摻雜類型與第二摻雜類型相反，第三摻雜類型與第一摻雜類型相同，并且第一摻雜濃度低于第三摻雜濃度。
5.如權利要求4所述的發(fā)光器件，其被配置為使得在第一結進入擊穿模式之前，從第一面延伸的耗盡區(qū)延伸通過所述鏈路并到達第二島。
6.如權利要求1-5中任一項所述的發(fā)光器件，其中所述半導體材料包括間接帶隙半導體材料。
7.如權利要求6所述的發(fā)光器件，其中所述間接帶隙半導體材料包括硅，并且所述體半導體制造工藝是亞微米體CMOS和BiCMOS工藝之一。
8.如權利要求1-7中任一項所述的發(fā)光器件，其中當俯視時，被鏈接的第一島和第二島至少部分被所述隔離層圍繞。
9.一種制造發(fā)光器件的方法，該方法包括以下步驟 -使用利用橫向有源區(qū)隔離技術的體半導體制造工藝； -在第一摻雜類型的半導體材料的襯底中在襯底的上表面的一側形成第二摻雜類型的第一島和第三摻雜類型的第二島，第二島與第一島橫向間隔開，從而第一島和第二島具有彼此面對的面；-阻止在所述彼此面對的面的至少一部分之間形成隔離材料的屏障； -配置所述器件在第一島和第二島之間并且在所述上表面的另一側的區(qū)域以有助于所述器件所發(fā)射的光的傳輸。
全文摘要
發(fā)光器件(10)包括主體(11)，主體(11)包括p型半導體材料的襯底(12)。襯底具有上表面(14)，并且根據體半導體制造工藝利用橫向有源區(qū)隔離技術在該上表面的一側在襯底中形成有n+型類的第一島(16)，以在第一島和襯底之間形成第一結(24)；與第一島(16)橫向間隔開的n+型的第二島(18)。襯底提供在兩個島之間橫向延伸且具有上表面的鏈路(20)。鏈路的上表面、島(16)的上表面以及島(18)的上表面共同形成位于主體(11)和器件的隔離層(19)之間的平面界面(21)。該器件包括端子布置，以向第一結施加反向偏置，從而使器件發(fā)光。該器件被配置為有助于所發(fā)射的光的傳輸。
文檔編號H01L33/34GK102754227SQ201180006581
公開日2012年10月24日 申請日期2011年1月21日 優(yōu)先權日2010年1月22日
發(fā)明者P·J·溫特爾 申請人:因西亞瓦(控股)有限公司