專利名稱：回收靠近硅通孔的可用集成電路芯片區(qū)域的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有硅通孔的集成電路器件，并且更具體而言涉及用于回收(reclaim)靠近硅通孔的可用集成電路芯片區(qū)域的技術(shù)。
背景技術(shù)：
人們早已知曉，諸如硅和鍺之類的半導(dǎo)體材料展現(xiàn)出壓阻效應(yīng)(機(jī)械應(yīng)力誘導(dǎo)的電阻變化)。例如參見 C. S. Smith, " Piezoresistance effect in germanium andsilicon" ，Phys. Rev.，vol. 94, pp. 42-49 ( 1954),該文獻(xiàn)在此通過引用并入。壓阻效應(yīng)已形成了某些種類壓力傳感器和應(yīng)變測量器的基礎(chǔ)，但是直到最近其才在集成電路制造中受到關(guān)注。已開發(fā)出對(duì)在單獨(dú)的晶體管層級(jí)上應(yīng)力對(duì)集成電路器件性能的影響進(jìn)行建模的方法。這些方法包括例如使用計(jì)算機(jī)輔助工藝設(shè)計(jì)技術(shù)(TCAD)系統(tǒng)進(jìn)行導(dǎo)電全尺度分析；以及在2005年12月I日提交的、案卷No. SYNP 0693-1的第11/291，294號(hào)美國專利申請(qǐng)中描述的方法，該申請(qǐng)?jiān)诖送ㄟ^引用并入。由用于分析在單獨(dú)的晶體管層級(jí)上的應(yīng)力影響的各種方法表征的性能可以用于導(dǎo)出器件的電路層級(jí)參數(shù)(例如，SPICE參數(shù))以用于后續(xù)的在宏觀層級(jí)上的電路分析。這樣的分析可以幫助預(yù)測電路是否按預(yù)期操作，以及具有什么裕量，或設(shè)計(jì)或布圖是否需要修改。對(duì)于受到由靠近晶體管溝道區(qū)域的淺溝槽隔離(STI)區(qū)域而導(dǎo)致的應(yīng)力所影響的晶體管而言，經(jīng)?？梢酝ㄟ^應(yīng)用某些一般的經(jīng)驗(yàn)法則做出修改，諸如增加任一晶體管的寬度，這是因?yàn)楦鶕?jù)應(yīng)力分析證實(shí)該晶體管弱于期望。還可以使用其它技術(shù)來緩和已知的不期望的應(yīng)力，引入已知的期望的應(yīng)力，或僅僅提高貫穿布圖的均勻性。參見第2007-0202663號(hào)美國專利公布文獻(xiàn)(案卷No. SYNP 0858-1)，該文獻(xiàn)在此通過引用并入。由于隨著集成電路按比例縮放隨著每個(gè)技術(shù)節(jié)點(diǎn)而變得越來越難，因此出現(xiàn)了作為可行的備選方案的三維(3D)集成技術(shù)來實(shí)現(xiàn)要求的集成密度。3D集成改善了系統(tǒng)性能并且允許電路塊的異構(gòu)集成。許多3D集成技術(shù)包括使用硅通孔(TSV)的垂直互聯(lián)。這些結(jié)構(gòu)是由具有廣泛變化機(jī)械特性的各種材料組成的復(fù)雜幾何結(jié)構(gòu)。在制造過程期間，這些幾何結(jié)構(gòu)經(jīng)歷在周圍的硅中引入的熱機(jī)械應(yīng)力的熱循環(huán)。TSV還在活性硅中引入熱失配應(yīng)力并且影響載流子遷移率。這些應(yīng)力改變靠近TSV的電子和孔的遷移率，從而引入不期望的晶體管變化。對(duì)這些應(yīng)力的典型對(duì)策是圍繞它們限定禁止區(qū)域，并且避免在禁止區(qū)域內(nèi)放置晶體管。對(duì)于典型的直徑為5um的TSV而言，禁止區(qū)域的大小可以為5-10um寬，這對(duì)于各個(gè)TSV而言轉(zhuǎn)換為180um2到500um2的不可用面積。對(duì)于預(yù)計(jì)每個(gè)芯片大約有10000個(gè)TSV的路線圖而言，這總計(jì)為每個(gè)芯片的巨大的L8mm2-5mm2，該面積由于使用TSV而導(dǎo)致?lián)p失，否則該面積可用。極其期望尋找回收一些所述面積的方法，從而可以有益地利用該面積
發(fā)明內(nèi)容
總體而言，一種集成電路設(shè)備包括襯底，包括穿過該襯底的過孔，過孔中的應(yīng)變導(dǎo)電的第一材料，和過孔中的應(yīng)變的第二材料，所述第一材料傾向于引入第一應(yīng)力至所述襯底，第二材料傾向于引入第二應(yīng)力至所述襯底，其中第二應(yīng)力至少部分地抵消第一應(yīng)力。在一種實(shí)施方式中，在娃晶片內(nèi)的過孔的內(nèi)部側(cè)壁上外延生長SiGe。隨后在SiGe的內(nèi)側(cè)表面上形成Si02，并且在 不期望的應(yīng)力，并且允許晶體管非?？拷黅SV地放置。提供本發(fā)明的上述概述是為了提供對(duì)本發(fā)明的一些方面的基本理解。此概述不意在標(biāo)識(shí)本發(fā)明的主要或關(guān)鍵要素或描述本發(fā)明的范圍。其目的僅在于以簡化的形式提出本發(fā)明的一些概念，作為稍后提出的更為具體說明的前序。本發(fā)明的一些具體方面在權(quán)利要求書、說明書和附圖中描述。


將參考本發(fā)明的具體實(shí)施方式
描述本發(fā)明，并且將參考附圖，在附圖中圖I是定性示出TSV引入周圍的硅中的應(yīng)力的一些的圖表。圖2A是包含4個(gè)TSV的硅襯底區(qū)域的簡化結(jié)構(gòu)的平面圖。圖2B是圖2A中方框220下面的三維體積的立體圖。圖2C是圖2A的空間的xy平面的平面圖，如圖2B中虛線所示。圖3A是沿圖2C中的線226的載流子遷移率變化的曲線圖。圖3B是沿圖2C中的線228的載流子遷移率變化的曲線圖。圖4是根據(jù)本發(fā)明一些特征修改的圖2A中硅襯底區(qū)域的平面圖。圖5是圖4中的TSV之一的立體圖。圖6是TSV的包含本發(fā)明特征的另一實(shí)施方式的立體圖。圖7是用于使用本發(fā)明的一些方面制作器件的技術(shù)的流程圖。圖8A至圖8E (統(tǒng)稱為圖8)圖示了用于形成包括本發(fā)明的一些方面的TSV的制造步驟的順序。圖9是計(jì)算機(jī)系統(tǒng)的簡化框圖，該計(jì)算機(jī)系統(tǒng)可以用來實(shí)施包含本發(fā)明的一些方面的軟件。
具體實(shí)施例方式給出下列說明以使本領(lǐng)域的任何技術(shù)人員能夠制作和使用本發(fā)明，并且是在特定應(yīng)用及其要求的情形下提供下列說明。對(duì)所公開的實(shí)施方式的各種修改對(duì)于本領(lǐng)域技術(shù)人員將是顯然的，并且本文所限定的一般原理可以應(yīng)用到其它一些實(shí)施方式和應(yīng)用中，而不脫離本發(fā)明精神和范圍。因此，本發(fā)明不意在限于所示的實(shí)施方式，而是被給予與本文公開的原理和特征相一致的最寬范圍。TSV的應(yīng)力后果TSV的應(yīng)力后果可以基于晶片和光刻定向相對(duì)于晶片材料的晶態(tài)方向而變化。如本文所用的那樣，晶片定向由其法線方向限定，并且當(dāng)前{100}族方向在半導(dǎo)體制造中是標(biāo)準(zhǔn)的。由于晶態(tài)對(duì)稱性，{100}族中所有特定的方向具有相同的壓阻特性。然而晶片定向方向族在本文中使用波形括號(hào)表示，如果本文引用特定方向，則其通過諸如(100)之類的括號(hào)圍起來。還如本文所用的那樣，晶片具有“主平面(primary flat)”方向。以往，晶片通常為圓盤形狀，除了沿圓周的一個(gè)截面，其是平面的。晶片的“主平面”方向在本文限定為與該平面截面平行的方向。大多數(shù)現(xiàn)代晶片不再具有平面截面，而使用一些其它特征(諸如凹槽)來限定“主平面”方向；即使不再存在平坦截面，但是由所述特征限定的方向在本文仍指代“主平面方向”。而且，大多數(shù)現(xiàn)代光刻工藝為所有晶體管定向，從而晶體管的縱向方向位于晶態(tài)方向的〈110〉族中。以〈110〉方向定向的晶體管有時(shí)在本文中指代具有“標(biāo)準(zhǔn)定向”。再次，如本文所述的那樣，然而光刻定向方向族使用尖括號(hào)表示，如果本文引用特定方向，則其通過諸如[100]之類的方括號(hào)圍起來。〈110〉族中的所有特定方向具有相同的壓阻特性。如本文所用的那樣，晶體管的“縱向”方向是與晶體管中電流流動(dòng)平行的方向，而晶體管的“橫向”方向是與晶體管中電流流動(dòng)交叉的方向。這二者被視為“側(cè)向”方向，意指平行于襯底表面。“豎向”方向垂直于“側(cè)向”方向。圖I是定性示出了 TSV引入周圍的硅中的應(yīng)力中的一些的圖表。在制造具有TSV 的硅晶片的工藝中，該結(jié)構(gòu)經(jīng)歷從諸如250攝氏度之類的高溫度降至室溫(大約25攝氏度)的冷卻。隨著該結(jié)構(gòu)冷卻，硅和銅材料這二者收縮，但是銅比硅收縮的多。這引起了銅中的張應(yīng)力，如箭頭110所示，這進(jìn)而引起了硅中的在垂直于TSV圓周(即，徑向)的方向上的張應(yīng)力。如箭頭112所示，法線方向上的張應(yīng)力還引起了硅中的、在與TSV圓周相切的方向上的壓縮應(yīng)力。應(yīng)力的幅度靠近TSV最為明顯，并且隨著距TSV的邊緣的距離逐漸增加而減少。此外，由于硅固定在晶格結(jié)構(gòu)中，因此應(yīng)力還傾向于因相對(duì)于晶軸處于不同角位置處而少量不同。如本文所用的那樣，如果應(yīng)力的特定方向分量是壓縮的，則認(rèn)為其是負(fù)的，或者如果應(yīng)力的特定方向分量是拉伸的，則認(rèn)為其是正的。注意，圍繞各個(gè)TSV中銅導(dǎo)體的Si02電介質(zhì)阻擋物確實(shí)影響引入硅中的應(yīng)力，但其通過吸收或緩沖銅中的一些應(yīng)變而如此。即，Si02有些柔韌，并且將會(huì)在冷卻期間當(dāng)由銅牽拉時(shí)有些徑向向內(nèi)伸展。這種效應(yīng)減少了銅在冷卻后保持的物理變形(即，應(yīng)變)，但是仍余留顯著的應(yīng)變。圖I中所示的是將應(yīng)力引入硅的余留應(yīng)變。圖2A、圖2B和圖2C(統(tǒng)稱為圖2)圖示了包含4個(gè)TSV 212、214、216和218的硅襯底210區(qū)域的簡化結(jié)構(gòu)。圖2A是該區(qū)域的平面圖。在此實(shí)施方式中，晶片定向于(001)晶體方向，而主平面定向成與[110]方向平行，該[110]方向與圖中所示的X軸相同。各個(gè)TSV在平面圖中通過由Si02絕緣阻擋物圍繞的圓形銅過孔表示，盡管可以在其它一些實(shí)施方式中使用其它材料用作導(dǎo)體和絕緣阻擋物。為了理解這些應(yīng)力對(duì)載流子遷移率(以及因此對(duì)晶體管性能)的影響，可以使用基于3D仿真器的有限元法(FEM)對(duì)應(yīng)力進(jìn)行仿真和分析。在本文所述的一些仿真中，TSV是銅的，而在其它一些中是鎢的。在由于硅晶格對(duì)稱性導(dǎo)致的簡化中，假設(shè)允許僅仿真一個(gè)TSV的四分之一的應(yīng)力后果的反射邊界(reflective boundary)條件,如方框220所示。在方框220的線上標(biāo)識(shí)出方向X和方向y。此視圖標(biāo)識(shí)方向x、方向y和方向z。方框220之上是頂部部分222，該頂部部分是仿真的涂抹材料，以用于將晶片頂部上互聯(lián)結(jié)構(gòu)的機(jī)械效應(yīng)與從其組成中的那些導(dǎo)出的機(jī)械特性近似。如果TSV間距例如是15微米，則TSV直徑可以是3微米，并且阻擋物厚度可以是0. 18微米。圖2C是圖2B的結(jié)構(gòu)中Z-垂直平面的平面圖，其位于頂部硅表面220下面2nm處，如圖2B中虛線224所示。在仿真中，確定圖2C中平面的載流子遷移率針對(duì)
晶片定向和[110]主平面定向的改變。發(fā)現(xiàn)在n-硅晶片的活性區(qū)域的載流子遷移率變化顯著小于P-硅晶片中的活性區(qū)域的載流子遷移率變化。圖3A是沿圖2C中線226的載流子遷移率變化的曲線圖，線226位于圖2C的z_垂直平面，并且線226與X軸平行并且距xz平面IOnm(即，y = IOnm)。圖3B是沿圖2C中線228的載流子遷移率變化的曲線圖，線228位于圖2C的z_垂直平面，并且線228與y軸平行并且距yz平面10nm( S卩，x = IOnm)。在各個(gè)附圖中示出四個(gè)曲線圖每一個(gè)曲線圖針對(duì)n-硅晶片材料或P-硅晶片材料以及銅TSV材料或鎢TSV材料的一個(gè)組合。在兩個(gè)附圖中，根據(jù)從阻擋物邊緣至距阻擋物邊緣約10微米的距離處的距離來繪制載流子遷移率變化。注意，該曲線圖僅假設(shè)熱失配應(yīng)力，而并未考慮來自鎢沉積工藝的任何內(nèi)建應(yīng)力?？梢钥闯?，載流子遷移率的因機(jī)械應(yīng)力導(dǎo)致的改變?nèi)Q于位置。對(duì)于離TSV較近的位置而言，載流子遷移率影響較高，而對(duì)于離TSV較遠(yuǎn)的位置而言，載流子遷移率影響較低。此外，載流子遷移率影響在n-硅和P-硅中不同，基于對(duì)TSV的方向而不同，并且基于TSV的材料特性而不同。在n-硅中，載流子遷移率在TSV的任一方向和距離處僅稍微受影 響。最顯著的是銅TSV具有的對(duì)P-硅中載流子遷移率的影響。P-硅中沿X方向的載流子遷移率從緊鄰TSV的大約25%的減少變動(dòng)至距TSV大約5微米的距離處的僅5%的減少。另一方面，沿y方向的載流子遷移率從緊鄰TSV的大約25%的增加變動(dòng)至距TSV大約5微米的距離處的僅5%的增加。盡管在圖3A或圖3B中未示出，仿真還揭示載流子遷移率沿以TSV的中心為中心的固定半徑弧從在X-軸的為負(fù)逐漸轉(zhuǎn)變至在I-軸處為正。因?yàn)閷?duì)遷移率的影響在非?？拷黅SV處可以顯著，因此現(xiàn)有技術(shù)通常規(guī)定了 “回避區(qū)域”或者“禁止區(qū)域”，從而避免在“回避區(qū)域”或者“禁止區(qū)域”內(nèi)放置晶體管。例如，在 Vandevelde 等人的 “Thermo-mechanics of 3D-ffafer Level and 3D StackedIC Packaging Technologies”9th Int.Conf. on Therm. , Mech.and Multi-PhysicsSimulations and Exper. in Microelec. and Micro-Systems,(EuroSimE),2008,pp. 1_7(該文獻(xiàn)在此通過引用并入)中，分別針對(duì)P-溝道晶體管和n-溝道晶體管并且分別針對(duì)與晶體方向平行或橫切的晶體管電流方向位置來規(guī)定回避區(qū)域。該回避區(qū)域表現(xiàn)為被限定為以TSV的中心為中心的圓圈，并且(在所有角位置內(nèi))等于距TSV的中心最遠(yuǎn)距離的半徑，在該最遠(yuǎn)距離處，載流子在量值上的改變超出5%。對(duì)于Vandevelde等人研究的特定材料而言，發(fā)現(xiàn)回避區(qū)域相當(dāng)大，特別是對(duì)于P-溝道晶體管和較大的TSV直徑而言。回收芯片區(qū)域圖4是圖2A的硅襯底區(qū)域的平面圖，以允許回收與TSV相鄰的禁止區(qū)域中的一些或全部的方式對(duì)該硅襯底區(qū)域進(jìn)行修改，從而這些區(qū)域可以用于晶體管。在圖4中示出了四個(gè)TSV 412、414、416和418。每個(gè)TSV包括金屬導(dǎo)體材料420，如傳統(tǒng)結(jié)構(gòu)中一樣，金屬導(dǎo)體材料420由電介質(zhì)阻擋物材料422圍繞。然而，在TSV 412、414、416和418中，在各個(gè)TSV中還存在圍繞電介質(zhì)阻擋物材料422的附加應(yīng)力補(bǔ)償材料424。導(dǎo)體420材料優(yōu)選地是金屬，并且在圖4中，它是銅。在其它一些實(shí)施方式中，它可以是鎢或任何其它導(dǎo)電材料。電介質(zhì)阻擋物422材料優(yōu)選地是Si02，但再次，在其它一些實(shí)施方式中，它可以是任何其它材料。在尺寸和材料內(nèi)容上進(jìn)行選擇應(yīng)力補(bǔ)償材料424以將應(yīng)力引入周圍的硅中，該應(yīng)力至少部分與由導(dǎo)體材料420引入的應(yīng)力相反。例如，如果導(dǎo)體材料為金屬，其傾向于將張應(yīng)力徑向地引入周圍的硅中，則該應(yīng)力補(bǔ)償材料424優(yōu)選地是SiGe，SiGe傾向于將壓縮應(yīng)力徑向地弓I入周圍的硅中。兩種材料傾向于引入硅中的應(yīng)力在側(cè)向相對(duì)于過孔的至少一個(gè)方向的幅度上至少部分地彼此抵消。如本文所用的那樣，材料“傾向”于將特定應(yīng)力引入襯底，如果缺乏作用在該襯底上的其它應(yīng)力源，則在存在應(yīng)變材料時(shí)該特定應(yīng)力將在襯底上存在，并且在不存在應(yīng)變材料時(shí)該特定應(yīng)力不存在。然而，為了簡化描述，本文有時(shí)將材料描述為將特定應(yīng)力“引入”襯底，即使在其它應(yīng)力源附加貢獻(xiàn)之后在襯底中所產(chǎn)生的凈應(yīng)力不同。這就是說，詞語“傾向于”在本文中有時(shí)候僅為了簡化描述而省略。圖5是圖4的TSV 412之一的立體圖。應(yīng)力補(bǔ)償材料424形成圓柱或套筒(sleeve)，該圓柱或套筒具有與導(dǎo)體材料420大致相同的豎向深度，這在本技術(shù)中意味著它們均一直延伸通過晶片到背面。如同本文所有的結(jié)構(gòu)圖表一樣，圖5并不意在按比例繪制。注意，如本文所述的那樣，應(yīng)力補(bǔ)償材料424的套筒被描述為“圍繞”導(dǎo)體材料420，即使它與導(dǎo)體材料420由另外的材料套筒(電介質(zhì)材料422)隔開。 圖5還示出了引入周圍材料中的應(yīng)力的曲線圖。這些曲線圖顯示在X方向上延伸進(jìn)入硅中的材料的區(qū)域中徑向方向上的應(yīng)力，但是曲線的形狀在進(jìn)入硅的任何徑向方向上大致相同。曲線510描述了導(dǎo)電材料420傾向于在位于距材料420的邊緣的各種距離處引入周圍材料的徑向應(yīng)力。在該實(shí)施方式中，應(yīng)力為拉伸性(即，為正)的，并且其量值在與材料420的邊緣相鄰處最大，并且隨著與TSV 412的距離的增加而下降。在硅中的孔的內(nèi)邊緣(如在此所用的那樣，其也被認(rèn)為是TSV 412的外邊緣)處，應(yīng)力具有Si的量值。類似地，曲線512描述了應(yīng)力補(bǔ)償材料424傾向于在位于距材料424的外邊緣的各種距離處區(qū)域引入周圍材料的徑向應(yīng)力。在該實(shí)施方式中這一應(yīng)力是壓縮性(即，為負(fù))的，并且再次地，其量值在與材料424的邊緣相鄰處最大，并且隨著與TSV 412的距離的增加而下降。在TSV 412的外邊緣處，應(yīng)力補(bǔ)償材料424傾向于引入硅中的應(yīng)力具有s2的量值。在圖5的實(shí)施方式中，si = s2，從而應(yīng)力完全抵消，從而留下由TSV在所有處理處引入相鄰硅中的零凈應(yīng)力。這在圖5中由曲線514示出。在其它一些實(shí)施方式中，完全抵消應(yīng)力或者應(yīng)力在硅中的所有距離處精確彼此抵消并非必需。只要凈應(yīng)力可容許或是由設(shè)計(jì)、布圖或制造工藝適應(yīng)，則非零凈應(yīng)力可接受。已由導(dǎo)電材料420引入的應(yīng)力的量值中的任何減小在此被認(rèn)為是有利的。在某些情形中，如果應(yīng)力補(bǔ)償材料424引入硅中的應(yīng)力多于補(bǔ)償導(dǎo)體材料420的引入硅中的應(yīng)力(例如如果應(yīng)力工程利于一個(gè)符號(hào)的應(yīng)力，而導(dǎo)體材料420引入相反符號(hào)的應(yīng)力)，則甚至是更有利的。還注意，盡管銅或其它金屬引入的應(yīng)力為正，但是另一導(dǎo)電材料420可以傾向于引入負(fù)的應(yīng)力。如果如此，則應(yīng)該選擇向硅中弓I入正應(yīng)力的應(yīng)力補(bǔ)償材料424。由于應(yīng)力補(bǔ)償材料424，諸如430(圖4)之類的晶體管可以被放置成非?？拷黅SV的邊緣，從而回收否則已經(jīng)損失到禁止區(qū)域的芯片區(qū)域。晶體管430例如是沿源自TSV 412的X軸定位的P-溝道晶體管，并且該P(yáng)-溝道晶體管如此靠近TSV 412以至于其位于禁止區(qū)域內(nèi)。如本文所用的那樣，無意在布置在襯底本體本身中或布置在疊置層中的晶體管或其它結(jié)構(gòu)元件的部分之間進(jìn)行區(qū)分。例如，集成電路的所有結(jié)構(gòu)元件(包括阱、擴(kuò)散、STI區(qū)域、柵極電介質(zhì)層、柵極導(dǎo)體和帽層材料)在此均等同地描述為在襯底“上”或在襯底“中”，并且無意在這兩個(gè)字之間進(jìn)行區(qū)分。如上所述，經(jīng)常提及用于TSV中的導(dǎo)體的兩種示例材料是銅和鎢。因鎢導(dǎo)體引入硅中的應(yīng)力歸因于其內(nèi)部結(jié)構(gòu)并且與溫度無關(guān)。因使用SiGe作為應(yīng)力補(bǔ)償材料424而引入硅中的應(yīng)力同樣歸因于其內(nèi)部結(jié)構(gòu)并且同樣與溫度無關(guān)。因此，在圖5中示出為曲線514的凈應(yīng)力對(duì)于在預(yù)定操作范圍中的所有溫度而言可以是恒定的。然而，銅應(yīng)力是不同的。銅應(yīng)力如上所述地因熱失配而產(chǎn)生，并且隨著溫度降低而減少。因此，如果使用SiGe作為應(yīng)力補(bǔ)償材料424，并且導(dǎo)體420為銅，則因材料組合引入硅中的凈應(yīng)力將隨著器件在操作期間加熱而變化。因此，當(dāng)使用這種材料組合時(shí)，優(yōu)選地選擇SiGe組成和厚度，以便在認(rèn)識(shí)到當(dāng)溫度偏離預(yù)定溫度時(shí)凈應(yīng)力將在應(yīng)力水平之上和之下變化之后，實(shí)現(xiàn)當(dāng)器件在一些預(yù)定溫度時(shí)在硅中的期望凈應(yīng)力(諸如為零)。備選地，作為例如SiGe之類的晶態(tài)材料的替代，應(yīng)力補(bǔ)償材料424可以是另一非晶材料， 其引入在預(yù)期操作溫度范圍內(nèi)與銅相反的熱適配應(yīng)力。在圖5的TSV中，緩沖層材料422是Si02并且提供介于導(dǎo)體420和周圍的經(jīng)摻雜的硅之間的電介質(zhì)阻擋物的功能。在常規(guī)TSV中，該阻擋物在徑向上越厚，則介于導(dǎo)體420和硅之間的電容越小。應(yīng)力補(bǔ)償材料424優(yōu)選地不摻雜有雜質(zhì)，這是因?yàn)殡s質(zhì)將提高應(yīng)力補(bǔ)償材料的導(dǎo)電性。使用未經(jīng)摻雜的應(yīng)力補(bǔ)充材料，并且因此在導(dǎo)體420和導(dǎo)體硅之間提供額外的電介質(zhì)厚度，從而提供進(jìn)一步的減少電容的附加益處。圖6是TSV 602的另一實(shí)施方式的立體圖，TSV 602可以替代圖4中TSV 412、414、416,418中的每一個(gè)。它類似于圖5中的TSV，除了不是兩個(gè)單獨(dú)的材料422和414圍繞導(dǎo)體材料420，其中一個(gè)執(zhí)行電介質(zhì)功能，一個(gè)提供應(yīng)力抵消，TSV 602將所述兩個(gè)功能結(jié)合到單個(gè)材料624中。例如，材料624可以是傾向于將應(yīng)力引入周圍的硅中包含雜質(zhì)的電介質(zhì)材料，該應(yīng)力至少部分地抵消導(dǎo)體材料620傾向于引入周圍的硅中的應(yīng)力。圖6所示的曲線圖與圖5中的曲線圖類似。曲線610描述了導(dǎo)體材料620傾向于在位于距材料620的邊緣各種距離的區(qū)域處引入周圍材料的徑向應(yīng)力。在該實(shí)施方式中該應(yīng)力是拉伸的(即，為正)，并且它的量值在與材料620的邊緣相鄰處最大，并且隨著距TSV602的距離增加而下降。在TSV 602的外部邊緣處，應(yīng)力具有Si的量值。類似地，曲線612描述了經(jīng)組合的電介質(zhì)/應(yīng)力補(bǔ)償材料624傾向于在距材料624的邊緣的各種距離的區(qū)域處引入的徑向應(yīng)力。在該實(shí)施方式中該應(yīng)力是壓縮的(即為負(fù))，并且再次，它的量值在與材料620的邊緣相鄰處最大，并且隨著距TSV 602的距離增加而下降。在TSV 602的外部邊緣，材料624傾向于引入硅中的應(yīng)力具有為s2的量值。在圖6的實(shí)施方式中，si = s2，從而應(yīng)力完全抵消，留下由TSV在相鄰?fù)拗泄璉入的零凈應(yīng)力。此外，在圖6的實(shí)施方式中，兩個(gè)應(yīng)力分量傾向于在進(jìn)入硅的同等距離處同等下降，從而應(yīng)力繼續(xù)到完全抵消，留下由TSV在所有距離處向硅中引入的零凈應(yīng)力。如圖5的實(shí)施方式那樣，在其它一些實(shí)施方式中，由導(dǎo)體材料620引入的應(yīng)力可以為負(fù)，而由材料624引入的應(yīng)力可以為正。應(yīng)力完全抵消并非必需，它們在所有距離處向硅中彼此精確抵消亦非必需，硅中的凈應(yīng)力具有比單獨(dú)的導(dǎo)體620的凈應(yīng)力大或小的量值亦非必需。優(yōu)選地，凈應(yīng)力在量值上較小，但是在一些情形中，如果由材料624引入的應(yīng)力大于補(bǔ)償，則這甚至可以是有益的。再次，歸因于由材料624引入硅中的應(yīng)力，晶體管可以非?？拷黅SV的邊緣放置，從而回收否則已經(jīng)損失到禁止區(qū)域的芯片區(qū)域?？梢岳斫猓€存在其它一些實(shí)施方式，其中與圖5中的布置相比，電介質(zhì)材料和應(yīng)力補(bǔ)償材料互換，使得電介質(zhì)材料與導(dǎo)電材料420相鄰，而電介質(zhì)材料圍繞應(yīng)力補(bǔ)償材料。這種布置與圖5的布置相比較不優(yōu)選，這是因?yàn)閳D5的布置允許由諸如Si02之類的電介質(zhì)材料賦予的部分應(yīng)力緩解，以緩沖由應(yīng)力補(bǔ)償材料在導(dǎo)體材料上施加的作用力以及反向的作用力。如果沒有該緩沖，則這些作用力更有可能引起破裂?？梢岳斫?，仍可以有其它一些實(shí)施方式，其具有變化的優(yōu)勢和劣勢，包括一種材料或其它材料的多于一個(gè)的套筒，兩種彼此交織的材料的套筒。更進(jìn)一步地，可以添加又一不同材料或又一些不同材料的附加套筒。更進(jìn)一步地，作為應(yīng)力補(bǔ)償材料的SiGe的一個(gè)或多個(gè)套筒可以跨其徑向厚度生長有非均勻的Ge摩爾分?jǐn)?shù)。又一些其它實(shí)施方式是顯然的。對(duì)于許多實(shí)施方式(包括圖5和圖6的實(shí)施方式)而言，理想的是應(yīng)力補(bǔ)償層具有與應(yīng)力誘導(dǎo)導(dǎo)體的豎向深度相當(dāng)?shù)呢Q向深度，因?yàn)檫@使得應(yīng)力下降速率類似。理想的還有應(yīng)力補(bǔ)償層是薄的，以減小其占用的側(cè)向面積。使用SiGe補(bǔ)償Cu的一個(gè)顯著優(yōu)勢在于數(shù)十納米的SiGe足夠抵消由具有若干微米直徑的Cu產(chǎn)生的應(yīng)力。制作設(shè)備的方法圖7是制作利用本發(fā)明一些方面的器件的技術(shù)的流程圖。假設(shè)如圖5中的實(shí)施方 式所示，電介質(zhì)阻擋物材料422和應(yīng)力補(bǔ)償材料424將使用分開的材料。還假設(shè)以下信息已知晶片中孔的直徑、孔的深度(即，最終減薄步驟之后晶片的厚度)、TSV導(dǎo)體材料的機(jī)械特性、以及導(dǎo)體材料在制造后將表現(xiàn)出的應(yīng)變。在步驟710中，基于該信息，估計(jì)導(dǎo)體材料將傾向于引入周圍襯底材料中的應(yīng)力分布。可以使用諸如來自Synopsys, Inc.的可用的Sentaurus tools之類的TCAD仿真器作出估計(jì),該估計(jì)優(yōu)選地考慮電介質(zhì)阻擋物材料422的機(jī)械特性，包括它的柔軟度將減少導(dǎo)體材料420中的應(yīng)變的程度。在簡化中可以假設(shè)徑向均勻性，但是優(yōu)選地取而代之地考慮襯底的晶格結(jié)構(gòu)。
在一個(gè)實(shí)施方式中，計(jì)算出的估計(jì)作為具有預(yù)定形式的等式的系數(shù)，或者優(yōu)選地，計(jì)算出的估計(jì)僅作為表示圍繞TSV的“目標(biāo)”區(qū)域內(nèi)的多個(gè)位置的各個(gè)位置處的應(yīng)力值的數(shù)值矩陣。通常目標(biāo)區(qū)域是圍繞TSV的矩形或圓形，并且足夠大以包括在前假設(shè)的禁止區(qū)域，但在特定的實(shí)施方式中目標(biāo)區(qū)域可以更大或更小，并且不需要關(guān)于軸對(duì)稱，不需要圍繞TSV,并且甚至不需要與TSV相鄰。例如，如果事先已知一個(gè)或多個(gè)晶體管將沿X-軸在與TSV間隔的矩形區(qū)域內(nèi)放置，那么必須計(jì)算僅在該矩形區(qū)域內(nèi)的應(yīng)力。此外，必須計(jì)算僅在襯底表面上或稍微在它之下的位置處的應(yīng)力，由于這是晶體管電流流動(dòng)的地方。然而，為了計(jì)算表面上的值，在該表面之下的位置處的應(yīng)力分布也可以是必須的。在具有其自身內(nèi)部晶格結(jié)構(gòu)的導(dǎo)體材料(諸如鎢)420的實(shí)施方式中，該材料中的徑向非均勻性也可以考慮在內(nèi)。在導(dǎo)體材料(諸如銅)420中的應(yīng)變因熱失配而產(chǎn)生的實(shí)施方式中，因其隨機(jī)性而難于將內(nèi)部晶粒結(jié)構(gòu)考慮在內(nèi)。取而代之的是對(duì)于這些材料假設(shè)統(tǒng)一的徑向應(yīng)變。一旦估計(jì)了導(dǎo)電材料的應(yīng)力分布，那么在步驟712中使用該信息來確定應(yīng)力補(bǔ)償材料424的組成和厚度。對(duì)于SiGe應(yīng)力補(bǔ)償材料而言，組成所需的主要值是Ge摩爾分?jǐn)?shù)。大致上，Ge摩爾分?jǐn)?shù)和材料厚度一起確定引入緊鄰TSV的襯底的應(yīng)力(圖5中的s2)，然而SiGe材料的套筒豎向延伸進(jìn)入襯底的深度大致上確定了曲線512的形狀。如果SiGe套筒的深度與導(dǎo)體420的深度相同(通常是這樣的情形)，則曲線512的形狀將與來自導(dǎo)體引入應(yīng)力的曲線510的形狀大致上為鏡像。如果僅要求大致上抵消，則因此所要求的Ge摩爾分?jǐn)?shù)和材料厚度可以根據(jù)由s2的值索引的預(yù)計(jì)算的查找表確定。
備選地，為了在襯底上期望的位置處獲得期望的凈應(yīng)力分布(例如，0)，可以通過仿真由SiGe套筒引入襯底的應(yīng)力分布和使用已知的數(shù)值優(yōu)化技術(shù)來變化Ge摩爾分?jǐn)?shù)和厚度值來計(jì)算Ge摩爾分?jǐn)?shù)和/或SiGe套筒的厚度的更精確的值。注意，在硅襯底中的TSV的內(nèi)部側(cè)壁上的外延生長的SiGe將具有與硅類似的晶格結(jié)構(gòu)。因此，由外延生長的SiGe應(yīng)力補(bǔ)償材料引入襯底的應(yīng)力將展現(xiàn)與由導(dǎo)體材料引入硅的徑向均勻性偏離非常類似的徑向均勻性偏離，從而產(chǎn)生合理的良好適配的應(yīng)力抵消。由于引入晶態(tài)襯底的應(yīng)力并非徑向均勻，因此在襯底的表面上目標(biāo)區(qū)域中的大多數(shù)位點(diǎn)處，由導(dǎo)體材料420引起的應(yīng)力具有非零切向分量。然而，受應(yīng)力補(bǔ)償材料影響最多的是應(yīng)力矢量的徑向分量。因此，如本文所用的那樣，在特定位點(diǎn)處的應(yīng)力的“部分抵消”指代在該位點(diǎn)處的應(yīng)力的徑向矢量分量的量值的減小。“至少部分抵消”指代徑向分量的量值減小，可以包括減小到零或甚至超過零。即，術(shù)語“至少部分抵消”包括應(yīng)力的徑向分量的符號(hào)的反轉(zhuǎn)，甚至徑向分量的最終量值大于原始應(yīng)力矢量的徑向分量的量值。
在確定了 Ge摩爾分?jǐn)?shù)和SiGe套筒424的厚度的值之后，在步驟714中制造器件。已描述了至少三個(gè)主要類別的制造工藝(包括TSV形成)，這三個(gè)主要類別的制造工藝由在常規(guī)制造工藝中的、插入TSV形成步驟的時(shí)刻而區(qū)分。在一種類別中，TSV在前端處理之前形成(即，在襯底表面之下的諸如擴(kuò)散和STI之類的結(jié)構(gòu)形成之前)。在第二類別中，TSV在前端處理之后和后端處理之前形成(即，在晶體管之上的諸如層間電介質(zhì)、接觸和互聯(lián)之類的結(jié)構(gòu)形成之前)。在第三類別中，TSV直到后端處理基本完成之后才形成。為簡便起見，第一類別、第二類別和第三類別有時(shí)候在本文中分別指代為“過孔首先”工藝、“過孔中間”工藝和“過孔最后”工藝。本發(fā)明的一些方面可以包括在這些類別制造工藝的全部中。圖8A至圖8E (統(tǒng)稱為圖8)圖示了用于形成TSV的制造步驟的順序，這包括本發(fā)明的一些方面。該圖示是用于“過孔首先”或“過孔中間”工藝，而且如何將該順序適配用于“過孔最后”工藝是顯然的。圖8A示出了硅襯底810的區(qū)域，在該區(qū)域上已經(jīng)形成了氧化物層712、和疊置層814，上覆層814例如可以是鎳或低k電介質(zhì)。層812和814層中的材料對(duì)于本發(fā)明的目的不重要，除了它們不應(yīng)當(dāng)是硅并且它們應(yīng)當(dāng)如下所述地可圖案化。層812和層814是出于與器件制造相關(guān)的其它原因而形成，所以它們不需附加工藝步驟。層812和層814隨后被圖案化，以曝露將定位TSV的孔，并且隨后通過已知的手段蝕刻孔，并且該孔深入襯底以用于TSV。圖SB示出了圖8A的襯底區(qū)域，在該區(qū)域中已經(jīng)為TSV而蝕刻孔816?？状蠹s20-50微米深和直徑為2_5微米。然后，SiGe材料424在TSV孔716中外延生長，如圖8C所示?；诓襟E710中所確定的期望應(yīng)力分布，SiGe材料可以例如具有大約20-30%的Ge摩爾分?jǐn)?shù)，并且它的厚度可以大約數(shù)十納米。SiGe外延是用于許多制造工藝中其它步驟的熟知技術(shù)，并且讀者熟悉其具體細(xì)節(jié)?？梢允褂美鐨庀噙x擇性外延工藝或任意其它合適的外延生長工藝執(zhí)行。如圖8C所示，SiGe膜424覆蓋TSV孔816的側(cè)壁以及孔的底部。然后，通過諸如CVD和熱氧化之類的已知手段在內(nèi)側(cè)表面上形成常規(guī)電介質(zhì)緩沖氧化物422。如圖8D所示，氧化物422覆蓋孔816中SiGe材料的內(nèi)側(cè)表面(包括側(cè)壁和底部)。如圖8D進(jìn)一步所示，孔隨后填充有導(dǎo)體材料420。例如，可以使用PVD沉積薄的Cu籽晶，然后使用Cu電鍍填充孔的剩余部分。最后，如圖SE所示，例如通過研磨工藝從背側(cè)減薄晶片，直到在背側(cè)曝露導(dǎo)體材料420、氧化物422和應(yīng)力補(bǔ)償材料424。這產(chǎn)生了如圖5所示的TSV結(jié)構(gòu)，其中導(dǎo)體材料420延伸穿過晶片的整個(gè)深度，并且SiGe套筒圍繞它的整個(gè)深度。隨后以任何合適的方式(通常使用傳統(tǒng)的技術(shù))應(yīng)用集成電路器件的其余結(jié)構(gòu)元件。具體而言，如圖4所示，靠近TSV形成晶體管，該晶體管正好在否則已視為禁止區(qū)域的區(qū)域內(nèi)。例如，對(duì)于常規(guī)地確保距TSV的邊緣大約5微米的禁止區(qū)域的材料和材料維度而言，加入如本文所述的應(yīng)力補(bǔ)償材料424可以將禁止區(qū)域減少到離TSV的邊緣大約0. 5微米的區(qū)域。即，晶體管可以放置成使得擴(kuò)散區(qū)域內(nèi)最近的位點(diǎn)距TSV的邊緣僅0. 5微米。工藝的優(yōu)化可以減少禁止區(qū)域甚至超過該距離。計(jì)算機(jī)系統(tǒng) 圖9是可以用于實(shí)施包含本發(fā)明的一些方面的軟件的計(jì)算機(jī)系統(tǒng)910的簡化框圖。計(jì)算機(jī)系統(tǒng)910通常包括處理器子系統(tǒng)914，處理器子系統(tǒng)914經(jīng)由總線子系統(tǒng)912與多個(gè)周圍設(shè)備通信。這些周圍設(shè)備可以包括存儲(chǔ)子系統(tǒng)924 (包括存儲(chǔ)器子系統(tǒng)926和文件存儲(chǔ)子系統(tǒng)928)、用戶接口輸入設(shè)備922、用戶接口輸出設(shè)備920、和網(wǎng)絡(luò)接口子系統(tǒng)926。輸入設(shè)備和輸出設(shè)備允許與計(jì)算機(jī)系統(tǒng)910的用戶交互。網(wǎng)絡(luò)接口子系統(tǒng)916向外部網(wǎng)絡(luò)提供接口，其包括對(duì)通信網(wǎng)絡(luò)918的接口，并且網(wǎng)絡(luò)接口子系統(tǒng)916經(jīng)由通信網(wǎng)絡(luò)918連接至其它計(jì)算機(jī)系統(tǒng)中的相應(yīng)接口設(shè)備。通信網(wǎng)絡(luò)918可以包括許多互聯(lián)的計(jì)算機(jī)系統(tǒng)和通信鏈路。這些通信鏈路可以是有線鏈接、光學(xué)鏈接、無線鏈接或用于信息通信的任何其它裝置。盡管在一種實(shí)施方式中通信網(wǎng)絡(luò)是因特網(wǎng)，但是在其它一些實(shí)施方式中通信網(wǎng)絡(luò)918可以是任何合適的計(jì)算機(jī)網(wǎng)絡(luò)。網(wǎng)絡(luò)接口的物理硬件部件有時(shí)指代網(wǎng)絡(luò)接口卡(NIC)，但是它們不需為卡的形式例如，它們的形式可以是直接裝配在母板上的集成電路(IC)和連接器，或者是在計(jì)算機(jī)系統(tǒng)的具有其它部件的單個(gè)集成電路芯片上制造的宏單元。用戶接口輸入設(shè)備922可以包括鍵盤、指點(diǎn)設(shè)備(諸如鼠標(biāo)、軌跡球、觸摸板、或圖形寫字板、掃描器、在顯示設(shè)備中包含的觸摸屏)、音頻輸入設(shè)備(諸如語音識(shí)別系統(tǒng)、麥克風(fēng))，以及其它類型的輸入設(shè)備?？傮w而言，術(shù)語“輸入設(shè)備”的使用意在包括將信息輸入計(jì)算機(jī)系統(tǒng)910或輸入至計(jì)算機(jī)網(wǎng)絡(luò)918上的所有可能的設(shè)備類型和方法。用戶接口輸出設(shè)備920可以包括顯示器子系統(tǒng)、打印機(jī)、傳真機(jī)器、或諸如音頻輸出設(shè)備之類的非視覺顯示器。顯示器子系統(tǒng)可包括陰極射線管(CRT)、諸如液晶顯示器(LCD)之類的平板設(shè)備、投影設(shè)備、或用于產(chǎn)生可視圖像的其它一些裝置。顯示器子系統(tǒng)還可以提供諸如經(jīng)由音頻輸出設(shè)備的非視覺顯示器?？傮w而言，術(shù)語“輸出設(shè)備”的使用意在包括將信息從計(jì)算機(jī)系統(tǒng)910輸出至用戶或輸出至另一機(jī)器或計(jì)算機(jī)系統(tǒng)的所有可能的設(shè)備類型和方法。存儲(chǔ)子系統(tǒng)924存儲(chǔ)提供本發(fā)明某些方面的功能性的基本編程和數(shù)據(jù)結(jié)構(gòu)。例如，實(shí)施圖7中計(jì)算機(jī)實(shí)施的步驟的功能性的各種模塊可以存儲(chǔ)在存儲(chǔ)子系統(tǒng)924中。這些軟件模塊一般由處理器子系統(tǒng)914執(zhí)行。存儲(chǔ)器子系統(tǒng)926典型地包括許多存儲(chǔ)器，其包括用于存儲(chǔ)程序執(zhí)行期間的指令和數(shù)據(jù)的主隨機(jī)存取存儲(chǔ)器(RAM) 930和存儲(chǔ)固定指令的只讀存儲(chǔ)器(ROM) 932。文件存儲(chǔ)子系統(tǒng)928提供用于程序和數(shù)據(jù)文件的永久存儲(chǔ)，并且可以包括硬盤驅(qū)動(dòng)、與關(guān)聯(lián)的可移動(dòng)介質(zhì)一起的軟盤驅(qū)動(dòng)、CD ROM驅(qū)動(dòng)、光學(xué)驅(qū)動(dòng)或可移動(dòng)的介質(zhì)盒。實(shí)施本發(fā)明的某些實(shí)施方式的功能性的數(shù)據(jù)庫和模塊可以設(shè)置在諸如一個(gè)或多個(gè)CD-ROM之類的計(jì)算機(jī)可讀介質(zhì)上(或者可以已經(jīng)由通信網(wǎng)絡(luò)918傳輸至計(jì)算機(jī)系統(tǒng)910)，并且可以由文件存儲(chǔ)子系統(tǒng)928存儲(chǔ)。主存儲(chǔ)器926除其它東西之外還包括計(jì)算機(jī)指令，當(dāng)由處理器子系統(tǒng)914執(zhí)行該計(jì)算機(jī)指令時(shí)使計(jì)算機(jī)系統(tǒng)如本文所述的操作或執(zhí)行功能。如本文所用的那樣，描述為在“主機(jī)”或“計(jì)算機(jī)”中或上運(yùn)行的處理和軟件在處理器子系統(tǒng)914上響應(yīng)于主機(jī)存儲(chǔ)器子系統(tǒng)926 (包括用于這類指令和數(shù)據(jù)的任何其它本地或遠(yuǎn)程存儲(chǔ))中的計(jì)算機(jī)指令和數(shù)據(jù)運(yùn)行?？偩€子系統(tǒng)912提供用于讓計(jì)算機(jī)系統(tǒng)910的各種部件和子系統(tǒng)根據(jù)期望彼此通信的裝置。盡管總線子系統(tǒng)912示意地示出為單個(gè)總線，但是總線子系統(tǒng)的備選實(shí)施方式可以使用多個(gè)總線。計(jì)算機(jī)系統(tǒng)910自身可以具有變化的類型，其包括個(gè)人計(jì)算機(jī)、便攜式計(jì)算機(jī)、工作站、計(jì)算機(jī)終端、網(wǎng)絡(luò)計(jì)算機(jī)、電視機(jī)、大型計(jì)算機(jī)和任何其它數(shù)據(jù)處理系統(tǒng)或用戶設(shè)備。由于計(jì)算機(jī)和網(wǎng)絡(luò)的不斷變化特性，圖9中所示的計(jì)算機(jī)系統(tǒng)910的描述意在僅作為為了圖示本發(fā)明優(yōu)選實(shí)施方式的具體例子。可以有具有比圖9所示的計(jì)算機(jī)系統(tǒng)的部件更多或 更少的計(jì)算機(jī)系統(tǒng)910的許多其它配置。還如本文所使用的那樣,如果前導(dǎo)子值(predecessor value)影響給定值,則給定值“響應(yīng)”于前導(dǎo)子值。如果存在干擾處理的元件、步驟或時(shí)間段，但給定值仍然可以“響應(yīng)”于前導(dǎo)子值。如果干擾元件或步驟組合多于一個(gè)的值，則處理元件或步驟的輸出被認(rèn)為是“響應(yīng)”于每個(gè)值輸入。如果給定值與前導(dǎo)子值相同，則這僅是退化情形，其中給定值仍被認(rèn)為“響應(yīng)”于前導(dǎo)子值。類似地定義給定值對(duì)另一值的“依賴性”。已經(jīng)提供了上述的本發(fā)明的優(yōu)選實(shí)施方式的說明用于圖示和說明。這不意在將本發(fā)明窮盡或限制至所公開的精確形式。顯然，許多修改和變化對(duì)本領(lǐng)域技術(shù)人員是顯而易見的。尤其，并且沒有限制，所描述的、建議的或通過在本申請(qǐng)的背景部分引用并入的變化的任何一個(gè)和全部通過引用至本發(fā)明的實(shí)施方式的此處說明中明確地并入。選擇和描述本文所述的實(shí)施方式以最好地說明本發(fā)明的原理和其實(shí)際應(yīng)用，從而使本領(lǐng)域的其它技術(shù)人員理解本發(fā)明用于多種實(shí)施方式并且具有適合在特定使用中考慮的各種修改。意在本發(fā)明的范圍由接下來的權(quán)利要求及其等同體限定。
權(quán)利要求
1.一種集成電路器件，包括 襯底，包括穿過所述襯底的過孔； 所述過孔中的應(yīng)變的導(dǎo)電第一材料，所述第一材料傾向于引入第一應(yīng)力至所述襯底中；以及 所述過孔中的應(yīng)變的第二材料，所述第二材料傾向于引入第二應(yīng)力至所述襯底中，所述第二應(yīng)力至少在所述襯底的目標(biāo)區(qū)域內(nèi)至少部分抵消所述第一應(yīng)力。
2.根據(jù)權(quán)利要求I所述的器件，其中在所述目標(biāo)區(qū)域內(nèi)由所述第一應(yīng)力和所述第二應(yīng)力產(chǎn)生的凈應(yīng)力具有小于所述第一應(yīng)力的量值的量值。
3.根據(jù)權(quán)利要求I所述的器件，其中在所述目標(biāo)區(qū)域內(nèi)由所述第一應(yīng)力和所述第二應(yīng)力產(chǎn)生的所述凈應(yīng)力基本上為零。
4.根據(jù)任一前述權(quán)利要求所述的器件，其中所述第一應(yīng)力和第二應(yīng)力之一在其徑向分量上是壓縮的，而另一應(yīng)力在其徑向分量上是拉伸的。
5.根據(jù)任一前述權(quán)利要求所述的器件，還包括晶體管，所述晶體管至少部分地位于所述襯底的目標(biāo)區(qū)域內(nèi)。
6.根據(jù)任一前述權(quán)利要求所述的器件，其中所述目標(biāo)區(qū)域圍繞所述過孔。
7.根據(jù)任一前述權(quán)利要求所述的器件，其中所述第二材料圍繞所述過孔中的所述第一材料。
8.根據(jù)任一前述權(quán)利要求所述的器件，其中所述襯底是晶態(tài)的，其中所述過孔限定所述襯底的、圍繞所述過孔的內(nèi)部側(cè)壁，并且其中所述第二材料在所述過孔的內(nèi)部側(cè)壁上外延生長。
9.根據(jù)權(quán)利要求8所述的器件，其中所述襯底是硅，并且所述第二材料為SiGe。
10.根據(jù)任一前述權(quán)利要求所述的器件，還包括在所述過孔中的緩沖材料，并且所述緩沖材料分隔所述第一材料和所述第二材料，所述緩沖材料傾向于吸收所述第一材料和所述第二材料中一者或者兩者的應(yīng)變的一部分。
11.根據(jù)權(quán)利要求10所述的器件，其中所述緩沖材料包括Si02。
12.根據(jù)任一前述權(quán)利要求所述的器件，還包括在所述過孔中的電介質(zhì)材料，并且所述電介質(zhì)材料圍繞所述第一材料。
13.根據(jù)權(quán)利要求12所述的器件，其中所述電介質(zhì)材料分隔所述第一材料和所述第二材料，并且傾向于吸收所述第一材料和所述第二材料中的一者或兩者的應(yīng)變的一部分。
14.一種根據(jù)任一前述權(quán)利要求所述的方法，其中所述第二材料未摻雜有雜質(zhì)。
15.—種集成電路器件,包括 硅襯底，包括穿過所述硅襯底的過孔； 所述過孔中的金屬導(dǎo)體；以及 所述過孔中的SiGe套管，所述SiGe套管圍繞所述導(dǎo)體。
16.根據(jù)權(quán)利要求15所述的器件，其中所述過孔限定所述襯底的、圍繞所述過孔的內(nèi)部側(cè)壁，并且所述SiGe在所述襯底的、在所述過孔中的內(nèi)部側(cè)壁上外延生長。
17.根據(jù)權(quán)利要求15至16中任一項(xiàng)所述的器件，還包括所述過孔中的電介質(zhì)阻擋物套管，所述電介質(zhì)阻擋物套管圍繞所述金屬導(dǎo)體。
18.根據(jù)權(quán)利要求17所述的器件，其中所述電介質(zhì)阻擋物套管將所述SiGe套管與所述金屬導(dǎo)體分隔。
19.根據(jù)權(quán)利要求17至18中任一項(xiàng)所述的器件，其中所述電介質(zhì)阻擋物套管包括Si02。
20.根據(jù)權(quán)利要求15所述的器件，其中所述過孔限定所述襯底的、圍繞所述過孔的內(nèi)部側(cè)壁， 其中所述SiGe在所述硅襯底的、在所述過孔中的內(nèi)部側(cè)壁上外延生長， 還包括在所述過孔中Si02套管,所述Si02套管圍繞所述金屬導(dǎo)體并且將所述SiGe套管與所述金屬導(dǎo)體分隔。
21.一種根據(jù)權(quán)利要求15至20中任一項(xiàng)所述的方法，其中所述SiGe套管未摻雜有雜質(zhì)。
22.一種用于形成集成電路器件的方法，包括如下步驟 提供襯底，所述襯底包括穿過所述襯底的過孔； 提供在所述過孔中的應(yīng)變的導(dǎo)電第一材料，所述第一材料傾向于引入第一應(yīng)力至所述襯底中；以及 提供在所述過孔中的應(yīng)變的第二材料，所述第二材料傾向于引入第二應(yīng)力至所述襯底中，所述第二應(yīng)力至少在所述襯底的目標(biāo)區(qū)域內(nèi)至少部分地抵消所述第一應(yīng)力。
23.根據(jù)權(quán)利要求22所述的方法，還包括仿真所述導(dǎo)電材料傾向于引入所述襯底中的應(yīng)力分布的步驟， 并且其中提供在所述過孔中的應(yīng)變的第二材料的所述步驟包括提供具有基于來自所述仿真步驟的所述應(yīng)力分布的物理特征的第二材料的步驟。
24.根據(jù)權(quán)利要求22至23中任一項(xiàng)所述的方法，其中在所述目標(biāo)區(qū)域內(nèi)由所述第一應(yīng)力和所述第二應(yīng)力產(chǎn)生的凈應(yīng)力具有小于第一應(yīng)力的量值的量值。
25.根據(jù)權(quán)利要求22至23中任一項(xiàng)所述的方法，其中在所述目標(biāo)區(qū)域內(nèi)由所述第一應(yīng)力和所述第二應(yīng)力產(chǎn)生的所述凈應(yīng)力基本上為零。
26.根據(jù)權(quán)利要求22至25中任一項(xiàng)所述的方法，其中所述第一應(yīng)力和第二應(yīng)力之一在其徑向分量上是壓縮的，而另一應(yīng)力在其徑向分量上是拉伸的。
27.根據(jù)權(quán)利要求22至26中任一項(xiàng)所述的方法，還包括至少部分地在所述襯底的部分目標(biāo)區(qū)域內(nèi)形成晶體管的步驟。
28.根據(jù)權(quán)利要求22至27中任一項(xiàng)所述的方法，其中所述目標(biāo)區(qū)域圍繞所述過孔。
29.根據(jù)權(quán)利要求22至28中任一項(xiàng)所述的方法，其中所述第二材料圍繞在所述過孔中的所述第一材料。
30.根據(jù)權(quán)利要求22至29中任一項(xiàng)所述的方法，其中所述襯底是晶態(tài)的，其中所述過孔限定所述襯底的、圍繞所述過孔的內(nèi)部側(cè)壁，以及其中提供在所述過孔中的應(yīng)變的第二材料的步驟包括在所述過孔的內(nèi)部側(cè)壁上外延生長所述第二材料的步驟。
31.根據(jù)權(quán)利要求22至30中任一項(xiàng)所述的方法，其中所述襯底是硅，并且其中所述第二材料為SiGe。
32.根據(jù)權(quán)利要求31所述的方法，其中所述SiGe套管未摻雜有雜質(zhì)。
33.根據(jù)權(quán)利要求22至32中任一項(xiàng)所述的方法，還包括提供在所述過孔中的緩沖材料的步驟，所述緩沖材料將所述第一材料和所述第二材料分隔，所述緩沖材料傾向于吸收所述第一材料和所述第二材料中一者或者兩者的應(yīng)變的一部分。
34.根據(jù)權(quán)利要求33所述的方法，其中所述緩沖材料包括Si02。
35.根據(jù)權(quán)利要求22至34中任一項(xiàng)所述的方法，還包括提供在所述過孔中并且圍繞所述第一材料的電介質(zhì)材料的步驟。
36.根據(jù)權(quán)利要求35所述的方法，其中所述電介質(zhì)材料將所述第一材料和所述第二材料分隔，并且所述電介質(zhì)材料傾向于吸收所述第一材料和所述第二材料中的一者或兩者的應(yīng)變的一部分。
37.一種用于形成集成電路的方法，包括如下步驟 提供硅襯底，所述硅襯底包括穿過所述硅襯底的過孔； 形成在所述過孔中的金屬導(dǎo)體；以及 形成在所述過孔中并且圍繞所述導(dǎo)體的SiGe套管。
38.根據(jù)權(quán)利要求37所述的方法，其中所述過孔限定所述襯底的、圍繞所述過孔的內(nèi)部側(cè)壁， 并且其中形成SiGe套管的步驟包括在所述硅襯底的、在所述過孔中的內(nèi)部側(cè)壁上外延生長SiGe套管的步驟。
39.根據(jù)權(quán)利要求38所述的方法，還包括仿真所述金屬導(dǎo)體材料傾向于引入所述襯底的應(yīng)力分布的步驟，以及基于來自所述仿真步驟的所述應(yīng)力分布來確定期望的Ge摩爾分?jǐn)?shù)的步驟， 并且其中外延生長SiGe套管的步驟包括生長所述SiGe以展現(xiàn)所述期望的Ge摩爾分?jǐn)?shù)的步驟。
40.根據(jù)權(quán)利要求38所述的方法，還包括仿真所述金屬導(dǎo)體傾向于引入至所述襯底的應(yīng)力分布的步驟， 并且其中外延生長所述SiGe套管的步驟包括基于來自所述仿真步驟的應(yīng)力分布將所述SiGe生長至徑向厚度的步驟。
41.根據(jù)權(quán)利要求37至40中任一項(xiàng)所述的方法，還包括形成在所述過孔中并且圍繞所述金屬導(dǎo)體的材料的步驟。
42.根據(jù)權(quán)利要求41所述的方法，其中所述電介質(zhì)阻擋物套管將所述SiGe套管與所述金屬導(dǎo)體分隔。
43.根據(jù)權(quán)利要求42所述的方法，其中所述電介質(zhì)阻擋物套管包括Si02。
44.根據(jù)權(quán)利要求37所述的方法，其中所述過孔限定所述襯底的、圍繞所述過孔的內(nèi)部側(cè)壁， 還包括形成在所述過孔中的Si02套管的步驟，所述Si02套管圍繞所述金屬導(dǎo)體并且將所述SiGe套管與所述金屬導(dǎo)體分隔， 還包括仿真所述金屬導(dǎo)體傾向于引入至所述襯底的應(yīng)力分布的步驟， 以及還包括基于來自所述仿真步驟的所述應(yīng)力分布確定期望的Ge摩爾分?jǐn)?shù)的步驟， 以及其中形成SiGe套管的步驟包括基于來自所述仿真步驟的所述應(yīng)力分布在所述硅襯底的、在所述過孔中的內(nèi)部側(cè)壁上外延生長的SiGe套管生長至徑向厚度并且從而所述SiGe展現(xiàn)所述期望的Ge摩爾分?jǐn)?shù)的步驟。
45.根據(jù)權(quán)利要求37至44中任一項(xiàng)所述的方法，其中所述SiGe套管未摻雜有雜質(zhì)。
全文摘要
總體而言，一種集成電路器件，包括襯底，該襯底包括穿過該襯底的過孔，位于過孔中的應(yīng)變的導(dǎo)電第一材料和位于過孔中的應(yīng)變的第二材料，該第一材料傾向于引入第一應(yīng)力至所述襯底中，該第二材料傾向于引入第二應(yīng)力至所述襯底中，第二應(yīng)力至少部分抵消所述第一應(yīng)力。在一個(gè)實(shí)施方式中，在硅晶片的過孔的內(nèi)部側(cè)壁上外延生長SiGe。隨后在所述SiGe的內(nèi)側(cè)表面上形成SiO2，并且金屬形成至中心。由SiGe引入的應(yīng)力傾向于抵消由金屬引入的應(yīng)力，從而減少或消除硅中的不期望的應(yīng)力，并且允許晶體管非常接近TSV放置。
文檔編號(hào)H01L21/768GK102742000SQ201180007733
公開日2012年10月17日 申請(qǐng)日期2011年1月10日 優(yōu)先權(quán)日2010年1月14日
發(fā)明者V·莫洛茲 申請(qǐng)人:新思科技有限公司