專利名稱：掩模圖案的形成方法以及半導(dǎo)體裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種掩模圖案的形成方法以及半導(dǎo)體裝置的制造方法。
背景技術(shù)：
隨著半導(dǎo)體裝置的高集成化，制造エ藝中所要求的布線、分離帶區(qū)域的尺寸傾向于微細(xì)化。通過光刻技術(shù)形成由光致抗蝕劑膜(以下稱為“抗蝕劑膜”)構(gòu)成的線部(Line)以規(guī)定的間隔排列而成的圖案，將形成的圖案用作掩模圖案對被蝕刻膜進(jìn)行蝕刻，由此形成這種微細(xì)的圖案。關(guān)于最近的半導(dǎo)體裝置的微細(xì)化，甚至要求尺寸為超過光刻技術(shù)的分辨率極限。
作為具有超過光刻技術(shù)的分辨率極限的尺寸的微細(xì)的掩膜圖案的形成方法，存在一種所謂的雙圖案形成法。在雙圖案形成法中，分兩個階段形成圖案，即第一圖案形成エ序和在該第一圖案形成エ序之后進(jìn)行的第二圖案形成エ序。關(guān)于雙圖案形成法，通過該以兩個階段形成圖案來形成與用一次形成圖案的方式形成掩模圖案時相比具有更微細(xì)的線寬和空間寬度(space width)的掩模圖案。另外，還已知如下ー種方法作為雙圖案形成法之一通過將在作為芯材的線部的兩側(cè)形成的側(cè)壁部作為掩模進(jìn)行使用的SWP(Side Wall Patterning :側(cè)壁圖案形成)法，來形成與包括作為芯材的原始線部的圖案相比具有更微細(xì)的排列間隔的掩膜圖案。關(guān)于該方法，首先形成抗蝕劑膜并形成線部排列而成的抗蝕劑圖案，之后以均等地覆蓋線部的表面的方式來形成氧化硅膜等。然后，進(jìn)行回蝕使得僅在覆蓋線部的側(cè)面的側(cè)壁部上殘留氧化硅膜，之后去除線部，將殘留的側(cè)壁部即氧化硅膜作為掩模圖案(例如，參照專利文獻(xiàn)I)。通過這樣，形成具有超過光刻技術(shù)的分辨率極限的尺寸的微細(xì)的掩模圖案。專利文獻(xiàn)I :日本特開2009-99938號公報

發(fā)明內(nèi)容
_6] 發(fā)明要解決的問題另外，如上所述，在通過SWP方法來形成超過光刻技術(shù)的分辨率極限的微細(xì)的掩模圖案的情況下，存在如下的問題。在上述掩模圖案的形成方法中，當(dāng)形成氧化硅膜或者對形成的氧化硅膜進(jìn)行回蝕吋，構(gòu)成芯材的抗蝕劑膜所形成的線部容易暴露于等離子體。暴露于等離子體的抗蝕劑膜與等離子體發(fā)生反應(yīng)，因此線部的表面存在粗糙或者發(fā)生變形的情況，其結(jié)果是，有時線部的側(cè)壁的平坦性劣化或者線部的線寬減小。如果線部的側(cè)壁的平坦性劣化，則覆蓋線部的側(cè)面的氧化硅膜也不能平坦性良好地進(jìn)行成膜，因此不能使由殘留的側(cè)壁部構(gòu)成的掩模圖案的形狀均勻且精度優(yōu)良。另外，當(dāng)線部的線寬減小時，覆蓋線部的側(cè)面的側(cè)壁部可能朝ー個方向傾斜、或者倒塌。在任何ー種情況下都不能均勻且高精度地形成側(cè)壁部的形狀，因此當(dāng)將包括側(cè)壁部的掩模圖案作為掩模來進(jìn)行下層的蝕刻時，不能使通過蝕刻形成的形狀均勻且精度優(yōu)良。
本發(fā)明是鑒于上述問題而完成的，其提供如下一種掩模圖案的形成方法以及半導(dǎo)體裝置的制造方法在通過SWP方法形成更加微細(xì)的掩模圖案的情況下，能夠在將用于形成側(cè)壁部的氧化硅膜進(jìn)行成膜以及對該氧化硅膜進(jìn)行回蝕時防止由抗蝕劑膜構(gòu)成的芯材發(fā)生變形。用于解決問題的方案根據(jù)本發(fā)明的ー實施例，提供一種掩模圖案的形成方 法，該方法包括以下エ序第ー圖案形成エ序，通過將由隔著反射防止膜而形成在基板上的抗蝕劑膜構(gòu)成的第一線部作為掩模對上述反射防止膜進(jìn)行蝕刻，來形成包括第二線部的圖案，該第二線部包括上述抗蝕劑膜和上述反射防止膜；照射エ序，對上述抗蝕劑膜照射電子；氧化硅膜成膜エ序，在上述第一圖案形成エ序和上述照射エ序之后，以均等地覆蓋上述第二線部的方式形成氧化硅膜；回蝕エ序，從上述第二線部的上部去除上述氧化硅膜，并且對上述氧化硅膜進(jìn)行回蝕，以使該氧化硅膜作為第二線部的側(cè)壁部殘留；以及第ニ圖案形成エ序，在上述回蝕エ序之后，通過對上述第二線部進(jìn)行灰化，來形成包括第三線部的掩模圖案，該第三線部由上述氧化硅膜構(gòu)成并作為上述側(cè)壁部而殘留。發(fā)明的效果根據(jù)本發(fā)明，在通過SWP方法形成更加微細(xì)的掩模圖案的情況下，能夠在將用于形成側(cè)壁部的氧化硅膜進(jìn)行成膜以及對該氧化硅膜進(jìn)行回蝕時防止由抗蝕劑膜構(gòu)成的芯材發(fā)生變形。


圖I是表示第一實施方式所涉及的等離子體處理裝置的概要截面圖。圖2是表示對等離子體處理裝置的各部以及整個流程進(jìn)行控制的控制部的一例的圖。圖3是用于說明第一實施方式所涉及的掩模圖案的形成方法以及半導(dǎo)體裝置的制造方法的流程圖。圖4A的(ar(c)是用于說明第一實施方式所涉及的掩模圖案的形成方法以及半導(dǎo)體裝置的制造方法的圖，示意性地示出各エ序中的晶圓的狀態(tài)。圖4B的(dr(f)是繼圖4A之后，用于說明第一實施方式所涉及的掩模圖案的形成方法以及半導(dǎo)體裝置的制造方法的圖，示意性地示出各エ序中的晶圓的狀態(tài)。圖4C的(gr(i)是繼圖4B之后，用于說明第一實施方式所涉及的掩模圖案的形成方法以及半導(dǎo)體裝置的制造方法的圖，示意性地示出各エ序中的晶圓的狀態(tài)。圖5是用于說明在第一實施方式中，通過對線部照射電子所進(jìn)行的改性處理的原理的示意圖。圖6是利用曲線圖來表示電子被照射到抗蝕劑時的電子能量與電子侵入深度之間的通論關(guān)系的圖。圖7的(ar(c)示意性地表示利用以往的掩模圖案的形成方法以及半導(dǎo)體裝置的制造方法一直進(jìn)行到回蝕エ序后的晶圓的截面圖。圖8是用于對第一實施方式所涉及的掩模圖案的形成方法以及半導(dǎo)體裝置的制造方法的其它例子的各エ序的過程進(jìn)行說明的流程圖。
圖9是示意性地表示設(shè)置有密部Al和疏部A2的晶圓的截面圖。圖10是表示第二實施方式所涉及的等離子體處理裝置的概要截面圖。
具體實施例方式接著，結(jié)合附圖對用于實施本發(fā)明的方式進(jìn)行說明。(第一實施方式)參照圖I 圖9對本發(fā)明的第一實施方式所涉及的掩模圖案的形成方法以及半導(dǎo)體裝置的制造方法進(jìn)行說明。首先，參照圖I和圖2對適于實施本發(fā)明的第一實施方式所涉及的掩模圖案的形成方法以及半導(dǎo)體裝置的制造方法的、本實施方式所涉及的等離子體處理裝置進(jìn)行說明。 當(dāng)參照圖I時，等離子體處理裝置100構(gòu)成為電容耦合型的等離子體蝕刻裝置，例如具有鋁或者不銹鋼等金屬制的圓筒型腔室(處理容器)10。腔室10接地。在腔室10內(nèi)，例如載置作為被處理基板的半導(dǎo)體晶圓W(以下稱為“晶圓W” )的圓板狀的基座12作為下部電極被水平地配置。該基座12例如由鋁構(gòu)成，且被從腔室10的底部朝垂直上方延伸的絕緣性的筒狀支承部14支承著。在沿著該筒狀支承部14的外周從腔室10的底部朝垂直上方延伸的導(dǎo)電性的筒狀支承部(內(nèi)壁部)16與腔室10的側(cè)壁之間形成有環(huán)狀的排氣通路18。在該排氣通路18的入口處安裝有環(huán)狀的排氣環(huán)(隔板)20，在排氣通路18的底部設(shè)置有排氣ロ 22。排氣裝置26經(jīng)由排氣管24與排氣ロ 22相連接。排氣裝置26具有渦輪分子泵等真空泵，能夠進(jìn)行排氣以至腔室10內(nèi)的處理空間達(dá)到期望的真空度。在腔室10的側(cè)壁安裝有用于開閉晶圓W的輸入輸出口的閘閥28。高頻電源30經(jīng)由匹配器32和下部供電棒36與基座12電連接。高頻電源30輸出高頻電力。該高頻電カ具有有助于吸引離子的頻率(通常為13.56MHz以下)，吸引離子是將離子吸引到基座12上的晶圓W。匹配器32能夠?qū)Ω哳l電源30與負(fù)載(主要是電扱、等離子體、腔室)之間的阻抗進(jìn)行匹配，且自動地校正匹配阻抗。在基座12上載置有作為處理對象的晶圓W?；?2具有比晶圓W的直徑大的直徑。另外，在基座12上設(shè)置有包圍被載置在基座12上的晶圓W的聚焦環(huán)(校正環(huán))38。在基座12的上表面設(shè)置有用于吸附晶圓的靜電卡盤40。在靜電卡盤40的膜狀或者板狀的電介質(zhì)中夾持有片狀或者網(wǎng)格狀的導(dǎo)電體。配置在腔室10的外部的直流電源42經(jīng)由開關(guān)44和供電線46與該導(dǎo)電體電連接。能夠通過由直流電源42施加的直流電壓以庫侖カ將晶圓W吸附保持在靜電卡盤40上。在基座12上設(shè)置有溫度分布調(diào)整部120。溫度分布調(diào)整部120具有加熱器121a、121b、加熱器用電源122a、122b、溫度計123a、123b以及制冷劑流路124a、124b。在基座12的內(nèi)部的中心區(qū)域設(shè)置有中心側(cè)加熱器121a，在中心側(cè)加熱器121a的外側(cè)設(shè)置有外周側(cè)加熱器121b。中心側(cè)加熱器121a連接有中心側(cè)加熱器用電源122a，外周側(cè)加熱器121b連接有外周側(cè)加熱器用電源122b。中心側(cè)加熱器用電源122a和外周側(cè)加熱器用電源122b分別獨立地調(diào)節(jié)向中心側(cè)加熱器121a和外周側(cè)加熱器121b提供的電力，由此能夠使基座12上產(chǎn)生沿半徑方向的期望的溫度分布。由此，能夠使晶圓W上產(chǎn)生沿半徑方向的期望的溫度分布。另外，在基座12的內(nèi)部設(shè)置有中心側(cè)溫度計123a和外周側(cè)溫度計123b。中心側(cè)溫度計123a和外周側(cè)溫度計123b對基座12的中心區(qū)域和外周區(qū)域的溫度進(jìn)行測量，由此能夠?qū)С鼍AW的中心區(qū)域和外周區(qū)域的溫度。表示由中心側(cè)溫度計123a和外周側(cè)溫度計123b測量出的溫度的信號被發(fā)送到溫度控制部127。溫度控制部127對中心側(cè)加熱器用電源122a和外周側(cè)加熱器用電源122b的輸出進(jìn)行調(diào)整，使得根據(jù)測量出的溫度導(dǎo)出的晶圓W的溫度為目標(biāo)溫度。另外，溫度控制部127與后述的控制部130相連接。并且，在基座12的內(nèi)部的中心區(qū)域還設(shè)置有中心側(cè)制冷劑流路124a，在中心側(cè)制冷劑流路124a的外側(cè)設(shè)置有外周側(cè)制冷劑流路124b。而且，由未圖示的冷凍單元分別循環(huán)供給不同溫度的制冷劑。具體地說 ，制冷劑從中心側(cè)導(dǎo)入管125a被導(dǎo)入中心側(cè)制冷劑流路124a，在中心側(cè)制冷劑流路124a中進(jìn)行循環(huán)之后，通過中心側(cè)排出管126a從中心側(cè)制冷劑流路124a排出。另外,制冷劑從外周側(cè)導(dǎo)入管125b被導(dǎo)入外周側(cè)制冷劑流路124b,在外周側(cè)制冷劑流路124b中進(jìn)行循環(huán)之后,通過外周側(cè)排出管126b從外周側(cè)制冷劑流路124b排出。作為制冷劑，例如能夠使用冷卻水、碳氟化合物系的液體等?；?2通過利用中心側(cè)加熱器121a和外周側(cè)加熱器121b進(jìn)行加熱以及利用制冷劑進(jìn)行冷卻來調(diào)整溫度。因而，晶圓W也包含由來自等離子體的輻射、等離子體中含有的離子的照射等產(chǎn)生的加熱量，通過與基座12之間進(jìn)行熱量的交換來將晶圓W調(diào)整為規(guī)定的溫度。另外，在本實施方式中，在基座12的中心區(qū)域具有中心加熱器121a和中心側(cè)制冷劑流路124a，在它們的外側(cè)具有外周側(cè)加熱器121b和外周側(cè)制冷劑流路124b。因而，晶圓W能夠在中心側(cè)和外周側(cè)獨立地調(diào)整溫度，從而能夠?qū)AW的面內(nèi)的溫度分布進(jìn)行調(diào)整。另外，在本實施方式中，為了進(jìn)ー步提高晶圓W的溫度分布的精度，來自未圖示的傳熱氣體供給部的傳熱氣體、例如He (氦)氣經(jīng)由氣體供給管54和基座12內(nèi)部的氣體通路56被供給至靜電卡盤40與晶圓W之間。在腔室10的頂部與基座12平行相向地設(shè)置有兼用作簇射頭的上部電極60。上部電極(簇射頭)60具有電極板62，其與基座12相向；以及電極支承體64，其以能夠從電極板62的背后(上方)裝卸的方式來支承該電極板62。另外，在電極支承體64的內(nèi)部設(shè)置有氣體擴(kuò)散室66。在電極支承體64和電極板62上形成有多個與氣體擴(kuò)散室66和腔室10的內(nèi)部空間相連通的氣體排出孔68。電極板62與基座12之間的空間成為等離子體生成空間或者處理空間PS。氣體擴(kuò)散室66經(jīng)由氣體供給管70與處理氣體供給部72相連接。上部電極60的電極板62在處理時暴露于等離子體，因此優(yōu)選使用即使因受到來自等離子體的離子沖擊而發(fā)生濺射也不會對エ藝造成惡劣影響的材料來制作該電極板62。另外，在本實施方式中，電極板62 (特別是其表面)作為DC施加部件而發(fā)揮功能，因此優(yōu)選針對直流電源具有良好的導(dǎo)電性。作為這樣的材料，例如具有Si、SiC等含有Si的導(dǎo)電材料、C(碳)。另外，例如可以利用被進(jìn)行鋁陽極化處理后的鋁來構(gòu)成電極支承體64。上部電極60隔著上部電極60與腔室10之間的環(huán)狀的絕緣體65被安裝于腔室10。上部電極60通過絕緣體65而電懸浮于腔室10。高頻電源74經(jīng)由匹配器76和上部供電棒78與上部電極60電連接。高頻電源74輸出有助于生成等離子體的頻率(通常為40MHz以上)的高頻電力。匹配器76能夠?qū)Ω哳l電源74與負(fù)載(主要是電極、等離子體、腔室)之間的阻抗進(jìn)行匹配，且自動地調(diào)整匹配阻杭。
設(shè)置在腔室10的外部的可變直流電源80的輸出端子經(jīng)由開關(guān)82和直流供電線84與上部電極60電連接。可變直流電源80例如能夠輸出-2000疒+1000V的直流電壓VDC。設(shè)置在直流供電線84的途中的濾波器電路86允許來自可變直流電源80的直流電壓Vdc通過濾波器電路86并施加于上部電極60。另ー方面，濾波器電路86能夠?qū)⒏哳l導(dǎo)向接地線。因此，來自基座12的高頻幾乎不會經(jīng)由處理空間PS、上部電極60以及直流供電線84流向可變直流電源80。另外，在腔室10內(nèi)的隔板20的上表面安裝有由例如Si、SiC等導(dǎo)電材料構(gòu)成的環(huán)狀的DC接地部件(直流接地電極)88。DC接地部件88始終經(jīng)由接地線90接地。此外，DC接地部件88不限于設(shè)置在隔板20的上表面，還能夠設(shè)置在面向處理空間PS的位置。例如DC接地部件88可以設(shè)置在筒狀支承部16的頂部附近或者上部電極60的半徑方向外側(cè)。等離子體處理裝置10內(nèi)的各部、例如排氣裝置26、高頻電源30、74、開關(guān)44、82、處 理氣體供給部72、可變直流電源80、未圖示的冷凍單元、未圖示的傳熱氣體供給部等各自的動作以及裝置整體的動作(流程)例如通過由微計算機(jī)構(gòu)成的制御部130來進(jìn)行控制。如圖2所示，控制部130具有經(jīng)由總線150進(jìn)行連接的處理器(CPU) 152、存儲器(RAM) 154、程序存儲裝置(HDD) 156、軟盤或者光盤等的盤驅(qū)動器(DRV) 158、鍵盤、鼠標(biāo)等輸入裝置(KEY) 160、顯示裝置(DIS) 162、網(wǎng)絡(luò)接ロ (COM) 164以及外圍接ロ(I/F)166。處理器(CPU) 152從被裝入盤驅(qū)動器(DRV) 158的軟盤或者光盤等存儲介質(zhì)168讀取所需的程序的代碼并存儲到HDD 156中。或者，也能夠經(jīng)由網(wǎng)絡(luò)接ロ 164從網(wǎng)絡(luò)下載所需的程序。處理器(CPU) 152將要實施的エ藝所需的程序的代碼從程序存儲裝置(HDD) 156加載到工作存儲器(RAM) 154中并執(zhí)行各步驟，進(jìn)行需要的運算處理。然后，處理器(CPU) 152經(jīng)由外圍接ロ(I/F) 166對裝置內(nèi)的各部、特別是排氣裝置26、高頻電源30、74、處理氣體供給部72、可變直流電源80、開關(guān)82、溫度分布調(diào)整部120等進(jìn)行控制。在等離子體處理裝置100中，為了對基座12上的晶圓W進(jìn)行蝕刻加工，從處理氣體供給部72向腔室10內(nèi)導(dǎo)入規(guī)定的流量的含有蝕刻劑氣體的處理氣體，并通過排氣裝置26將腔室10內(nèi)的壓カ調(diào)節(jié)為設(shè)定值。并且，從高頻電源74經(jīng)由匹配器76和上部供電棒78對上部電極60施加用于生成等離子體的第一高頻(40MHz以上)，同時從高頻電源30經(jīng)由匹配器32和下部供電棒36對基座12施加用于吸引離子的第二高頻(13. 56MHz)。另外，接通開關(guān)44，通過靜電吸附カ將晶圓W吸引到靜電卡盤40上。由此，將傳熱氣體(氦氣)封入到晶圓W與靜電卡盤40之間的接觸界面。從上部電極60的氣體排出孔68排出的處理氣體通過被施加于兩電極12、60之間的高頻而在處理空間PS中進(jìn)行等離子化，利用由該等離子體生成的原子團(tuán)、離子將晶圓W上的被加工膜蝕刻成期望的圖案。在該等離子體蝕刻中，由高頻電源74對上部電極60施加第一高頻，該第一高頻具有40MHz以上(更為優(yōu)選的是60MHz以上)的適于生成等離子體的比較高的頻率。由此，能夠使等離子體保持為良好的離解狀態(tài)，實現(xiàn)高密度化，因此，即使在更低壓的條件下也能夠形成高密度等離子體。與此同時，對基座12施加13. 56MHz以下的適于吸引離子的比較低的頻率的第二高頻。由此，能夠?qū)崿F(xiàn)對于晶圓W的被加工膜選擇性高的各向異性蝕刻。另外，在任何等離子體處理中都必須使用用于生成等離子體的第一高頻，但是根據(jù)處理有時不使用用于吸引離子的第二高頻。并且，當(dāng)進(jìn)行等離子體蝕刻吋，由可變直流電源80對上部電極60施加直流電壓(通常在-900疒OV的范圍內(nèi))。由此，還能夠提高等離子體起燃穩(wěn)定性、抗蝕劑選擇性、蝕刻速度、蝕刻均勻性等。接著，參照圖3 圖6對本實施方式所涉及的掩模圖案的形成方法以及半導(dǎo)體裝置的制造方法進(jìn)行說明。首先進(jìn)行層疊エ序SI I。如圖4A的(a)所示，在層疊エ序Sll中，例如在由硅基板構(gòu)成的晶圓W上層疊絕緣膜111、被蝕刻膜112、掩膜113、反射防止膜114以及抗蝕劑膜115。在包括本實施方式所涉及的掩模圖案形成方法的半導(dǎo)體裝置的制造方法中，被蝕刻膜112是最終要蝕刻加工的膜。例如將絕緣膜111設(shè)為氧化硅(SiO2)膜，該氧化硅(SiO2)膜作為柵絕緣膜而發(fā)揮功能并以例如TEOS(四こ氧基硅烷)為原料，在蝕刻加工后，例如能夠?qū)⒈晃g刻膜112設(shè)為作為柵電極而發(fā)揮功能的多晶硅膜。另外，例如能夠?qū)⒈晃g刻膜112的厚度設(shè)為90nm。 掩膜113作為對下層的膜、即被蝕刻膜112進(jìn)行蝕刻時的硬掩模而發(fā)揮功能。由在氧化硅膜成膜エ序S15 (后述)中形成的氧化硅膜116構(gòu)成的第三線部116a的圖案被轉(zhuǎn)印到掩膜113上。另外，當(dāng)對被蝕刻膜112進(jìn)行蝕刻加工時，掩膜113優(yōu)選對于被蝕刻膜112具有高選擇比。即，優(yōu)選使被蝕刻膜112的蝕刻速度與掩膜113的蝕刻速度之比大。作為掩膜113，例如能夠使用SiN膜、SiON膜等無機(jī)膜。另外，例如能夠?qū)⒀谀?13的厚度設(shè)為26nm。反射防止膜114作為使形成在其上面的抗蝕劑膜115曝光時的反射防止膜(Bottom Anti-Reflective Coating ;BARC)而發(fā)揮功能。作為反射防止膜114,例如能夠使用包括被稱為有機(jī)BARC的CxHyOz的膜等。另外，例如能夠?qū)⒎瓷浞乐鼓?14的厚度設(shè)為30nmo抗蝕劑膜115隔著反射防止膜114形成在晶圓W上?？刮g劑膜115被曝光、顯影，來提供作為之后的SWP時的芯材的第一線部115a。作為抗蝕劑膜115，例如能夠使用ArF抗蝕劑。另外，例如能夠?qū)⒖刮g劑膜115的厚度設(shè)為lOOnm。接著，進(jìn)行光刻エ序S12。如圖4A的(b)所示，在光刻エ序S12中，利用光刻技術(shù)形成由抗蝕劑膜115構(gòu)成的第一線部115a。具體地說，通過具有規(guī)定圖案的光掩模(未圖示)使形成在反射防止膜114上的抗蝕劑膜115曝光、顯影，由此能夠形成包括由抗蝕劑膜115構(gòu)成的第一線部115a的圖案。當(dāng)對反射防止膜114進(jìn)行蝕刻時，第一線部115a作為掩模而發(fā)揮功能。第一線部115a具有線寬LI和空間寬度SI，并以間隔Dl (=L1+S1)進(jìn)行排列。對線寬LI和空間寬度SI不作特別地限定，但是例如可以將二者均設(shè)為60nm。此外，線部是指在平面上沿第一方向延伸的構(gòu)造體，且沿著與第一方向正交的第二方向離相鄰的同種類的構(gòu)造體規(guī)定距離地進(jìn)行排列。線寬是指線部的沿著第二方向的長度。空間寬度是指相鄰的兩個線部間的間隔的沿著第二方向的長度。另外，線部的排列間隔是指一個線部的中心與相鄰的線部的中心之間的距離。接著，進(jìn)行掩模圖案形成エ序S13 S18。首先，在第一圖案形成エ序S13中，對晶圓W照射等離子體，將第一線部115a作為掩模對反射防止膜114進(jìn)行蝕刻，該第一線部115a由隔著反射防止膜114形成在晶圓W上的抗蝕劑膜115構(gòu)成。由此，形成包括由抗蝕劑膜115和反射防止膜114構(gòu)成的第二線部114a的圖案。另外，在第一圖案形成エ序S13中，也可以對反射防止膜114進(jìn)行蝕刻，并且裁切第一線部115a，由此形成具有比第一線部115a的線寬LI小的線寬L2的第二線部114a(圖4A的(C))。下面，具體地說明在本實施方式中還同時進(jìn)行第一線部115a的裁切的情況。在第一圖案形成エ序S13中，從等離子體處理裝置100的處理氣體供給部72向腔室10內(nèi)導(dǎo)入適當(dāng)流量的規(guī)定的處理氣體，通過排氣裝置26將腔室10內(nèi)的壓カ調(diào)節(jié)為設(shè)定值。然后，從高頻電源74經(jīng)由匹配器76和上部供電棒78對上部電極60施加用于生成等離子體的第一高頻(40MHz以上)。另外，接通開關(guān)44，通過靜電吸附カ將晶圓W吸引到靜電卡盤40上。由此，將傳熱氣體(氦氣)封入到晶圓W和靜電卡盤40之間的接觸界面。從上部電極60的氣體排出孔68排出的處理氣體通過被施加于兩電極12、60之間的高頻在處理空間PS中進(jìn)行等離子化。在第一圖案形成エ序S13中，作為處理氣體，例如能夠使用CF4、C4F8, CHF3> CH3F, CH2F2等CF系氣體、以及Ar氣體等的混合氣體、或者使用根據(jù)需要對該混合氣體添加氧而得到的氣體等。通過使用上述處理氣體，將由抗蝕劑膜115構(gòu)成的第一線部115a作為掩模對反射防止膜114進(jìn)行蝕刻，并且還對第一線部115a自身進(jìn)行裁切。其結(jié)果是，能夠形成第二線部114a，該第二線部114a由抗蝕劑膜115和反射防止膜114構(gòu)成，且具有比第一線部115a的線寬LI(圖4A的(b))小的線寬L2(圖4A的(C))。即，第一線部115a的線寬LI和空間寬度SI與第二線部114a的線寬L2和空間寬度S2之間的大小關(guān)系是L2〈L1、S2>S1。對L2和S2的值不作特別地限定，例如能夠?qū)2設(shè)為30nm，將S2設(shè)為90nm。在此，當(dāng)由可變直流電源80對上部電極60施加高電壓的負(fù)的直流電壓Vdc時，在上部電極60與等離子體PR之間形成的上部離子鞘層SHu變厚，鞘層電壓Vu為大致與直流電壓相等的大小。由此，致使等離子體PR中的離子(+)在上部離子鞘層SHu的電場中加速而具有大的運動能量。當(dāng)該離子因大的沖擊能量而撞擊上部電極60(電極板62)時，從電極板62釋放出大量二次電子e_。從電極板62釋放出的二次電子e_在上部離子鞘層SHu的電場中朝向與離子相反的方向加速并穿過等離子體PR，進(jìn)ー步橫穿下部離子鞘層SHy以強大的能量射入基座12上的晶圓W的表面。即，對由晶圓W表面的抗蝕劑膜115構(gòu)成的第一線部115a照射電子。通過照射電子，構(gòu)成第一線部115a的抗蝕劑的高分子吸收電子的能量，引起組合變化、結(jié)構(gòu)變化以及交聯(lián)反應(yīng)等。由此，能夠使第一線部115a改性。此時，二次電子e—勻速通過等離子體PR的內(nèi)部，但是下部離子鞘層的鞘層電壓VJ或者自身偏置電壓)越低越好，通常優(yōu)選為100V以下。因而，可以將施加于基座12的第二高頻(13. 56MHz)的功率選定為50W以下，也可以更為優(yōu)選地將其設(shè)為0W。另外，根據(jù)圖5所示的原理，施加于上部電極60的負(fù)的直流電壓Vdc的絕對值越大，則越能夠增強射入由晶圓W上的抗蝕劑膜115構(gòu)成的第一線部115a的電子的能量。其結(jié)果是，能夠使電子在由晶圓W上的抗蝕劑膜115構(gòu)成的第一線部115a中的侵入深度、SP改性深度増加。一般地，理論上已知電子射入抗蝕劑時的電子能量與電子侵入深度之間大致存在圖6所示的比例關(guān)系。根據(jù)該理論，電子能量為600eV時的侵入深度大約為30nm，電子能量為IOOOeV時的侵入深度大約為50nm，電子能量為1500eV時的侵入深度大約為120nm。
其中，在第一圖案形成エ序S13中，當(dāng)施加于上部電極60的負(fù)極性直流電壓Vdc的絕對值過大時，造成反射防止膜114被等離子體過度蝕刻。因此，施加于上部電極60的負(fù)極性直流電壓的絕對值優(yōu)選為規(guī)定的絕對值Vab以下。具體地說，例如能夠?qū)⒁?guī)定的絕對值Vab設(shè)為600V。而且，例如能夠?qū)⒇?fù)極性直流電壓VD。的絕對值設(shè)為600V。另外，在第一圖案形成エ序S13中，可以對被基座12支承的晶圓W的面內(nèi)的溫度分布進(jìn)行調(diào)整。如后文所述，通過該調(diào)整，能夠?qū)AW的面內(nèi)的第二線部114a的線寬L2的分布進(jìn)行控制。接著，進(jìn)行照射エ序S14。如圖4B的⑷所示，在照射エ序S14中，對由抗蝕劑膜115和反射防止膜114構(gòu)成的第二線部114a照射電子。與第一圖案形成エ序S13同樣地，在照射エ序S14中也從處理氣體供給部72向腔室10內(nèi)導(dǎo)入適當(dāng)流量的規(guī)定的處理氣體，通過排氣裝置26將腔室10內(nèi)的壓カ調(diào)節(jié)為設(shè)定值。然后，由高頻電源74經(jīng)由匹配器76和上部供電棒78對上部電極60施加用于生成等 離子體的第一高頻(40MHz以上)。從上部電極60的氣體排出孔68排出的處理氣體通過被施加于兩電極12、60之間的高頻在處理空間PS中進(jìn)行等離子化。但是，照射エ序S14不是為了蝕刻，而是為了使在第一圖案形成エ序S13中形成的第二線部114a改性而進(jìn)行。因而，作為處理氣體，能夠使用具有弱蝕刻能力的處理氣體、例如氫(H2)氣來代替具有強蝕刻能力的處理氣體、例如CF4、C4F8, CHF3> CH3F, CH2F2等CF系氣體、以及Ar氣等的混合氣體等。通過使用上述處理氣體，在照射エ序S14中，由抗蝕劑膜115和反射防止膜114構(gòu)成的第二線部114a的線寬L2幾乎不發(fā)生變化。與第一圖案形成エ序S13同樣地，在照射エ序S14中也是由可變直流電源80將直流電壓Vdc以負(fù)極性的高壓施加于上部電極60。如果對上部電極60施加直流電壓VDC，則等離子體PR中的離子(+)在上部離子鞘層SHu的電場中加速并撞擊上部電極60(電極板62)時的離子沖擊能量增強，通過放電而從電極板62釋放出的二次電子e—增加。而且，從電極板62釋放出的二次電子e_以規(guī)定的高能量射入基座12上的晶圓W的表面。即，對晶圓W表面的由抗蝕劑膜115和反射防止膜114構(gòu)成的第二線部114a所包含的抗蝕劑膜115照射電子。在照射エ序S14中，當(dāng)對抗蝕劑膜115照射電子時，抗蝕劑膜115中的抗蝕劑的高分子也吸收電子的能量并引發(fā)組合變化、結(jié)構(gòu)變化、交聯(lián)反應(yīng)等。由此，能夠使第二線部114a改性。另外，在照射エ序S14中，由于使用具有弱蝕刻能力的處理氣體而幾乎不利用等離子體進(jìn)行蝕刻，因此施加于上部電極60的負(fù)極性直流電壓Vdc的絕對值也可以比上述規(guī)定的絕對值Vab大。具體地說，如上所述，例如當(dāng)將規(guī)定的絕對值Vab設(shè)為600V時，例如能夠?qū)⒇?fù)極性直流電壓的絕對值設(shè)為900V。接著，進(jìn)行氧化硅膜成膜エ序S15。如圖4B的(e)所示，在氧化硅膜成膜エ序S15中，以均等地覆蓋第二線部114a的方式形成氧化硅膜116。此外，氧化硅膜116不限于由SiO2形成，也可以由具有與氧和硅的組合比與SiO2膜不同的SiOx、或者以硅和氧作為主要成分的其它組合的材料形成。另外，氧化硅膜116還可以由氮氧化硅(SiON)構(gòu)成。在抗蝕劑膜115和反射防止膜114作為第二線部114a而殘留的狀態(tài)下進(jìn)行氧化硅膜116的成膜。一般情況下由于抗蝕劑膜115抗高溫能力弱，因此優(yōu)選在低溫(例如大約300°C以下左右)下進(jìn)行。作為氧化硅膜116的成膜方法，只要能夠在低溫下成膜即可。在本實施方式中，能夠通過低溫條件下的分子層沉積(Molecular Layer Deposition,以下稱為MLD)、即低溫MLD來進(jìn)行。其結(jié)果是，如圖4B的(e)所示，在晶圓W的整個面上形成氧化硅膜116，在第二線部114a的側(cè)面也形成氧化硅膜116，使得覆蓋第二線部114a的側(cè)面。當(dāng)將此時的氧化硅膜116的厚度設(shè)為D時，覆蓋第二線部114a的側(cè)面的氧化硅膜116的寬度也為D。例如也能夠?qū)⒀趸枘?16的厚度D設(shè)為30nm。在此，對通過低溫MLD進(jìn)行氧化硅膜成膜エ序進(jìn)行說明。在低溫MLD中，交替反復(fù)地執(zhí)行以下エ序?qū)璧脑蠚怏w供給到成膜裝置的處理容器內(nèi)，使硅原料吸附到晶圓W上；以及將包含氧的氣體供給到處理容器內(nèi)，對硅原料進(jìn)行氧化。具體地說，在使包含硅的原料氣體吸附到晶圓W上的エ序(以下稱為吸附エ序) 中，將ー個分子內(nèi)具有兩個氨基的氨基娃燒氣體、例如雙(叔丁氨基)娃燒(以下稱為BTBAS)作為包含硅的原料氣體經(jīng)由硅原料氣體的供給噴嘴向處理容器內(nèi)供給規(guī)定時間。由此，使BTBAS吸附到晶圓W上。接著，在向處理容器內(nèi)供給包含氧的氣體并使吸附在晶圓W上的BTBAS氧化的エ序(以下稱為氧化工序)中，例如將通過具備高頻電源的等離子體生成機(jī)構(gòu)進(jìn)行等離子化而得到的O2氣體作為包含氧的氣體經(jīng)由氣體供給噴嘴向處理容器內(nèi)供給規(guī)定的時間。由此，對吸附在晶圓W上的BTBAS進(jìn)行氧化，來形成氧化硅膜116。另外，在吸附エ序和氧化工序之間，能夠進(jìn)行規(guī)定時間的ー邊對處理容器內(nèi)進(jìn)行真空排氣ー邊向處理容器內(nèi)供給吹掃氣體的エ序(以下稱為吹掃エ序)，以去除前ー個エ序中的殘留氣體。因而，按照吸附エ序、吹掃エ序、氧化工序以及吹掃エ序的順序反復(fù)地進(jìn)行。作為吹掃氣體，例如能夠使用氮氣等惰性氣體。其中，在吹掃エ序中只要能夠去除處理容器內(nèi)殘留的氣體即可。因此,在吹掃エ序中也可以不供給吹掃氣體(也不供給原料氣體)而僅對處理容器內(nèi)進(jìn)行真空排氣。需要說明的是，在基于低溫MLD的氧化硅膜116的成膜中，可使用BTBAS以外的含有機(jī)硅的原料氣體。含有機(jī)硅的原料氣體的例子有氨基硅烷系前體。氨基硅烷系前體的例子有I價或2價的氨基硅烷系前體。I價或2價的氨基硅烷系前體的具體例子有BTBAS(雙(叔丁氨基)硅烷)、BDMAS (雙(ニ甲氨基)硅烷)、BDEAS (雙(ニこ氨基)硅烷)、DPAS(ニ(丙氨基)硅烷)、B AS (丁氨基硅烷)以及DIPAS (ニ(異丙基氨基)硅烷)。另外，作為氨基硅烷系前體，也可以使用3價的氨基硅烷系前體。3價的氨基硅烷系前體的例子有TDMAS (三(ニ甲氨基)硅烷)。另外，作為含有機(jī)硅的Si源氣體，除了氨基硅烷系前體以外，也可以使用こ氧基硅系烷前體。こ氧基硅烷前體的例子有例如TEOS (四こ氧基硅烷)。另ー方面，作為包含氧的氣體，除了使用O2氣體之外，還能夠使用NO氣體、N2O氣體、H2O氣體、O3氣體，能夠通過高頻電場對它們進(jìn)行等離子化以作為氧化劑進(jìn)行使用。通過使用這種包含氧的氣體的等離子體，能夠在300°C以下進(jìn)行氧化硅膜的成膜。另外，通過進(jìn)ー步調(diào)整包含氧的氣體的氣體流量、高頻電源的電力、處理容器內(nèi)的壓力，能夠在100°C以下或者室溫下進(jìn)行氧化硅膜的成膜。
接著，進(jìn)行回蝕エ序S16。在回蝕エ序S16中，從第二線部114a的上部去除氧化硅膜116，并且如圖4B的(f)所示，對氧化硅膜116進(jìn)行回蝕，使其作為第二線部114a的側(cè)壁部116a而殘留。在回蝕エ序S16中，在等離子體處理裝置100內(nèi)，再次從處理氣體供給部72向腔室10內(nèi)導(dǎo)入適當(dāng)流量的規(guī)定的處理氣體，通過排氣裝置26將腔室10內(nèi)的壓カ調(diào)節(jié)為設(shè)定值。然后，從高頻電源74經(jīng)由匹配器76和上部供電棒78對上部電極60施加用于生成等離子體的第一高頻(40MHz以上)。于是，由簇射頭60排出的處理氣 體在兩電極12、60之間通過高頻放電進(jìn)行解離、電離來生成等離子體。在回蝕エ序S16中，作為處理氣體，例如能夠使用CF4、C4F8, CHF3> CH3F, CH2F2等CF系氣體、以及Ar氣體等的混合氣體，或者使用根據(jù)需要對該混合氣體添加氧而得到的氣體
坐寸ο通過使用上述處理氣體，主要沿著與晶圓W的表面垂直的方向?qū)ρ趸枘?16進(jìn)行各向異性蝕刻。其結(jié)果是，從第二線部114a的上部去除氧化硅膜116，并且僅殘留覆蓋第二線部114a的側(cè)面的側(cè)壁部116a。此時，在第二線部114a與相鄰的第二線部114a之間的間隔部形成的氧化硅膜116也被去除。以下，將被側(cè)壁部116a覆蓋了側(cè)面的第二線部114a稱為側(cè)面覆蓋線部114b。如果將側(cè)面覆蓋線部114b的線寬設(shè)為L2'，將空間寬度設(shè)為S2'，則在第二線部114a的線寬L2為30nm、側(cè)壁部116a的厚度D為30nm的情況下，L2 ' =L2+DX2、S2' =S2-DX2，因此能夠?qū)2'設(shè)為90nm，將S2'設(shè)為30nm。接著，進(jìn)行對掩膜113進(jìn)行蝕刻的蝕刻エ序S17。在蝕刻エ序S17中，將包含側(cè)壁部116a和第二線部114a的側(cè)面覆蓋線部114b作為掩模，對掩膜113進(jìn)行蝕刻。在蝕刻エ序S17中，也從處理氣體供給部72向腔室10內(nèi)導(dǎo)入適當(dāng)流量的規(guī)定的處理氣體，對上部電極60施加用于生成等離子體的第一高頻(40MHz以上)，同時對基座12施加用于吸引離子的第二高頻(13. 56MHz)。所供給的處理氣體在兩電極12、60之間通過高頻的放電而進(jìn)行等離子化，并通過由該等離子體生成的原子團(tuán)、離子對掩膜113進(jìn)行蝕刻。在蝕刻エ序S17中，作為處理氣體，例如也能夠使用CF4、C4F8, CHF3> CH3F, CH2F2等CF系氣體、以及Ar氣體等的混合氣體，或者使用根據(jù)需要對該混合氣體添加了氧而得到的氣體。在蝕刻エ序S17中，在側(cè)面覆蓋線部114b與相鄰的側(cè)面覆蓋線部114b之間的間隔部、即區(qū)域Rl中，對掩膜113進(jìn)行蝕刻。接著，執(zhí)行第二圖案形成エ序S18。在第二圖案形成エ序S18中，對由抗蝕劑膜115和反射防止膜114構(gòu)成的第二線部114a進(jìn)行灰化。由此，形成包括第三線部116a的掩模圖案，該第三線部116a作為由氧化硅膜116構(gòu)成的側(cè)壁部116a而殘留。第二圖案形成エ序S18結(jié)束時的晶圓W的截面在圖4C的(g)中示出。在第二圖案形成エ序S18中，也從處理氣體供給部72向腔室10內(nèi)導(dǎo)入適當(dāng)流量的規(guī)定的處理氣體，對上部電極60施加用于生成等離子體的第一高頻(40MHz以上)，同時對基座12施加用于吸引離子的第二高頻(13.56MHz)。所供給的處理氣體在兩電極12、60之間通過高頻的放電而進(jìn)行等離子化，通過由該等離子體生成的原子團(tuán)、離子對由抗蝕劑膜115和反射防止膜114構(gòu)成的第二線部114a進(jìn)行灰化。
在第二圖案形成エ序S18中，作為處理氣體，例如能夠使用氫氣(H2)、氮氣(N2)等的混合氣體等。通過使用上述處理氣體，能夠?qū)τ煽刮g劑膜115和反射防止膜114構(gòu)成的第二線部114a進(jìn)行灰化，從而形成包括由氧化硅膜116構(gòu)成的、作為側(cè)壁部116a而殘留的第三線部116a的圖案。當(dāng)對掩膜113進(jìn)行蝕刻時，第三線部116a作為掩模而發(fā)揮功能。如果將第三線部116a的線寬設(shè)為L3、將空間寬度設(shè)為S3、S3^，則在第二線部114a的線寬L2為30nm、側(cè)壁部116a的厚度D為30nm的情況下，L3=D, S3=L2, S3; =S2/，因此能夠?qū)3設(shè)為30nm，將S3 和 S3'設(shè)為 30nm。S卩，第三線部116a具有線寬L3和空間寬度S3，并以間隔D2(=L3+S3)進(jìn)行排列。在此，間隔D2=L3+S3=60nm，是第一線部115a的間隔Dl = Ll+Sl=120nm的一半。另外，第三線部116a的線寬L3和空間寬度S3分別是第一線部115a的線寬LI和空間寬度SI的一半。即，在本實施方式中，能夠形成包括以第二間隔D2(=60nm)進(jìn)行排列的第三線部116a 的掩模圖案，該第二間隔D2是以第一間隔Dl(=120nm)進(jìn)行排列的第一線部115a的一半的間隔。接著，執(zhí)行掩膜蝕刻エ序S19。在掩膜蝕刻エ序S19中，將第三線部116a作為掩模來使用，通過照射到晶圓W上的等離子體對掩膜113進(jìn)行蝕刻。由此，如圖4C的(h)所示，形成由掩膜113構(gòu)成的第四線部113a。在掩膜蝕刻エ序S19中，也從處理氣體供給部72向腔室10內(nèi)導(dǎo)入適當(dāng)流量的規(guī)定的處理氣體,對上部電極60施加用于生成等離子體的第一高頻(40MHz以上)，同時對基座12施加用于吸引離子的第二高頻(13. 56MHz)。所供給的處理氣體在兩電極12、60之間通過高頻的放電進(jìn)行等離子化，通過由該等離子體生成的原子團(tuán)、離子對掩膜113進(jìn)行蝕亥IJ。在掩膜蝕刻エ序S19中，作為處理氣體，例如也能夠使用CF4、C4F8、CHF3、CH3F、CH2F2等的CF系氣體、以及Ar氣體等的混合氣體，或者使用根據(jù)需要對該混合氣體添加氧而得到的氣體等。通過使用上述處理氣體,將由氧化娃膜116構(gòu)成的第三線部116a作為掩模對掩膜113進(jìn)行蝕刻。其結(jié)果是，能夠形成由掩膜113構(gòu)成的、線寬與第三線部116a的線寬大致相等的第四線部113a。接著，進(jìn)行被蝕刻膜蝕刻エ序S20。在被蝕刻膜蝕刻エ序S20中，將由掩膜113構(gòu)成的第四線部113a作為掩模，利用照射到晶圓W的等離子體對被蝕刻膜112進(jìn)行蝕刻，由此，如圖4C的⑴所示，形成由被蝕刻膜112構(gòu)成的第五線部112a。在被蝕刻膜蝕刻エ序S20中，也從處理氣體供給部72向腔室10內(nèi)導(dǎo)入適當(dāng)流量的規(guī)定的處理氣體，對上部電極60施加用于生成等離子體的第一高頻(40MHz以上)，同時對基座12施加用于吸引離子的第二高頻(13.56MHz)。所供給的處理氣體在兩電極12、60之間通過高頻的放電進(jìn)行等離子化，并通過由該等離子體生成的原子團(tuán)、離子對被蝕刻膜112進(jìn)行蝕刻。在被蝕刻膜蝕刻エ序S20中，作為處理氣體，例如也能夠使用CF4、C4F8、CHF3、CH3F、CH2F2等CF系氣體、以及Ar氣體等的混合氣體，或者使用根據(jù)需要對該混合氣體添加氧而得到的氣體等。通過使用上述處理氣體，將由掩膜113構(gòu)成的第四線部113a作為掩模對被蝕刻膜112進(jìn)行蝕刻。其結(jié)果是，能夠形成由被蝕刻膜112構(gòu)成的、線寬與第三線部116a和第四線部113a的線寬大致相等的第五線部112a。另外，在被蝕刻膜蝕刻エ序S20中，可以對被基座12支承的晶圓W的面內(nèi)的溫度分布進(jìn)行調(diào)整。通過該調(diào)整，如后述那樣，能夠?qū)AW的面內(nèi)的第五線部112a的線寬L3的分布進(jìn)行控制。接著，參照圖4B的(f)和圖7對本實施方式所涉及的掩模圖案的形成方法以及半導(dǎo)體裝置的制造方法中能夠防止在對氧化硅膜進(jìn)行回蝕時由抗蝕劑膜構(gòu)成的芯材發(fā)生變形的效果進(jìn)行說明。圖7是示意性地表示以往的掩模圖案的形成方法以及半導(dǎo)體裝置的制 造方法中一直進(jìn)行到回蝕エ序S16為止后的晶圓W的狀態(tài)的截面圖。關(guān)于ArF抗蝕劑等的抗蝕劑膜115，由于抗等離子性或者抗蝕刻性弱，因此在進(jìn)行等離子體蝕刻時，存在由抗蝕劑膜115構(gòu)成的第二線部114a的表面粗糙、第二線部114a的側(cè)面變得凹凸不平的傾向，導(dǎo)致LER(Line Edge Roughness :線邊緣粗糙度)、LWR(LineWidth Roughness :線寬粗糙度)惡化。另外，還存在以下情況第二線部114a具有非常窄的寬度，因此由于第二線部114a的側(cè)面的凹凸導(dǎo)致從上面觀察時第二線部114a看上去蜿蜒曲折，LER、LffR更加惡化。在將由這種抗蝕劑膜115構(gòu)成的第二線部114a用作SWP的芯材的情況下，當(dāng)在氧化硅膜成膜エ序S15中形成氧化硅膜116時，第二線部114a暴露于等離子體。當(dāng)暴露于等離子體時，第二線部114a的表面有時會變得粗糙或者發(fā)生變形。另外，在回蝕エ序S16中對氧化硅膜116進(jìn)行回蝕的情況下，由于去除第二線部114a的上部的氧化硅膜116而導(dǎo)致第二線部114a暴露于等離子體，因此第二線部114a的表面有時會變得粗糙或者發(fā)生變形。例如，如圖7的(a)所示，在氧化硅膜成膜エ序S15中，如果與等離子體發(fā)生反應(yīng)而使第二線部114a的線寬變小為L2s(〈L2)，則有可能由側(cè)壁部116a構(gòu)成的第三線部116a交替地以不同的空間寬度進(jìn)行排列，無法形成具有期望的形狀的第三線部116a。另外，例如，如圖7的(b)所示，在氧化硅膜成膜エ序S15或者回蝕エ序S16中，第二線部114a的上端側(cè)的線寬L2t有時比底部側(cè)的線寬L2b小。這是由于越是第二線部114a的上端側(cè)越容易暴露于等尚子體。此時，有可能側(cè)壁部116a不能形成為與晶圓W的表面垂直而是交替地朝相反方向傾斜，無法形成具有期望的形狀的第三線部116a。并且，例如，如圖7的(C)所示，在氧化硅膜成膜エ序S15或者回蝕エ序S16中，有時第二線部114a的側(cè)面凹凸不平，側(cè)壁部116a的側(cè)壁也凹凸不平。此時，由側(cè)壁部116a構(gòu)成的第三線部116a的上述LER、LWR等惡化，有可能無法形成具有期望的形狀的第三線部116a。而且，如果側(cè)壁部116a發(fā)生變形，則當(dāng)將側(cè)壁部116a作為掩模依次對下層的掩模層113、被蝕刻膜112進(jìn)行蝕刻時，其發(fā)生變形后的形狀被轉(zhuǎn)印。因此，當(dāng)對被蝕刻膜112進(jìn)行蝕刻來形成第五線部112a時，不能高精度地形成第五線部112a。根據(jù)本實施方式，通過在形成氧化硅膜116之前對由抗蝕劑膜115構(gòu)成的第二線部114a照射電子，來預(yù)先使第二線部114a改性。其結(jié)果是，抗等離子性提高，因此在形成氧化硅膜116之后，在對氧化硅膜116進(jìn)行回蝕使得僅殘留側(cè)壁部116a吋，能夠防止作為芯材的第二線部114a發(fā)生變形。另外，由于防止第二線部114a發(fā)生變形，因此，在將第二線部114a作為掩模對下層的膜進(jìn)行蝕刻時，能夠使通過蝕刻形成的形狀的精度提高。另外，能夠防止通過蝕刻形成的圖案發(fā)生倒塌。此外，在本實施方式中，對在第一圖案形成エ序S13和照射エ序S14的任一個エ序中均對晶圓W照射電子來使第二線部114a改性的例子進(jìn)行了說明。但是，只要在進(jìn)行氧化硅膜成膜エ序S15之前對晶圓W照射電子來使第二線部114a改性即可。因而，也可以在第ー圖案形成エ序S13中不照射電子，而僅在照射エ序S14中照射電子。僅在照射エ序S14中照射電子的例子在圖8示出。圖8是用于說明本實施方式所涉及的掩模圖案的形成方法以及半導(dǎo)體裝置的制造方法的其它例子的各エ序的順序的流程圖。在圖8中，進(jìn)行第一圖案形成エ序S13')來代替圖3中的第一圖案形成エ序S13。在第一圖案形成エ序S13'中不照射電子，對反射防止膜114進(jìn)行蝕刻，由此形成包括第二線部114a的圖案。另外，除第一圖案形成エ序S13')以外的各エ序與圖3中的各エ序相同。
在此，對實施例I、實施例2進(jìn)行實施，通過與比較例I進(jìn)行比較來對被側(cè)壁部116a覆蓋側(cè)面的第二線部114a的形狀進(jìn)行評價。一邊參照表I 一邊說明其評價結(jié)果。(實施例I)在實施例I中，進(jìn)行了圖3中的步驟Sll 步驟S18的各エ序。實施例I中的步驟S13、步驟S14、步驟S16至步驟S18的各エ序的條件如下所示。(A)第一圖案形成エ序S13成膜裝置內(nèi)壓カ=8OOmTorr高頻電源功率(40MHz/13MHz)200ff/0ff上部電極的電位-600V晶圓溫度中心側(cè)/外周側(cè)=30°C /30°C處理氣體的流量CF4/02/Ar=150sccm/50sccm/1000sccm處理時間30秒(B)照射エ序S14成膜裝置內(nèi)壓カ100mTorr高頻電源功率(40MHz/13MHz)500ff/0ff上部電極的電位-900V晶圓溫度中心側(cè)/外周側(cè)=30°C /30°C處理氣體的流量H2/Ar=450sccm/450sccm處理時間10秒(C)回蝕エ序S16成膜裝置內(nèi)壓カ3OmTorr高頻電源功率(40MHz/13MHz)500ff/100ff上部電極的電位300V晶圓溫度中心側(cè)/外周側(cè)=30°C /30°C處理氣體的流量C4F6/Ar/02=15sccm/450sccm/22.5sccm處理時間25秒
(D)蝕刻エ序S17成膜裝置內(nèi)壓カ3OmTorr高頻電源功率(40MHz/13MHz)400ff/0ff上部電極的電位OV晶圓溫度中心側(cè)/外周側(cè)=30°C /30°C處理氣體的流量CF4/CHF3/02=125sccm/125sccm/20sccm處理時間12秒(E)第二圖案形成エ序S18 成膜裝置內(nèi)壓カI(xiàn)OOmTorr高頻電源功率(40MHz/13MHz)500ff/0ff上部電極的電位OV晶圓溫度中心側(cè)/外周側(cè)=30°C /30°C處理氣體的流量H2/N2=300sccm/900sccm
處通時間60秒(實施例2)在實施例2中，進(jìn)行了圖8中的步驟Sll 步驟S18的各エ序。實施例2中的步驟S14、步驟S16至步驟S18的各エ序的條件與實施例I相同。另外，實施例2中的步驟S13'的條件如下所示。(F)第一圖案形成エ序S13')成膜裝置內(nèi)壓カ800mTorr高頻電源功率(40MHz/13MHz)200ff/0ff上部電極的電位OV晶圓溫度中心側(cè)/外周側(cè)=30°C /30°C處理氣體的流量CF4/02/Ar=150sccm/20sccm/1000sccm處理時間55秒(比較例I)在比較例I中，省略圖8中的步驟S14，進(jìn)行了步驟S11、步驟S12、步驟S13,、步驟S15至步驟S18的各エ序。比較例I中的步驟S16至步驟S18的各エ序的條件與實施例I相同。另外，比較例I中的步驟S13'的條件與實施例2相同。表I表示在實施例I、實施例2以及比較例I中進(jìn)行到回蝕エ序S16為止之后的被側(cè)壁部116a覆蓋側(cè)面的第二線部114a的線寬L2。[表 I]
權(quán)利要求
1.一種掩模圖案的形成方法，包括以下エ序 第一圖案形成エ序，通過將由形成在反射防止膜上的光致抗蝕劑膜構(gòu)成的第一線部作為掩模對上述反射防止膜進(jìn)行蝕刻，來形成包括第二線部的圖案，該第二線部包括上述光致抗蝕劑膜和上述反射防止膜； 照射エ序，對上述光致抗蝕劑膜照射電子； 氧化硅膜成膜エ序，以均等地覆蓋上述第二線部的方式形成氧化硅膜； 回蝕エ序，從上述第二線部的上部去除上述氧化硅膜，并且對上述氧化硅膜進(jìn)行回蝕以使該氧化硅膜作為第二線部的側(cè)壁部殘留；以及 第二圖案形成エ序，通過對上述第二線部進(jìn)行灰化，來形成包括第三線部的掩模圖案，該第三線部由上述氧化硅膜構(gòu)成并作為上述側(cè)壁部而殘留。
2.根據(jù)權(quán)利要求I所述的掩模圖案的形成方法，其特征在干， 在上述照射エ序中，對上述第二線部所包括的上述光致抗蝕劑膜照射電子。
3.根據(jù)權(quán)利要求I所述的掩模圖案的形成方法，其特征在干， 在上述第一圖案形成エ序中，ー邊對上述第一線部照射電子，ー邊對上述反射防止膜進(jìn)行蝕刻。
4.根據(jù)權(quán)利要求I所述的掩模圖案的形成方法，其特征在干， 上述第一圖案形成エ序還包括對上述第一線部進(jìn)行裁切的エ序，來形成包括上述第二線部的圖案，其中，該第二線部具有比上述第一線部的線寬小的線寬，且包括上述光致抗蝕劑膜和上述反射防止膜。
5.根據(jù)權(quán)利要求I所述的掩模圖案的形成方法，其特征在干， 在上述第一圖案形成エ序中，通過對基板的面內(nèi)的溫度分布進(jìn)行調(diào)整，能夠?qū)ι鲜龌宓拿鎯?nèi)的上述第二線部的線寬的分布進(jìn)行控制。
6.一種半導(dǎo)體裝置的制造方法，包括以下エ序 層疊エ序，在基板上層疊被蝕刻膜、掩膜、反射防止膜以及光致抗蝕劑膜； 光刻エ序，利用光刻技木，由上述光致抗蝕劑膜形成第一線部； 掩模圖案形成エ序，利用根據(jù)權(quán)利要求I所述的掩模圖案的形成方法來形成上述掩模圖案； 掩膜蝕刻エ序，使用所形成的上述掩模圖案對上述掩膜進(jìn)行蝕刻，由此形成由上述掩膜構(gòu)成的第四線部；以及 被蝕刻膜蝕刻エ序，將所形成的上述第四線部作為掩模對上述被蝕刻膜進(jìn)行蝕刻，由此形成由上述被蝕刻膜構(gòu)成的第五線部。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置的制造方法，其特征在干， 在上述被蝕刻膜蝕刻エ序中，通過對上述基板的面內(nèi)的溫度分布進(jìn)行調(diào)整，能夠?qū)ι鲜龌宓拿鎯?nèi)的上述第五線部的線寬的分布進(jìn)行控制。
全文摘要
本發(fā)明具有如下工序第一圖案形成工序(S13)，通過將由光致抗蝕劑膜構(gòu)成的第一線部作為掩模對反射防止膜進(jìn)行蝕刻來形成包括第二線部的圖案；照射工序(S14)，對光致抗蝕劑膜照射電子；氧化硅膜成膜工序(S15)，形成氧化硅膜；回蝕工序(S16)，對氧化硅膜進(jìn)行回蝕，使其作為第二線部的側(cè)壁部殘留；以及第二圖案形成工序(S18)，通過對上述第二線部進(jìn)行灰化來形成包括由氧化硅膜構(gòu)成的、作為側(cè)壁部而殘留的第三線部的掩模圖案。
文檔編號H01L21/027GK102822943SQ20118001801
公開日2012年12月12日 申請日期2011年3月28日 優(yōu)先權(quán)日2010年4月2日
發(fā)明者八重樫英民, 五十嵐義樹, 成重和樹, 武川貴仁 申請人:東京毅力科創(chuàng)株式會社