專利名稱：硅和硅鍺納米線結構的制作方法
娃和娃錯納米線結構直量隨著微電子器件尺寸攀升過15nm的節(jié)點，保持遷移率改善和短溝道控制對器件制造提出了挑戰(zhàn)。用于制造器件的納米線提供改善的短溝道控制。例如，硅鍺(SixGe1J納米線溝道結構(其中X <0.5)提供在可觀的Eg下的遷移率改善，這適用于利用較高電壓操作的許多傳統(tǒng)產(chǎn)品。此外，硅鍺(SixGe1J納米線溝道(其中X > 0.5)在較低Eg下提供改善的遷移率(適用于例如移動/手持領域內(nèi)的低電壓產(chǎn)品)。附圖簡沭盡管說明書以特別指出和獨立地要求某些實施例的權利要求書作為結尾，但各實施例的優(yōu)勢可從下面結合附圖對實施例的描述中得到更好的理解，在附圖中:

圖1a-1n示出根據(jù)各實施例形成結構的方法。圖2a_2i示出根據(jù)各實施例形成結構的方法。圖3a_3g示出根據(jù)各實施例形成結構的方法。

圖4a_4m示出根據(jù)各實施例形成結構的方法。圖5a_5d示出根據(jù)各實施例形成結構的方法。圖6示出根據(jù)各實施例的系統(tǒng)。詳細描沭在對本發(fā)明實施例的如下詳細描述中，對示出可投入實踐的特定實施例的附圖作出參照。充分詳細地描述這些實施例，以使本領域技術人員將這些實施例投入實踐。要理解，各實施例盡管是不同的，但不一定是相互排斥的。例如，這里結合一個實施例描述的特定特征、結構或特性可在其它實施例中實現(xiàn)而不脫離它們的精神和范圍。另外要理解，可修正各公開實施例中的各個要素的位置或配置而不脫離它們的精神和范圍。因此，下面的詳細描述不具有限定意義，并且各實施例的范圍僅由適當解釋的所附權利權利要求連同這些權利要求授權的等效物的全部范圍來定義。在附圖中，相同的附圖標記貫穿若干附圖地表示相同或相似的功能。描述了形成和利用諸如納米線器件結構之類的微電子結構的方法和相關結構。這些方法和結構可包括:形成包含襯底的納米線器件，該襯底包括源極/漏極結構，該源極/漏極結構包括在源極/漏極結構之間的納米線，其中該納米線溝道結構在彼此之上垂直地層疊。這里包括的各實施例隨著器件尺寸攀升過15nm這一節(jié)點時允許遷移率改善和短溝道控制。這些實施例進一步改善了溝道與襯底的絕緣，緩解了與間隔物間隙間距相關的電容以及通過納米線的垂直架構擴展(scaling)。圖1a-1n示出形成微電子結構(例如形成納米線器件結構)的實施例。圖1a示出一襯底100。在一個實施例中，襯底100可包括大塊硅襯底100。在其它實施例中，襯底100可包括絕緣體襯底上硅(SOI) 100，但也可包括任何類型的適宜的襯底材料。在一實施例中，第一娃鍺102材料可通過外延生長在襯底100上生長。在一實施例中，第一娃材料104外延生長在外延的第一娃鍺102上。第二娃鍺層102’可形成在第一娃層102上，并且第二硅層104’可形成在第二硅鍺102’上。在另一實施例中，形成在襯底100上的交替的外延硅鍺層102/外延硅層104的數(shù)目可根據(jù)具體應用而變化。在另一實施例中，可顛倒層順序，即形成在襯底100上的外延硅104和外延硅鍺102的交替層。在一實施例中，可使用傳統(tǒng)的布圖/蝕刻技術(圖1b)對硅鍺/硅/硅鍺/硅的外延疊層120進行布圖。例如，疊層結構120可在溝槽蝕刻工藝中被蝕刻，例如在淺溝槽隔離(STI)工藝期間，其中溝槽101可形成在襯底100內(nèi)以形成鰭結構107。所形成的每個鰭結構107可通過氧化物103彼此隔開，氧化物103可形成在溝槽101中。在一實施例中，鰭結構107可包括柵完全包圍(GAA)納米線器件的雙溝道部分。器件中的溝道數(shù)目將依賴于鰭結構107中的層數(shù)。鰭結構107可包括納米線結構。間隔物106可形成在鰭結構107之上并橫跨鰭結構107，并可相對于鰭結構107正交地設置(圖1c)。在一實施例中，間隔物106可包括在對鰭結構107材料加工期間可選擇的任何材料。在一實施例中，柵電極材料108可形成在間隔物106內(nèi)/之間，并可形成在鰭結構107位于間隔物106之間的諸個部分周圍。在一實施例中，柵電極材料可形成在鰭結構107的部分周圍，而間隔物106形成在柵的任一側。在某些情形下，柵108可包括多晶硅，并可包括犧牲柵結構108。在一實施例中，可將一部分鰭結構107從襯底100去除以露出源極/漏極區(qū)109(圖1d)。在一實施例中，可通過干蝕工藝蝕刻掉鰭結構107的一部分以使源極/漏極區(qū)109露出。在一實施例中，可蝕刻源極/漏極區(qū)109以使其終止在襯底100或底部線路(102或104)上?？衫霉┻x擇的下切濕蝕或干蝕工藝以根據(jù)具體器件需求去除柵極108區(qū)尖端(tip)重疊區(qū)內(nèi)的附加材料。在一實施例中，硅或硅鍺源極漏極結構110可利用外延生長技術在源極/漏極區(qū)109中生長(圖1e)，并可耦合至鰭結構107位于間隔物106之間的部分。在一實施例中，外延源極/漏極結構110可以是用于NMOS器件的η摻雜娃,或者是用于PMOS器件的ρ摻雜硅/硅鍺，這依賴于具體應用的器件類型?？赏ㄟ^注入、通過等離子摻雜、通過固體源摻雜或業(yè)內(nèi)公知的其它方法將摻雜弓I入到外延工藝中?？赏ㄟ^將摻雜以不同摻雜物種類`和濃度的外延層結合來設計尖端和源極/漏極結。例如，當利用硅鍺源極/漏極來向PMOS器件的硅溝道中添加應變時可在源極/漏極硅錯外延結構110生長之如首先生長娃止蝕層/尖端112，從而避免在后繼的娃錯蝕刻工藝中在源極/漏極區(qū)110中作出蝕刻(圖1f)。換句話說，PMOS末梢材料需要對后繼的硅鍺蝕刻工藝具有抗性。中間層電介質(zhì)(ILD)可在源極/漏極結構110和柵極108、間隔物106之上形成在襯底100 (未示出)上。在一實施例中，犧牲多晶柵極108的頂部可通過化學機械拋光(CMP)而敞開。然后將犧牲柵電極材料108從間隔物材料106之間除去(圖1g)。圖1h示出間隔物106之間的內(nèi)側圖，其中鰭結構107被設置在兩個間隔物(圖中僅示出一個)之間。在一實施例中，可選擇地將硅層104、104’從鰭結構107去除以在硅鍺溝道102、102’之間打開間隙111 (圖li)。在一實施例中，可選擇地通過濕蝕對硅層104、104’進行蝕刻，該濕蝕選擇性地去除硅104、104’同時不蝕刻硅鍺納米線結構102、102’。可利用諸如親水氫氧化物化學藥劑(包括氫氧化銨和氫氧化鉀)之類的蝕刻化學藥劑來選擇性地蝕刻硅。在另一實施例中，可選擇地將硅鍺層102、102’從鰭結構107和從側壁去除以在硅溝道層104、104’之間打開間隙113(圖lj)。在一實施例中，可通過濕蝕選擇性地蝕刻硅鍺102、102’，該濕蝕選擇性地去除硅鍺而同時不蝕刻硅納米線溝道104、104’?？衫弥T如檸檬酸/硝酸/HF化學藥劑以及檸檬酸/硝酸/HF之類的蝕刻化學藥劑來選擇性地蝕刻硅鍺。因此，可將硅層從鰭結構107中去除，或者將硅鍺層從鰭結構107去除以在間隔物106之間的溝道區(qū)內(nèi)形成硅溝道納米線104、104’結構。在一實施例中，硅和硅鍺溝道材料可存在于同一晶片上、同一管芯內(nèi)或同一電路上，例如逆變器結構中的NMOS Si和PMOS SiGe0在同一電路中具有NMOS Si和PMOS SiGe的實施例中，可相互選擇Si溝道厚度(SiGe中間層)和SiGe溝道厚度(Si中間層)以改善電路性能和/或電路最小工作電壓。在一實施例中，可通過蝕刻工藝改變同一電路中的不同器件上的導線數(shù)以改善電路性能和/或電路最小工作電壓?？尚纬蓶艠O電介質(zhì)材料115以使其包圍間隔物106之間的溝道區(qū)。在一實施例中，柵極電介質(zhì)材料115可包括高k柵電極材料，其中介電常數(shù)可包括高于大約4的值。在一實施例中，柵極電介質(zhì)材料115可完全包圍間隔物106之間的硅納米線結構104、104’共形地形成(圖1k)。在另一實施例中，柵電極材料115可完全包圍間隔物106之間的硅鍺納米線結構102、102’地形成(未示出)。柵電極材料117然后可形成在柵極電介質(zhì)材料115周圍(圖11)。柵電極材料117可包括諸如純金屬和T1、W、Ta、Al的合金的金屬柵電極材料，包括諸如TaN、TiN的氮化物，還包括諸如Er、Dy的具有稀土的合金或諸如Pt的貴金屬。娃納米線結構104、104’之間的間隙113可用柵電極材料117填充。在另一實施例中，硅鍺納米線結構102、102’之間的間隙111可用柵電極材料117填充(未示出)。在一實施例中，可在襯底100上進一步執(zhí)行標準CMOS加工以制造根據(jù)本文所述實施例的CMOS器件。在一實施例中，可形成NMOS和/或PMOS器件。圖1m示出可形成的NMOS器件(示出一個硅溝道)，其中溝槽觸頭119耦合至源極漏極結構110，該源極漏極結構110在一些情形下可以是硅摻雜的η +，這依賴于具體應用。硅外延尖端112在某些情形下可以是η-摻雜的并可設置在源極漏極結構110和襯底100之間。柵電極材料117可包圍硅納米線溝道104。圖1n示出PMO·S器件(示出一個硅溝道104)，其中溝槽觸頭119耦合至源極漏極結構110，該源極漏極結構110在一些情形下可以是硅鍺摻雜的P +，這依賴于具體應用。在某些情形下可以是P-摻雜的硅外延尖端/止蝕部120可設置在源極漏極結構110和襯底100之間。柵電極材料117可圍住硅溝道104，該硅溝道104在某些情形下可包括應變的硅溝道104。在一些情形下，利用硅鍺溝道結構(例如圖1i中繪出的那些結構)的器件由于硅鍺特性包含高載流子遷移率而具有優(yōu)勢。在一實施例中，柵完全包圍硅鍺溝道器件的工藝可類似于柵完全包圍硅溝道器件工藝，除了外延層疊層120可能相反，也就是最初將硅材料104形成在襯底上并在硅上形成硅鍺。由于硅下層將被選擇性地去除至硅鍺，因此源極/漏極可包括硅鍺，并且犧牲柵電極材料下面的止蝕部也可包括硅鍺以避免襯底蝕刻。本文的實施例允許制造自對準的柵完全包圍(GAA)硅和硅鍺溝道晶體管結構和器件。由于短溝道效應(SCE)減少，納米線溝道器件表現(xiàn)出較低的亞閾泄漏。GAA SiGe高遷移率溝道器件的實現(xiàn)例如抑制了 SCE效應。(GAA)器件可最大化對溝道的靜電柵控制。在一實施例中，根據(jù)本文各實施例制造的器件可設置有增強的襯底絕緣。參見圖2a，設置在襯底200上的底部納米線溝道202在一些情況下可包括具有低劣子鰭泄漏的短三柵極。一種方案可包括在絕緣體上硅(SOI)襯底201上形成器件(圖2b-2c)，其中源極/漏極結構210和納米線結構204被設置在諸如氧化物材料203之類的絕緣體材料203上，而不是設置在大塊硅襯底200上(如圖2a所示)。通過使用SOI襯底201，可在納米線鰭結構(類似于例如圖1b中的納米線鰭結構107)的硅鍺蝕刻之后和在形成柵電極材料(類似于例如圖11中的柵電極材料117)之前通過蝕刻底部氧化物來限定底部納米線204的幾何形狀。例如，圖2d示出蝕刻電介質(zhì)以形成一條納米線和一個三柵極結構，而圖2e示出蝕刻電介質(zhì)以形成包含兩條納米線的器件。在另一實施例中，可通過在溝槽蝕刻后在鰭207側壁上形成鰭間隔物211而取得改善的襯底絕緣(圖2f)。然后可執(zhí)行第二溝槽蝕刻214以露出底部鰭區(qū)216，并可氧化底部鰭區(qū)216的硅部分(圖2g)。因此，器件的底部納米線可被設置在氧化物上以改善襯底絕緣。在另一實施例中，鰭間隔物211可在溝槽蝕刻和填充之后形成在鰭207側壁上(圖2h)。鰭207的底硅部216可在STI凹口成形/氧化物填充之后被氧化以改善襯底絕緣(圖2i)。因此，器件的底部納米線可被設置在氧化物上以改善襯底絕緣。在一實施例中，在間隔物306中可存在通過將納米線疊層307的硅區(qū)去除而留下的間隙311 (圖3a)。在添加諸如金屬柵極結構(類似于例如圖11的柵極結構117)的柵極后，間隙311可在后繼形成的柵極和源極漏極結構310之間形成非常高電容的寄生區(qū)。在一實施例中，可通過利用外延氧化物302而不是硅(可能需要或可能不需要硅襯底300上的取向改變)作為起始疊層來避免潛在的寄生區(qū)(圖3b)。在一實施例中，可在外延氧化物材料302上形成外延半導體材料304的交替層，該外延氧化物材料302可形成在襯底300上。例如，Gd2O3可外延生長在(111)硅上，然后在Gd2O3的頂上生長硅鍺以在襯底上建立一多層疊層，該襯底可被蝕刻成鰭結構307，該鰭結構307之后可形成為硅鍺線。在另一實施例中，二氧化鈰可生 長在(111)硅上(或替代地生長在(100)硅上)以形成多層疊層。通過氧化物/半導體/氧化物疊層，存在對不蝕刻、部分蝕刻或完全蝕刻鰭結構307的氧化物材料302、302’的選擇(分別示出于圖3c-3e)。不蝕刻的選擇(圖3c)解決了電容問題，但其代價是較低劣的禁閉性(confinement);部分蝕刻的選擇(圖3d)改善了禁閉性但其代價是某一程度的寄生電容。在另一實施例中，在源極漏極外延生長之前，可用第二間隔物312填充間隔物中位于鰭結構附近的間隙311 (如圖3a所示)，該第二間隔物312包括從間隔物306的源極/漏極310側開始的間隔物類材料312或低k材料312 (圖3f)。例如，諸如但不限于SiON、SiN、SiC、SiOBN和低k氧化物的材料可包括第二間隔物312材料。在一實施例中，在蝕刻疊層307中可去除所有的硅，以使替代柵極蝕刻(犧牲柵電極材料的去除)僅命中氧化物。在另一實施例中，僅一部分硅被去除，以使替代柵極蝕刻實際上侵蝕到硅。在另一實施例中，可(在柵極沉積之前)用間隔物類材料312或低k材料312從柵極側開始填充間隙311(圖3g)。實施例包括執(zhí)行疊層307的完全蝕刻或部分蝕刻(圖示為完全蝕刻)。在另一實施例中，可通過利用硅蝕刻的各向異性來填充間隙311以在從疊層307去除步驟期間使硅的蝕刻最小化。例如，可使用具有沿〈111〉的溝道的(110)晶片。該結構將具有面向源極/漏極結構310的慢蝕(111)平面，由此限制下切。這里選擇的濕蝕也必須比Si更緩慢地蝕刻SiGe，從而在去除SiGe納米線之間的所有硅之后留出部分蝕刻的SiGe納米線。因此，可使用各向異性蝕刻來最小化間隔物306中的側向蝕刻，其中蝕刻化學藥劑對硅具有高度選擇性而對硅鍺不具有選擇性。在一實施例中，可利用納米線實現(xiàn)垂直架構擴展。在一實施例中，硅鍺或硅可從襯底外延生長到溝槽中，然后可使用例如氧化或蝕刻工藝來將鰭結構分割成多條納米線，其中諸納米線可垂直地層疊在彼此之上。在一實施例中，可對整條線進行氧化，其中源極/漏極區(qū)以SiGe (或Si和氧化物)層開始?？稍诠枰r底401上形成交替的氧化物404和氮化物層402 (可使用更多的層來形成更多的導線)(圖4a)?？蓪ρ趸锖偷飳硬紙D和蝕刻以形成溝槽405和背部406，其中溝槽405使襯底401的硅材料露出(圖4b)。硅鍺(或硅)407可在溝槽405和后部外延地生長，并可被拋光(圖4c)。可在硅鍺(或硅)407上形成硬掩模408，并可對其布圖和蝕刻以使鰭410的側面露出(圖4d)。在一實施例中，可通過去除氮化物和氧化物交替層中未被硬掩模覆蓋的一部分而形成鰭結構。鰭410可被氧化以界定納米線(圖4e)。可去除鰭410的氧化部分以形成納米線412，該納米線412可充當器件的溝道結構并可基本橫跨整個結構地形成。在一實施例中，第一納米線412可垂直地設置在第二納米線412’上方。在另一實施例中，線可僅被界定在溝道區(qū)(圖4g-4j)。第二掩模材料413，例如SiC，可形成在鰭結構410周圍。第二掩模材料413對氧化物和氮化物可具有選擇性。鰭結構410可包括交替的氧化物/氮化物膜，這與例如圖4d中的那些類似。溝槽414可被打開以將柵極區(qū)界定在鰭結構410附近，此處可后繼地形成柵電極材料并且其中一部分鰭結構410可露出(圖4h)?？蓤?zhí)行氧化以界定納米線(圖4i)，并可通過去除鰭結構的氧化部分來進一步界定這些線(圖4j)。因此，這些線被形成在柵極區(qū)/溝槽414中，而不是源極/漏極區(qū)中。為使布圖納米線的光刻考慮變得容易，可使用間隔物工藝。這里，可通過蝕刻圍繞Si或SiGe鰭410的氮化物來露出Si或SiGe鰭410的側部(而頂部可由例如SiC的硬掩模421覆蓋)，并通過各向同性沉積和各向異性蝕刻的組合來形成間隔物420 (圖4k)。然后使用該間隔物420來作為 蝕刻的掩模以使鰭410的側壁露出。然后可將間隔物420去除。在另一實施例中，各向異性濕蝕將鰭分割成如圖41所示的多條線。首先可使用濕蝕將氧化物蝕刻掉。接著，可使用Si或SiGe各向異性濕蝕來蝕刻鰭410露出的SiGe或Si。由于晶體方向上蝕刻速率相關性，可形成納米線。在一實施例中，在兩種蝕刻被執(zhí)行后，可將納米線形成為六邊形。Si或SiGe鰭可在去除氧化物后形成(圖4m)?？蓪崿F(xiàn)納米線的垂直擴展。由于聲子散射可將納米線尺寸限制至大約7nm，這可限制這類器件的長期擴展。一種方案是垂直地構造器件，其中要么N溝道要么P溝道位于底部線內(nèi)而另一溝道位于頂部線內(nèi)。在一實施例中，N+襯底可用于Vss。在另一實施例中，頂部和底部觸頭可以是不對準的。在另一實施例中，可形成具有左、右翼的線。圖5a不出通過用于Vss的N+襯底500和柵極501完成的逆變器。注意這需要:高觸頭512 (TCN)，用以連接N和P納米線溝道514 ;短頂TCN510，用以耦合于N和P納米線溝道514中的一者；以及襯底插入物508/底部TCN，其耦合至N和P納米線溝道514中的一者并耦合至襯底500。圖5b示出未對準的頂部510和底部508TCN。圖5c示出含左翼和右翼納米線結構514的N和P納米線。圖5d示出布線有左翼和右翼納米線結構514的逆變器。具有GAA的納米線提供優(yōu)于GAA非納米線結構以及鰭和三柵極結構的改善。使用具有替代金屬柵極(RMG)、柵完全包圍處理的側向納米線是從具有RMG的平面至具有RMG的鰭的路線圖的邏輯延伸。柵完全包圍(GAA)納米線結構給予與GAA非納米線結構和鰭相比而言改善的短溝道控制的潛力。來自襯底的硅或硅鍺納米線結構中改善的底部線絕緣可根據(jù)本文實施例達成。當最小納米線尺寸由于聲子散射而被限制在> 7nm時，可允許密度擴展。硅和硅鍺兩者的側向納米線結構可結合替代金屬柵極架構和對從這些結構改型的線(面向三柵極結構研發(fā))生產(chǎn)兼容的制造技術?？蓪崿F(xiàn)通過納米線的垂直架構擴展。這里允許使用納米線在晶體管層本身內(nèi)構造電路。 圖6不出根據(jù)一實施例的計算機系統(tǒng)。在一些實施例中，系統(tǒng)600包括處理器610、存儲器器件620、存儲器控制器630、圖形控制器640、輸入和輸出(I/O)控制器650、顯示器652、鍵盤654、定點設備656、外圍設備658，所有這些部件通過總線660可通信地彼此耦合。處理器610可以是通用處理器或?qū)Ｓ眉呻娐?ASIC)。I/O控制器650可包括用于有線或無線通信的通信模塊。存儲器設備620可以是動態(tài)隨機存取存儲器(DRAM)器件、靜態(tài)隨機存取存儲器(SRAM)器件、閃存器件或這些存儲器器件的組合。因此，在一些實施例中，系統(tǒng)600中的存儲器器件620不一定包括DRAM器件。系統(tǒng)600中所示的一個或多個部件可包括本文中包含的各實施例中的一個或多個納米線器件。例如，處理器610或存儲器器件620或I/O控制器650的至少一部分或這些部件的組合可包括在集成電路組件中，該集成電路組件包括本文所述結構的至少一個實施例。這些部件執(zhí)行它們業(yè)內(nèi)公知的傳統(tǒng)功能。尤其，在由處理器710執(zhí)行期間，存儲器設備620在某些情形下可用于提供對形成根據(jù)一些實施例的結構的方法的可執(zhí)行指令的長期存儲，而在其它實施例中可用來短期地存儲用于形成根據(jù)這些實施例的結構的方法的可執(zhí)行指令。另外，指令可被存儲或以其它方式關聯(lián)于與系統(tǒng)可通信耦合的機器可訪問介質(zhì)，機器可訪問介質(zhì)例如是 緊湊盤只讀存儲器(CD-ROM)、數(shù)字多功能盤(DVD)、軟盤、載波和/或其它傳播的信號。在一個實施例中，存儲器設備620可向處理器610提供可執(zhí)行的指令以供執(zhí)行。系統(tǒng)600可包括計算機(例如臺式機、膝上計算機、手持計算機、服務器、Web設備、路由器等)、無線通信設備(例如蜂窩電話、無繩電話、尋呼機、個人數(shù)字助理等)、計算機關聯(lián)的外圍設備(例如打印機、掃描儀、監(jiān)視器等)、娛樂設備(例如電視機、收音機、立體聲、磁帶和壓縮盤播放器、視頻卡帶錄像機、便攜式攝像機、數(shù)字照相機、MP3 (運動圖象專家組，音頻層3)播放機、視頻游戲、手表等)，諸如此類。盡管前面的說明書具有可用于實施例中的某些特定步驟和材料，然而本領域內(nèi)技術人員將理解，可作出許多修正和替代。因此，所有這些修正、改變、替代和添加都應當被認為是落在實施例由所附權利要求書定義的精神和范圍內(nèi)。另外要理解，諸如晶體管器件的各種微電子結構是業(yè)內(nèi)已知的。因此，這里給出的附圖僅示出與實施例的實踐相關的一部分示例性微電子結構。因此，實施例不限于本文描述的結構。
權利要求
1.一種形成器件的方法，包括: 在襯底上形成外延硅鍺； 在所述外延硅鍺上形成外延硅； 對布置在所述外延硅鍺上的外延硅布圖以形成鰭結構； 橫跨和在所述鰭結構上形成間隔物； 從所述襯底上的源極/漏極區(qū)去除所述鰭結構的一部分，然后在所述源極/漏極區(qū)上形成源極/漏極結構，其中所述源極/漏極區(qū)位于所述間隔物附近；以及從位于所述間隔物之間的鰭結構去除所述硅層和外延硅鍺層中的一者。
2.如權利要求1所述的方法，其特征在于，所述結構包括柵完全包圍納米線器件的一部分。
3.如權利要求1所述的方法，其特征在于，還包括在外延硅上形成外延硅鍺的附加交替層。
4.如權利要求1所述的方法，其特征在于，從所述鰭結構去除所述硅以形成通過間隙彼此隔開的硅鍺納米線結構。
5.如權利要求1所述的方法，其特征在于，從所述鰭結構去除所述硅鍺以形成通過間隙彼此隔開的硅納米線結構。
6.如權利要求4所述的方法，其特征在于，所述柵極電介質(zhì)被形成在所述硅鍺納米線結構的所有側周圍。·
7.如權利要求5所述的方法，其特征在于，所述柵極電介質(zhì)被形成在所述硅納米線結構的所有側周圍。
8.如權利要求6所述的方法，其特征在于，所述柵電極材料被形成在所述硅鍺納米線結構周圍。
9.如權利要求7所述的方法，其特征在于，所述柵電極材料被形成在所述硅納米線結構周圍。
10.如權利要求8所述的方法，其特征在于，所述柵電極材料被形成在所述硅鍺納米線結構周圍。
11.如權利要求9所述的方法，其特征在于，所述柵電極材料包括金屬。
12.如權利要求10所述的方法，其特征在于，所述柵電極材料包括金屬。
13.如權利要求9所述的方法，其特征在于，溝槽觸頭耦合至所述源極漏極結構，并且所述源極漏極結構包括η+摻雜的硅。
14.如權利要求13所述的方法，其特征在于，硅外延尖端被布置在所述源極/漏極結構和所述襯底之間。
15.如權利要求9所述的方法，其特征在于，所述器件包括NMOS柵完全包圍溝道器件的一部分。
16.如權利要求9所述的方法，其特征在于，溝槽觸頭耦合至所述源極漏極結構，所述源極漏極結構包括P+硅鍺。
17.如權利要求16所述的方法，其特征在于，硅外延尖端被布置在所述源極漏極結構和所述襯底之間。
18.如權利要求17所述的方法，其特征在于，所述器件包括PMOS柵完全包圍溝道器件的一部分，并且所述硅納米線包括應變的硅納米線。
19.一種形成納米線器件的方法，包括: 在SOI襯底上形成外延硅鍺上外延硅的交替層； 對所述交替層布圖以形成鰭結構； 橫跨和在所述鰭結構上形成間隔物； 從所述襯底上的源極/漏極區(qū)去除所述鰭結構的一部分，然后在所述源極/漏極區(qū)上形成源極/漏極結構，其中所述源極/漏極區(qū)位于所述間隔物附近；以及 從位于所述間隔物之間的鰭結構去除所述硅層和所述外延硅鍺層中的一者。
20.如權利要求19所述的方法，其特征在于，所述鰭結構的底部納米線幾何形狀是通過控制對所述SOI襯底的底部氧化物部分的蝕刻來限定的。
21.如權利要求20所述的方法，其特征在于，所述底部氧化物被蝕刻以形成一條納米線和一個三柵極結構。
22.如權利要求20所述的方法，其特征在于，所述底部氧化物被蝕刻以形成兩條納米線。
23.一種形成納米線器件的方法，包括: 在襯底上形成外延硅鍺上外延硅的交替層； 通過蝕刻所述交替層形成鰭結構并在所述鰭結構附近形成溝槽； 在所述鰭結構上形成鰭間隔物； 執(zhí)行第二溝槽蝕刻以使所述鰭結構的底部鰭區(qū)露出； 使所述底部鰭區(qū)氧化； 橫跨和在所述鰭結構上形成間隔物； 從所述襯底上的源極/漏極區(qū)去除所述鰭結構的一部分，然后在所述源極/漏極區(qū)上形成源極/漏極結構，其中所述源極/漏極區(qū)位于所述間隔物附近；以及從位于所述間隔物之間的所述鰭結構中去除所述硅層。
24.如權利要求23所述的方法，其特征在于，將底部納米線設置在所述經(jīng)氧化的底部鰭區(qū)上。
25.一種形成納米線器件的方法，包括: 在襯底上形成外延硅鍺上外延硅的交替層； 通過蝕刻所述交替層形成鰭結構并在所述鰭結構附近形成溝槽； 在所述溝槽中形成氧化物； 在所述鰭結構上形成鰭間隔物； 使所述底部鰭區(qū)氧化； 橫跨和在所述鰭結構上形成間隔物； 從所述襯底上的源極/漏極區(qū)去除所述鰭結構的一部分，并隨后在所述源極/漏極區(qū)上形成源極/漏極結構，其中所述源極/漏極區(qū)位于所述間隔物附近；以及從位于所述間隔物之間的所述鰭結構中去除所述外延硅層。
26.如權利要求25所述的方法，其特征在于，將底部納米線設置在所述經(jīng)氧化的底部鰭區(qū)上。
27.一種形成納米線器件的方法，包括:在襯底上形成外延氧化物材料上外延半導體材料的交替層； 通過蝕刻所述交替層形成鰭結構； 橫跨和在所述鰭結構上形成間隔物； 從所述襯底上的源極/漏極區(qū)去除所述鰭結構的一部分，然后在所述源極/漏極區(qū)上形成源極/漏極結構，其中所述源極/漏極區(qū)位于所述間隔物附近；以及 從位于所述間隔物之間的所述鰭結構中去除所述外延氧化物材料的一部分。
28.如權利要求27所述的方法，其特征在于，底部半導體材料納米線被設置在所述外延氧化物材料上。
29.如權利要求27所述的方法，其特征在于，所述外延氧化物完全從所述鰭結構中被去除。
30.如權利要求27所述的方法，其特征在于，所述外延氧化物部分地從所述鰭結構中被去除。
31.一種形成納米線器件的方法，包括: 在襯底上形成外延硅鍺材料上外延硅材料的交替層； 通過蝕刻所述交替層形成鰭結構并在所述鰭結構附近形成溝槽； 橫跨和在所述鰭結構上形成間隔物； 從所述襯底上的源極/漏極區(qū)去除所述鰭結構的一部分； 用第二間隔物填充所述間隔物靠近所述鰭結構的間隙； 在所述源極/漏極區(qū)上形成源極/漏極結構，其中所述源極/漏極區(qū)位于所述間隔物附近； 從位于所述間隔物之間的鰭結構去除所述硅層和所述外延硅鍺層中的一者。
32.如權利要求31所述的方法，其特征在于，所述第二間隔物材料包括間隔物類材料和低k材料中的至少一者。
33.如權利要求31所述的方法，其特征在于，所述間隔物中的間隙在所述間隔物的源極/漏極側上被填充。
34.如權利要求31所述的方法，其特征在于，所述間隔物中的間隙在所述間隔物的柵極側上被填充。
35.一種形成納米線器件的方法，包括: 在(100)襯底上形成外延硅鍺材料上外延硅材料的交替層，所述襯底包含〈111〉溝道； 通過蝕刻所述交替層形成鰭結構并在所述鰭結構附近形成溝槽； 橫跨和在所述鰭結構上形成間隔物； 從所述襯底上的源極/漏極區(qū)去除所述鰭結構的一部分，并隨后在所述源極/漏極區(qū)上形成源極/漏極結構，其中所述源極/漏極區(qū)位于所述間隔物附近； 通過使用濕蝕從位于所述間隔物之間的鰭結構去除所述外延硅層，所述濕蝕對硅具有選擇性而對硅鍺不具有選擇性。
36.如權利要求35所述的方法，其特征在于，在去除所述鰭結構的SiGe納米線之間的所有硅之后部分地蝕刻硅鍺納米線。
37.如權利要求36所述的方法，其特征在于，所述濕蝕包括各向異性蝕刻以使所述間隔物內(nèi)的側向蝕刻最小化。
38.一種形成納米線器件的方法，包括: 對設置在硅襯底上的氮化物和氧化物交替層進行布圖以使背面區(qū)和溝槽區(qū)露出； 在所述溝槽區(qū)和所述背面區(qū)中形成硅材料和硅鍺材料中的一者； 在所述娃鍺和娃中的一者上形成硬掩模； 通過去除氮化物和氧化物交替層中未被所述硬掩模覆蓋的一部分而形成鰭結構；以及 通過氧化所述鰭結構并隨后去除所述經(jīng)氧化部分而形成納米線結構。
39.如權利要求38所述的方法，其特征在于，所述納米線結構基本橫跨整個器件地設置。
40.一種形成納米線器件的方法，包括: 對設置在硅襯底上的氮化物和氧化物交替層進行布圖以使背面區(qū)和溝槽區(qū)露出； 在所述溝槽區(qū)和所述背面區(qū)中形成硅材料和硅鍺材料中的一者； 在所述娃鍺和娃中的 一者上形成硬掩模； 通過去除氮化物和氧化物交替層中未被所述硬掩模覆蓋的一部分而形成鰭結構； 在所述鰭結構周圍形成第二硬掩模； 在所述鰭結構附近形成柵極區(qū)，其中所述鰭結構的一部分可被露出； 通過氧化所述鰭結構并隨后去除所述經(jīng)氧化部分而形成納米線結構。
41.如權利要求40所述的方法，其特征在于，所述納米線結構僅被設置在所述柵極區(qū)。
42.如權利要求40所述的方法，其特征在于，所述鰭結構的經(jīng)氧化部分是通過下列步驟去除的: 用濕蝕來蝕刻所述氧化物；以及 用各向異性蝕刻來蝕刻所述硅和硅鍺中的一者。
43.一種納米線器件，包括: 襯底； 高觸頭，用以耦合于N和P納米線溝道； 耦合至所述N和P納米線溝道中的一者的短觸頭，其中所述N和P納米線溝道被設置在所述襯底上方；以及 設置在所述短觸頭之下的底部觸頭，所述短觸頭耦合至所述N和P納米線溝道中的一者和所述襯底。
44.如權利要求43所述的結構，其特征在于，所述襯底包括構成用于Vss的N+逆變器。
45.如權利要求43所述的結構，其特征在于，所述短觸頭和所述底部觸頭彼此未對準。
46.如權利要求43所述的結構，其特征在于，所述N和P納米線包括左翼和右翼結構。
47.一種納米線器件結構，包括: 垂直地設置在CMOS器件的柵極區(qū)之上的納米線溝道結構，所述納米線溝道結構包括娃納米線和娃鍺納米線中的一者。
48.如權利要求47所述的結構，其特征在于，所述納米線溝道結構包括垂直地設置在第二納米線之上的第一納米線。
49.如權利要求47所述的結構，其特征在于，所述納米線溝道結構基本上設置在整個器件結構上。
50.一種納米線器件，包括: 襯底，所述襯底包括設置在所述間隔物附近的源極/漏極結構；以及 設置在所述間隔物之間的納米線溝道結構，其中所述納米線溝道結構在彼此之上垂直地層疊。
51.如權利要求50所述的納米線器件，其特征在于，所述納米線溝道結構包括通過間隙彼此隔開的外延硅納米線溝道結構。
52.如權利要求50所述的納米線器件，其特征在于，所述納米線溝道結構包括通過間隙彼此隔開的外延硅鍺納米線溝道結構。
53.如權利要求50所述的納米線器件，其特征在于，所述納米線溝道結構包括完全包圍所述納米線溝道結構的柵極電介質(zhì)材料以及包圍所述納米線溝道結構的金屬柵極。
54.如權利要求50所述的納米線器件，其特征在于，所述柵極電介質(zhì)材料包括高k柵極電介質(zhì)材料。
55.如權利要求50所述的納米線器件，其特征在于，所述納米線溝道結構包括外延硅和外延硅鍺中的一者。
56.如權利要求50所述的納米線器件，其特征在于，所述源極/漏極結構包括外延硅鍺。
57.如權利要求50所述的納米線器件，其特征在于，所述襯底包括SOI襯底，并且底部納米線溝道結構被設置在所述SOI襯底的氧化物部分上。
58.如權利要求50所述的納米線器件，其特征在于，所述襯底包括SOI襯底，并且底部納米線溝道結構被設置在所述SOI襯底的氧化物部分上。
59.如權利要求50所述的納米線器件，其特征在于，所述器件包括NMOS器件，其中溝槽觸頭耦合至所述源極漏極結構，所述源極漏極結構包括η+摻雜的硅，并且硅外延尖端被設置在所述源極漏極結構和所述襯底之間。
60.如權利要求50所述的納米線器件，其特征在于，所述器件包括PMOS器件，其中溝槽觸頭耦合至所述源極漏極結構，所述源極漏極結構包括P+摻雜的硅鍺，并且硅外延尖端被設置在所述源極漏極結構和所述襯底100之間。
61.如權利要求50所述的納米線器件，其特征在于，所述納米線溝道結構包括設置在外延氧化物納米線溝道結構上的外延娃鍺納米線溝道。
62.如權利要求61所述的納米線器件，其特征在于，所述外延氧化物納米線被部分蝕刻。
全文摘要
描述了形成微電子結構的方法。這些方法的實施例包括形成納米線器件，該納米線器件包括襯底，襯底包括位于間隔物附近的源極/漏極結構；以及位于間隔物之間的納米線溝道結構，其中納米線溝道結構在彼此之上垂直地層疊。
文檔編號H01L21/336GK103238208SQ201180058034
公開日2013年8月7日 申請日期2011年11月23日 優(yōu)先權日2010年12月1日
發(fā)明者K·J·庫恩, S·金, R·里奧斯, S·M·賽亞, M·D·賈爾斯, A·卡佩爾拉尼, T·拉克什特, P·常, W·瑞馳梅迪 申請人:英特爾公司