制造半導(dǎo)體器件的方法
【專利摘要】本發(fā)明涉及一種制造用于半導(dǎo)體器件的基板的方法，用于半導(dǎo)體器件的基板包括具有不同電特性的第一層(5)與第二層(7)之間的界面區(qū)(9)、以及暴露表面(13)，其中至少第二層(7)包括多個缺陷和/或位錯，該方法包括以下步驟：a)移除缺陷和/或位錯的一個或多個位置處的材料，從而形成坑(13a-13d)，其中坑與界面區(qū)(9)相交，以及b)將坑(13a-13d)鈍化。本發(fā)明也涉及一種對應(yīng)的半導(dǎo)體器件結(jié)構(gòu)。
【專利說明】制造半導(dǎo)體器件的方法
[0001]本發(fā)明涉及制造用于半導(dǎo)體器件的基板的方法以及用于半導(dǎo)體器件的基板。特別地，本發(fā)明涉及一種用于提高半導(dǎo)體器件、特別是功率半導(dǎo)體器件和/或光伏器件的性能的制造用于半導(dǎo)體器件的基板的方法以及用于半導(dǎo)體器件的基板。
[0002]功率半導(dǎo)體器件是用作例如功率電子電路，集成電路等中的開關(guān)或整流器的半導(dǎo)體器件。光伏器件包括配置為將電磁輻射轉(zhuǎn)換為電能的半導(dǎo)體器件。通常，功率半導(dǎo)體器件或光伏器件結(jié)構(gòu)使用Pn結(jié)，且使器件內(nèi)的電場強度在此器件的P-型材料及η-型材料之間的界面區(qū)(例如內(nèi)部冶金結(jié))處達到最大。功率半導(dǎo)體器件例如可包括GaN基肖特基二極管。光伏器件可包括例如太陽能電池。
[0003]半導(dǎo)體材料中的缺陷和/或位錯影響在半導(dǎo)體材料上方生長的表面層的質(zhì)量。另夕卜，例如通過沉積在表面層之上提供的額外層也可能受缺陷和/或位錯影響。在功率半導(dǎo)體器件或光伏器件中，缺陷和/或位錯(例如，如半導(dǎo)體層內(nèi)部中存在的穿透位錯)例如分別通過影響器件的擊穿電壓或通過影響能量轉(zhuǎn)換而使器件性能劣化。功率半導(dǎo)體器件中差的擊穿電壓會阻礙高電壓下的高性能。
[0004]為處理缺陷，需要使用具有低缺陷密度的昂貴且大塊的原料，如大塊的GaN晶片。為減低缺陷在多層結(jié)構(gòu)中造成的影響，現(xiàn)有技術(shù)文獻WO 2008/141324Α2提出一種方法，其中用掩模材料覆蓋一個外延層中存在的表面缺陷，之后在具有覆蓋物的第一覆蓋層上方生長下一層。另一方法公開于US 2004/0067648Α1中。在一層的生長期間，在位錯的每一端形成多個蝕坑。接著，在每個蝕坑的內(nèi)表面上提供非晶涂膜以避免在其上生長晶體。隨后，繼續(xù)同一層的生長，而非晶涂膜區(qū)域上方的位錯密度被描繪為得以降低。
[0005]本發(fā)明的目的是提供一種制造用于半導(dǎo)體器件的基板的方法以及用于半導(dǎo)體器件的基板，其可基于使用薄膜同時得到提高的器件效能。
[0006]本發(fā)明的目的用一種制造用于半導(dǎo)體器件的基板的方法達成，所述用于半導(dǎo)體器件的基板包括具有不同電特性的第一層與第二層之間的界面區(qū)、以及暴露表面，其中至少所述第二層包括多個缺陷和/或位錯，所述方法包括以下步驟:a)移除所述缺陷和/或位錯的一個或多個位置處的材料，從而形成多個坑，其中所述坑與所述界面區(qū)相交，以及b)將所述坑鈍化。
[0007]通過移除所述缺陷和/或位錯的一個或多個位置處的材料及鈍化這些區(qū)域，在缺陷和/或位錯附近的區(qū)域也可被鈍化，從而可實現(xiàn)功率器件和/或光伏器件的提高的性能。
[0008]優(yōu)選地，鈍化步驟可包括以電介質(zhì)材料至少部分填充坑。通過以電介質(zhì)材料填充坑，由于改進和有效的鈍化，可實現(xiàn)功率器件和/或光伏器件的提高的性能。
[0009]優(yōu)選地，第一層可包括具有第一雜質(zhì)的半導(dǎo)體材料，第二層可包括具有與所述第一雜質(zhì)不同的第二雜質(zhì)的半導(dǎo)體材料。第一雜質(zhì)和第二雜質(zhì)可為P型或η型摻雜的摻雜物元素。特別地，界面區(qū)可為冶金結(jié)，其中冶金結(jié)是通過將包括具有第一雜質(zhì)的半導(dǎo)體材料的第一層與包括具有第二雜質(zhì)的半導(dǎo)體材料的第二層接合而形成的結(jié)。例如，在具有Pn結(jié)的二極管中，分隔P型半導(dǎo)體材料及η型半導(dǎo)體材料的界線為界面區(qū)或冶金結(jié)。通過使材料被移除的區(qū)域與界面區(qū)相交，從具有最高電場的區(qū)域移除缺陷和/或位錯。
[0010]優(yōu)選地，移除材料的步驟可包括優(yōu)先在缺陷的一個或多個位置處蝕刻暴露表面使得在表面缺陷的位置處形成一個或多個坑或者使已存在的坑進一步暴露的步驟。此處的詞語“缺陷”用于指示材料中的任意穿透位錯、環(huán)位錯、堆垛層錯和晶界?？觾?yōu)選地足夠大以使從表面移除無序材料，如此使坑通過界面區(qū)與半導(dǎo)體層內(nèi)部中存在的缺陷和/或位錯相交。這種蝕刻允許選擇性地或優(yōu)先性地將具有缺陷和/或位錯的區(qū)域移除，并留下無缺陷區(qū)域。
[0011]優(yōu)選地，電介質(zhì)材料可從氧化硅、氮化硅及其混合物中選擇。由上述材料中選出的電介質(zhì)材料有助于抑制隨后設(shè)置在電介質(zhì)材料上方的層中的缺陷和/或位錯。
[0012]優(yōu)選地，電介質(zhì)材料可完全填充在步驟a)中被移除材料的區(qū)域。通過完全填充被蝕刻區(qū)域，可得到實質(zhì)上無缺陷的表面層。此填充可通過在層的表面上沉積或生長或另外放置電介質(zhì)材料以封閉坑的表面開口并覆蓋坑壁的任何暴露部分但暴露表面中遠離坑的那些完整部分而進行。
[0013]優(yōu)選地，此方法可包括在步驟b)后拋光半導(dǎo)體器件的表面的步驟，其中半導(dǎo)體器件結(jié)構(gòu)的表面被拋光，直至恢復(fù)第二層的表面。在以電介質(zhì)材料填充蝕刻區(qū)域后，可將用于半導(dǎo)體器件的基板表面拋光以使表面為實質(zhì)上沒有缺陷和/或位錯的表面。如此，表面可具有高質(zhì)量并準備好進行后續(xù)的制造步驟，包括在用于半導(dǎo)體器件的基板上方例如通過沉積或生長而提供額外層。
[0014]優(yōu)選地，用于半導(dǎo)體器件的基板可包括晶體管、二極管或諸如太陽能電池的光伏器件，如此可得到具有較少缺陷和/或位錯的半導(dǎo)體器件，且可在此晶體管、二極管或太陽能電池上方形成肖特基層。
[0015]本發(fā)明的目的還通過一種用于半導(dǎo)體器件的基板達成，所述用于半導(dǎo)體器件的基板包括具有不同電特性的第一層與第二層之間的界面區(qū)，其中多個坑延伸穿過所述第二層，并至少部分延伸至所述第一層以與所述界面區(qū)相交，其中所述坑至少部分填充有電介質(zhì)材料。利用此半導(dǎo)體器件結(jié)構(gòu)，可使用如GaN薄膜的薄膜起始材料但仍可獲得高擊穿電壓。
[0016]優(yōu)選地，第一層可包括具有第一雜質(zhì)的半導(dǎo)體材料，第二層可包括具有與所述第一雜質(zhì)不同的第二雜質(zhì)的半導(dǎo)體材料。第一雜質(zhì)和第二雜質(zhì)可為P型或η型摻雜的摻雜物元素。特別地，界面區(qū)可為冶金結(jié)，其中冶金結(jié)是通過將包括具有第一雜質(zhì)的半導(dǎo)體材料的第一層與包括具有第二雜質(zhì)的半導(dǎo)體材料的第二層接合而形成的結(jié)。例如，在具有Pn結(jié)的二極管中，分隔P型半導(dǎo)體材料及η型半導(dǎo)體材料的界線為界面區(qū)或冶金結(jié)。
[0017]優(yōu)選地，半導(dǎo)體材料可為ΙΙΙ/Ν材料，且第一雜質(zhì)為硅，而第二雜質(zhì)為鎂。
[0018]優(yōu)選地，電介質(zhì)材料可從氧化硅、氮化硅及其混合物中選擇。由上述材料中選擇的電介質(zhì)材料有助于抑制隨后設(shè)置在電介質(zhì)材料上方的層中的缺陷和/或位錯。
[0019]優(yōu)選地，電介質(zhì)材料可完全填充一個或多個區(qū)域。通過完全填充被蝕刻區(qū)域，可得到無缺陷的表面層。
[0020]根據(jù)優(yōu)選實施方式，填充有電介質(zhì)材料的坑可布置在第一層中的位錯和/或缺陷頂部。因此可避免第一層及第二層間的過渡區(qū)中存在這種缺陷和/或位錯。
[0021]本發(fā)明的目的還通過一種功率半導(dǎo)體器件達成，所述功率半導(dǎo)體器件例如為晶體管、二極管或諸如太陽能電池的光伏器件，其包括本發(fā)明的基板，使得可實現(xiàn)具有較少缺陷和/或位錯的半導(dǎo)體器件。
[0022]根據(jù)參照附圖的本描述，本發(fā)明的特定實施方式將變得更明顯，其中
[0023]圖1a示出例如用于制造根據(jù)本發(fā)明一實施方式的半導(dǎo)體器件結(jié)構(gòu)的基板的起始基板的剖面圖，
[0024]圖1b示出從圖1a中示出的用于半導(dǎo)體器件的基板的暴露區(qū)域移除材料的步驟，
[0025]圖1c示出用電介質(zhì)材料填充被移除材料的區(qū)域的步驟，
[0026]圖1d示出拋光如圖1c中示出的用于半導(dǎo)體器件的基板的暴露表面的步驟。
[0027]圖1a-1d示出根據(jù)本發(fā)明的制造用于半導(dǎo)體器件的基板的方法。
[0028]圖1a示出本發(fā)明一實施方式的半導(dǎo)體器件結(jié)構(gòu)I的pn結(jié)區(qū)域的剖面圖。半導(dǎo)體器件結(jié)構(gòu)I包括:基板3，設(shè)置在基板3上方的第一半導(dǎo)體層5，設(shè)置在第一半導(dǎo)體層5上方的第二半導(dǎo)體層7，以及第一半導(dǎo)體層5與第二半導(dǎo)體層7之間的界面區(qū)9。在變型中，半導(dǎo)體器件結(jié)構(gòu)I在基板3上方可包括多于兩個半導(dǎo)體層。
[0029]基板3用作生長第一層及第二層的起始材料，且基板3例如為SiC或藍寶石基板或其類似物。第一半導(dǎo)體層5及第二半導(dǎo)體層7由半導(dǎo)體材料制成,優(yōu)選由GaN制成,但也可由硅、應(yīng)變硅、鍺、SiGe或諸如II1-V材料、III/N材料、二元或三元合金(如GaN、InGaN、AlGaN)等制成。第一半導(dǎo)體層5及第二半導(dǎo)體層7可以經(jīng)由外延生長工藝設(shè)置在基板3上方，或者另外可以通過例如層轉(zhuǎn)移等而設(shè)置在基板3上方。
[0030]根據(jù)變型，基板3也可是包括轉(zhuǎn)移層的基板，如GaNOS基板，對應(yīng)于具有轉(zhuǎn)移GaN層的藍寶石基板。取決于所需特性(如導(dǎo)電性或?qū)嵝缘?，轉(zhuǎn)移層可包括金屬或隔離層?；?也可為模板基板，如上面生長了薄GaN層的藍寶石基板。
[0031]在此實施方式中,第一半導(dǎo)體層5摻雜有η型雜質(zhì),而第二半導(dǎo)體層7摻雜有P型雜質(zhì)。在變型中，第一半導(dǎo)體層5可以摻雜有P型雜質(zhì)而第二半導(dǎo)體層7可以摻雜有η型雜質(zhì)。η型第一半導(dǎo)體層5與P型第二半導(dǎo)體層7之間的界面區(qū)9形成冶金結(jié)。在一變型中，在ρ-η結(jié)二極管中，第一半導(dǎo)體層5摻雜有硅，第二半導(dǎo)體層7摻雜有鎂。
[0032]第二半導(dǎo)體層7包括多個缺陷和/或位錯lla-lld。在第二半導(dǎo)體層7中的缺陷和/或位錯Ila-1ld可因與第一半導(dǎo)體層5的材料的結(jié)晶和/或物理性質(zhì)不匹配而形成。
[0033]在本發(fā)明一實施方式中，例如歸因于基板3的材料和第一半導(dǎo)體層5的材料之間的結(jié)晶和/或物理性質(zhì)不匹配，多個缺陷和/或位錯Ilb-1lc出現(xiàn)在基板3與第一半導(dǎo)體層5之間附近的區(qū)域3a處，并且可能由于環(huán)位錯而出現(xiàn)缺陷11a。缺陷和/或位錯Ila-1ld沿第一半導(dǎo)體層5的厚度方向延續(xù)和/或擴展至第二半導(dǎo)體層7的表面。缺陷和/或位錯Ila-1ld在界面區(qū)9上方延伸并通常會延伸至第二半導(dǎo)體層7的暴露表面13。對于諸如GaN的II1-N材料，暴露表面13通常具有直到I X 107cm_2的表面缺陷和/或位錯密度。對于Si或Ge材料或?qū)τ诤辖餝i1Jey，其中y > 0.2，缺陷密度小于lX106cm_2。然而，如下所解釋的，這些值強烈依賴于層7的厚度。
[0034]本發(fā)明在實際為層厚度的函數(shù)的特定位錯密度以下是有用的。實際上，根據(jù)層的厚度，通過蝕刻形成的坑的大小或多或少是重要的，而所有的坑可覆蓋半導(dǎo)體的整個表面，使得必須將材料拋光到一定的級別以再次找到半導(dǎo)體材料。
[0035]通常，當層是具有500nm厚度的GaN時，蝕刻后的坑具有大約I μ m的直徑。在此情況下，材料應(yīng)呈現(xiàn)低于le7/cm2的位錯密度，以在表面13處具有GaN材料，以防止不必要的拋光到GaN層。如果層具有10nm的厚度，則坑將具有200nm的尺寸，并且位錯密度可以升至 le8/cm2。
[0036]通常由本領(lǐng)域已知的方法測量缺陷密度，包括原子力顯微鏡、光學顯微鏡、掃描電鏡和透射電鏡。根據(jù)本實施方式，測量缺陷密度的優(yōu)選方法是通過透射電鏡(TEM)。
[0037]這些缺陷和/或位錯Ila-1ld妨礙了半導(dǎo)體器件結(jié)構(gòu)I的性能，例如涉及擊穿電壓，并進一步負面影響暴露表面13的質(zhì)量，這對設(shè)置于其上的任何其他層的質(zhì)量具有負面影響。
[0038]圖1b-1d示出根據(jù)本發(fā)明第一實施方式的方法，其有助于克服上述問題。
[0039]圖1b示出移除從暴露表面13起始的材料的步驟。在缺陷和/或位錯Ila-1ld的一個或多個位置處移除材料。例如可通過選擇性或優(yōu)先蝕刻移除材料。這種蝕刻在暴露表面13上方產(chǎn)生多個蝕刻區(qū)13a-13d。
[0040]根據(jù)本發(fā)明，實施材料移除步驟，至少直到暴露或顯現(xiàn)甚至超出界面區(qū)9使得材料移除區(qū)域與界面區(qū)9相交為止。利用材料移除步驟，界面9處的半導(dǎo)體器件結(jié)構(gòu)的高電場區(qū)域中的缺陷和/或位錯Ila-1ld被移除。這導(dǎo)致半導(dǎo)體器件的提高的性能，因為擊穿電壓性質(zhì)被優(yōu)化。
[0041]然后，經(jīng)歷了蝕刻以形成區(qū)域13a_13d的暴露表面13將被鈍化，以用于進一步的器件制造步驟。圖1c示出用電介質(zhì)層或電介質(zhì)材料15至少部分填充區(qū)域13a-13d的步驟。為了這樣做，在暴露表面13上沉積電介質(zhì)層15，以使區(qū)域13a-13d至少部分填充有電介質(zhì)材料15。電介質(zhì)材料的填充可以通過使用化學氣相沉積(CVD)、等離子增強化學氣相沉積(PECVD)、低壓化學氣相沉積(LPCVD)中的任一種來沉積而進行，或者通過在半導(dǎo)體層7的暴露表面13上生長或另外放置電介質(zhì)材料以封閉坑的表面開口并覆蓋坑壁的任何暴露部分但暴露表面中遠離坑的那些完整部分而進行。在此實施方式中，根據(jù)應(yīng)用，可以從氧化硅、氮化硅及其混合物中的任一種選擇電介質(zhì)材料15。
[0042]在本發(fā)明的此實施方式中，如圖1c所示，電介質(zhì)材料15完全填充區(qū)域13a_13d。另外，在此實施方式中，電介質(zhì)材料15不僅完全填充區(qū)域13a-13d，還設(shè)置在p型半導(dǎo)體層7上方達到厚度D。厚度D可以通過諸如光學橢圓術(shù)等任何已知技術(shù)確定。根據(jù)本實施方式，厚度D實質(zhì)上等于至少圖1c中所示的坑的深度。填充于區(qū)域13a-13d中的電介質(zhì)材料15延伸至P型半導(dǎo)體材料7的表面中，并與界面區(qū)9相交。根據(jù)變型，電介質(zhì)可僅部分填充區(qū)域13a-13c，或使沉積停止于第二層7的表面。
[0043]圖1d示出拋光電介質(zhì)材料15的表面17的步驟。電介質(zhì)材料15使用諸如化學機械拋光(CMP)的任何傳統(tǒng)技術(shù)拋光。電介質(zhì)材料15經(jīng)拋光使得移除P型半導(dǎo)體層7上方多余的電介質(zhì)材料，并使區(qū)域13a-13c維持被剩余的電介質(zhì)材料15'填充。半導(dǎo)體器件結(jié)構(gòu)I的表面經(jīng)拋光以使表面包括不含缺陷和/或位錯Ila-1ld及多余的電介質(zhì)材料的區(qū)域。
[0044]多余的電介質(zhì)材料涉及電介質(zhì)材料中沉積在暴露表面13上但未封閉坑的表面開口的那些部分。多余的電介質(zhì)材料在拋光步驟中被移除。也可在暴露表面13上進行表面平滑工藝。如此，表面可具有高質(zhì)量并準備好進行后續(xù)的制造步驟，包括在半導(dǎo)體器件結(jié)構(gòu)I上方例如通過沉積或生長而提供額外層。
[0045]圖1d示出根據(jù)本發(fā)明第二實施方式的半導(dǎo)體器件結(jié)構(gòu)I'的pn結(jié)區(qū)域。其包括:基板3，位于η型半導(dǎo)體層5與P型半導(dǎo)體層7之間的界面區(qū)9，以及ρ型半導(dǎo)體材料7的暴露表面13。填充有電介質(zhì)材料15的坑13a-13d設(shè)置在表面13上方，在形成坑前存在缺陷和/或位錯Ila-1ld的一個或多個位置處。一個或多個坑13a-13d與界面區(qū)9相交，且一個或多個坑13a-13d至少部分填充有電介質(zhì)材料15。
[0046]如圖1d中示出的半導(dǎo)體器件結(jié)構(gòu)1'與圖1a中示出的半導(dǎo)體器件結(jié)構(gòu)I相比，在第一層及第二層之間的界面處具有較少的缺陷和/或位錯，因為從延伸至P型半導(dǎo)體材料7并進一步超出界面區(qū)9的區(qū)域13a-13d移除了缺陷和/或位錯。另外，半導(dǎo)體器件結(jié)構(gòu)I,具有提高的表面質(zhì)量，因為用電介質(zhì)材料15鈍化ρ型半導(dǎo)體材料7的表面。
[0047]各種實施方式的各個特征可以互相獨立地組合，以達到本發(fā)明實施方式的另外變型。
[0048]本發(fā)明的實施方式通過從半導(dǎo)體器件結(jié)構(gòu)的界面區(qū)移除缺陷和/或位錯，提供能從半導(dǎo)體器件結(jié)構(gòu)得到提高性能的優(yōu)點。此外，通過移除大部分或全部缺陷和/或位錯，也進一步提高了半導(dǎo)體器件結(jié)構(gòu)的表面質(zhì)量。特別是可提升擊穿電壓性質(zhì)。通過提供電介質(zhì)層并拋光多余的電介質(zhì)材料來鈍化蝕刻區(qū)域，半導(dǎo)體器件結(jié)構(gòu)的表面準備好進行后續(xù)的制造工藝。
【權(quán)利要求】
1.一種制造用于半導(dǎo)體器件的基板的方法，所述用于半導(dǎo)體器件的基板包括具有不同電特性的第一層(5)與第二層(7)之間的界面區(qū)(9)、以及暴露表面(13)，其中至少所述第二層(7)包括多個缺陷和/或位錯(11a，11b，11c)，所述方法包括以下步驟: a)移除所述缺陷和/或位錯(11a，11b，lie)的一個或多個位置處的材料，從而形成多個坑，其中所述坑與所述界面區(qū)(9)相交，以及 b)將所述坑鈍化。
2.如權(quán)利要求1所述的方法，其中鈍化步驟包括用電介質(zhì)材料(15)至少部分填充所述坑。
3.如權(quán)利要求1或2所述的方法，其中所述第一層(5)包括具有第一雜質(zhì)的半導(dǎo)體材料，所述第二層(7)包括具有與所述第一雜質(zhì)不同的第二雜質(zhì)的半導(dǎo)體材料。
4.如權(quán)利要求1至3中的一項所述的方法，其中步驟a)包括優(yōu)先在所述缺陷和/或位錯(11a，11b，lie)的一個或多個位置處蝕刻所述暴露表面(13)的步驟。
5.如權(quán)利要求1至4中的任一項所述的方法,其中所述電介質(zhì)材料(15)選自氧化娃、氮化硅及其混合物中的任一種。
6.如權(quán)利要求1至5中的任一項所述的方法，其中所述電介質(zhì)材料(15)完全填充在步驟a)中被移除材料的區(qū)域。
7.如權(quán)利要求1至6中的任一項所述的方法，所述方法還包括在步驟b)后拋光所述半導(dǎo)體器件的表面的步驟，其中所述用于半導(dǎo)體器件的基板的表面被拋光，直至恢復(fù)所述第二層(7)的表面。
8.如權(quán)利要求1至7中的任一項所述的方法，其中所述半導(dǎo)體器件包括晶體管、二極管或諸如太陽能電池的光伏器件。
9.一種用于半導(dǎo)體器件的基板，所述用于半導(dǎo)體器件的基板包括具有不同電特性的第一半導(dǎo)體層(5)與第二半導(dǎo)體層(7)之間的界面區(qū)(9)， 其中多個坑延伸穿過第二層(7)，并至少部分延伸至第一層(5)以與所述界面區(qū)(9)相交，其中 所述坑至少部分填充有電介質(zhì)材料(15)。
10.如權(quán)利要求9所述的用于半導(dǎo)體器件的基板，其中所述第一層(5)包括具有第一雜質(zhì)的半導(dǎo)體材料，所述第二層(7)包括具有與所述第一雜質(zhì)不同的第二雜質(zhì)的半導(dǎo)體材料。
11.如權(quán)利要求10所述的用于半導(dǎo)體器件的基板，其中所述半導(dǎo)體材料為III/N材料，所述第一雜質(zhì)為硅，所述第二雜質(zhì)為鎂。
12.如權(quán)利要求9至11中的任一項所述的用于半導(dǎo)體器件的基板，其中所述電介質(zhì)材料(15)選自氧化硅、氮化硅及其混合物中的任一種。
13.如權(quán)利要求9至12中的任一項所述的用于半導(dǎo)體器件的基板，其中所述電介質(zhì)材料(15)完全填充一個或多個區(qū)域。
14.如權(quán)利要求9至12中的任一項所述的用于半導(dǎo)體器件的基板，其中填充有電介質(zhì)材料的所述坑布置在所述第一層中的位錯和/或缺陷的頂部。
15.一種功率半導(dǎo)體器件，所述功率半導(dǎo)體器件例如為晶體管、二極管或諸如太陽能電池的光伏器件，其包括如權(quán)利要求9至14中的任一項的基板。
【文檔編號】H01L21/02GK104054186SQ201180075547
【公開日】2014年9月17日 申請日期:2011年12月15日 優(yōu)先權(quán)日:2010年12月27日
【發(fā)明者】O·考諾恩楚克 申請人:索泰克公司