專利名稱：半導(dǎo)體裝置以及功率變換裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置以及使用了其的功率變換裝置。
背景技術(shù)：
半導(dǎo)體裝置可以充當(dāng)根據(jù)施加到控制電極上的電壓來控制主電極間流動的電流的開關(guān)元件。作為這樣的半導(dǎo)體元件的一種的具有溝槽絕緣柵極構(gòu)造的絕緣柵極雙極型晶體管(Insulated Gate Bipolar Transistor :以下,略為IGBT)可以根據(jù)施加到柵極電極上的電壓來控制集電極電極與發(fā)射極電極之間流動的電流。由于IGBT可控制的功率從數(shù)十瓦特起甚至達(dá)到數(shù)十萬瓦特，并且開關(guān)頻率也從數(shù)十赫茲到超十萬赫茲而范圍廣泛，因此從家庭用的空調(diào)機(jī)或電灶等中所使用的小功率用的功率變換裝置(例如，逆變器、轉(zhuǎn)換器、 斬波器(chopper)等)直到鐵道或鋼鐵廠等中所使用的大功率用的功率變換裝置，其均得到了范圍廣泛地利用。為了這些功率變換裝置的高效率化，在IGBT中，正在謀求低損失化，并且正在要求導(dǎo)通損失或開關(guān)損失的降低。為了同時(shí)防止EMC(ElectroMagnetic Compatibility,電磁兼容)噪聲或誤操作、電動機(jī)的絕緣破壞等問題，正在要求能夠根據(jù)應(yīng)用程序的規(guī)格，執(zhí)行由dv/dt的柵極驅(qū)動電路在導(dǎo)通開關(guān)時(shí)間段中進(jìn)行的控制。因此，在專利文獻(xiàn)I中，提出了以下方案通過經(jīng)由電阻將浮動P層與發(fā)射極電極進(jìn)行電連接，來提高該dv/dt的控制性。另外，在專利文獻(xiàn)2中，提出了以下構(gòu)造作為專利文獻(xiàn)I的浮動P層的替代，形成溝槽，并且通過絕緣膜或半導(dǎo)體層來填充該溝槽，使柵極-發(fā)射極間電容和柵極-集電極間電容的比變大，并且能夠使開關(guān)速度變快且能夠降低開關(guān)損失。專利文獻(xiàn)I JP特開2004-39838號公報(bào)專利文獻(xiàn)2 JP特開2005-327806號公報(bào)在專利文獻(xiàn)I的情況下，盡管浮動P層與發(fā)射極電極之間的電阻的電阻值設(shè)定得越小，越會提高dv/dt的控制性，但是由于在導(dǎo)通狀態(tài)下注入浮動P層的空穴電流的一部分經(jīng)由電阻而流出到發(fā)射極電極，促使電子的注入的效果變?nèi)?，?dǎo)通電壓上升，并且損失增加。相反，盡管當(dāng)使電阻的電阻值變大時(shí)導(dǎo)通電壓的上升變小，但是dv/dt的控制性下降。 由此，可以認(rèn)為，在專利文獻(xiàn)I中，dv/dt的控制性的提高與損失的降低為此消彼長的關(guān)系， 而無法兼顧。另外，在專利文獻(xiàn)2的情況下，在溝槽中填充的絕緣膜側(cè)的柵極電極的角部集中了電場，可以認(rèn)為耐壓下降。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種半導(dǎo)體裝置以及使用其的功率變換裝置，能夠在保持低損失和高耐壓的同時(shí)，提高dv/dt的柵極驅(qū)動電路在導(dǎo)通開關(guān)時(shí)間段中的控制性。為了達(dá)成所述目的，本發(fā)明提出了一種半導(dǎo)體裝置，特征在于，設(shè)置有第I導(dǎo)電型的第I半導(dǎo)體層；在該第I半導(dǎo)體層的表面附近形成的第2導(dǎo)電型的第2半導(dǎo)體層；與所述第2半導(dǎo)體層電連接的第I主電極；與所述第I半導(dǎo)體層鄰接，且在與所述第2半導(dǎo)體層相反側(cè)的表面附近形成的第2導(dǎo)電型的第3半導(dǎo)體層；在該第3半導(dǎo)體層的上部選擇性地設(shè)置的第I導(dǎo)電型的第4半導(dǎo)體層；與所述第3半導(dǎo)體層以及所述第4半導(dǎo)體層電連接的第2主電極；其側(cè)面與所述第4半導(dǎo)體層和所述第3半導(dǎo)體層接觸，且達(dá)到所述第I半導(dǎo)體層的溝槽；沿著該溝槽的所述側(cè)面通過多晶硅的邊壁形成的柵極電極；以及在所述溝槽內(nèi)離開所述柵極電極而設(shè)置，且與所述第2主電極電連接的多晶硅電極。另外，還提出了一種使用了該半導(dǎo)體裝置的功率變換裝置。根據(jù)本發(fā)明，提供了一種半導(dǎo)體裝置以及使用了其的功率變換裝置，能夠在保持低損失和高耐壓的同時(shí)，提高柵極驅(qū)動電路對在導(dǎo)通開關(guān)時(shí)間段中的dv/dt的控制性。


圖I是本發(fā)明的第I實(shí)施方式所涉及的半導(dǎo)體裝置(IGBT)的主要部分的俯視圖。圖2A是圖I的A-A方向的按照箭頭看到的截面圖。圖2B是圖I的B-B方向的按照箭頭看到的截面圖。圖3是表示本發(fā)明的IGBT的每單位面積的反饋電容的集電極-發(fā)射極間電壓依賴性的特性圖。圖4是表示本發(fā)明的IGBT中的集電極-發(fā)射極間耐壓的柵極電極-多晶硅電極間的距離L的依賴性的特性圖。圖5是表示本發(fā)明的IGBT中的導(dǎo)通時(shí)的集電極-發(fā)射極間電壓的計(jì)算波形的特性圖。圖6A是表示本發(fā)明的IGBT的制造工序(工序I)的截面圖，(a)相當(dāng)于圖I的A-A 方向的按照箭頭看到的截面圖，(b)相當(dāng)于圖I的B-B方向的按照箭頭看到的截面圖。圖6B是表示本發(fā)明的IGBT的制造工序(工序2)的截面圖，(a)相當(dāng)于圖I的A-A 方向的按照箭頭看到的截面圖，(b)相當(dāng)于圖I的B-B方向的按照箭頭看到的截面圖。圖6C是表示本發(fā)明的IGBT的制造工序(工序3)的截面圖，(a)相當(dāng)于圖I的A-A 方向的按照箭頭看到的截面圖，(b)相當(dāng)于圖I的B-B方向的按照箭頭看到的截面圖。圖6D是表示本發(fā)明的IGBT的制造工序(工序4)的截面圖，(a)相當(dāng)于圖I的A-A 方向的按照箭頭看到的截面圖，(b)相當(dāng)于圖I的B-B方向的按照箭頭看到的截面圖。圖6E是表示本發(fā)明的IGBT的制造工序(工序5)的截面圖，(a)相當(dāng)于圖I的A-A 方向的按照箭頭看到的截面圖，(b)相當(dāng)于圖I的B-B方向的按照箭頭看到的截面圖。圖6F是表示本發(fā)明的IGBT的制造工序(工序6)的截面圖，(a)相當(dāng)于圖I的A-A 方向的按照箭頭看到的截面圖，(b)相當(dāng)于圖I的B-B方向的按照箭頭看到的截面圖。圖6G是表示本發(fā)明的IGBT的制造工序(工序7)的截面圖，(a)相當(dāng)于圖I的A-A 方向的按照箭頭看到的截面圖，(b)相當(dāng)于圖I的B-B方向的按照箭頭看到的截面圖。圖6H是表示本發(fā)明的IGBT的制造工序(工序8)的截面圖，(a)相當(dāng)于圖I的A-A 方向的按照箭頭看到的截面圖，(b)相當(dāng)于圖I的B-B方向的按照箭頭看到的截面圖。圖61是表示本發(fā)明的IGBT的制造工序(工序9)的截面圖，(a)相當(dāng)于圖I的A-A 方向的按照箭頭看到的截面圖，(b)相當(dāng)于圖I的B-B方向的按照箭頭看到的截面圖。
圖6J是表示本發(fā)明的IGBT的制造工序(工序10)的截面圖，(a)相當(dāng)于圖I的 A-A方向的按照箭頭看到的截面圖，(b)相當(dāng)于圖I的B-B方向的按照箭頭看到的截面圖。圖6K是表示本發(fā)明的IGBT的制造工序(工序11)的截面圖，(a)相當(dāng)于圖I的 A-A方向的按照箭頭看到的截面圖，(b)相當(dāng)于圖I的B-B方向的按照箭頭看到的截面圖。圖7是本發(fā)明的第2實(shí)施方式所涉及的半導(dǎo)體裝置(IGBT)的主要部分的截面圖， 相當(dāng)于圖I的A-A方向的按照箭頭看到的截面圖。圖8是本發(fā)明的第3實(shí)施方式所涉及的半導(dǎo)體裝置(IGBT)的主要部分的截面圖， 相當(dāng)于圖I的A-A方向的按照箭頭看到的截面圖。圖9是本發(fā)明的第4實(shí)施方式所涉及的半導(dǎo)體裝置(IGBT)的主要部分的截面圖， 相當(dāng)于圖I的A-A方向的按照箭頭看到的截面圖。圖10是本發(fā)明的第5實(shí)施方式所涉及的半導(dǎo)體裝置(IGBT)的主要部分的俯視圖。圖11是本發(fā)明的第6實(shí)施方式所涉及的半導(dǎo)體裝置(IGBT)的主要部分的截面圖，相當(dāng)于圖I的A-A方向的按照箭頭看到的截面圖。圖12是本發(fā)明的第7實(shí)施方式所涉及的半導(dǎo)體裝置(IGBT)的主要部分的截面圖，相當(dāng)于圖I的A-A方向的按照箭頭看到的截面圖。圖13是本發(fā)明的第8實(shí)施方式所涉及的功率變換裝置的電路圖。符號說明I 集電極端子2 P集電極層(第2半導(dǎo)體層)3 η緩沖層4 η_漂移層(第I半導(dǎo)體層)6 P溝道層(第3半導(dǎo)體層)7 η+發(fā)射極層(第4半導(dǎo)體層)8,8a P+接觸層9柵極電極9a引出布線10柵極絕緣膜(第2絕緣膜)11集電極電極(第I主電極)12引出柵極電極13層間絕緣膜14發(fā)射極電極(第2主電極)15柵極端子16發(fā)射極端子17 溝槽18多晶硅電極19絕緣膜(第I絕緣膜)20接觸孔(第I接觸孔)21接觸孔
22接觸孔(第2接觸孔)23接觸孔25 P阱層(第5半導(dǎo)體層)26 η層(第6半導(dǎo)體層)27 P層(第7半導(dǎo)體層)31、32、33 光刻膠41柵極驅(qū)動電路42 二極管100半導(dǎo)體裝置(IGBT)101功率變換裝置C1、C2、C3 串聯(lián)電路INK IN2輸入端子0UT1、0UT2、0UT3 輸出端子nl、n2、n3 連接點(diǎn)R1、R2 電阻
具體實(shí)施例方式接下來，參照相應(yīng)的附圖對本發(fā)明的實(shí)施方式進(jìn)行詳細(xì)說明。此外，在各圖中，對共同的部分賦予了相同的符號，并省大致了對其的重復(fù)說明。第I實(shí)施方式半導(dǎo)體裝置的構(gòu)造在圖I中，示出了本發(fā)明的第I實(shí)施方式所涉及的半導(dǎo)體裝置(IGBT)IOO的主要部分的俯視圖。在圖I中，特別地，透視地繪制了柵極電極9、用于將柵極電極9引出到外部的引出布線9a、以及多晶硅電極18。在本實(shí)施方式中，可以將這些組件全部圖案形成在同一多晶硅層。設(shè)置多條柵極電極9(圖I中為6條)。柵極電極9每兩條形成一對，并且 2條柵極電極9在端部處按照回繞成大致半圓形狀的方式進(jìn)行結(jié)合。于是，各個(gè)柵極電極9 在其端部處與引出布線9a連接。成對的2條柵極電極9在這些的端部處包括繞回的大致半圓形狀，并且設(shè)置在溝槽(溝)17的內(nèi)側(cè)。溝槽17的端部(終端構(gòu)造)也形成為大致半圓形狀，并且使溝槽17的外形成為人的手指那樣的形狀。沿著大致半圓形狀的溝槽17的端部(終端構(gòu)造)的側(cè)壁設(shè)置絕緣膜(第I絕緣膜)19。另外，在離開終端構(gòu)造的溝槽17 的側(cè)壁上設(shè)置柵極絕緣膜(第2絕緣膜)10。絕緣膜(第I絕緣膜)19的厚度比柵極絕緣膜10的厚度厚。通過將溝槽17的終端構(gòu)造形成為大致半圓形狀，使得沒有角部，防止了在角部處絕緣膜19 (柵極絕緣膜10)變薄。另外，通過在溝槽17的終端構(gòu)造處以及其附近設(shè)置比柵極絕緣膜10厚的絕緣膜19，在溝槽17的終端構(gòu)造中，提高了從溝槽17的內(nèi)側(cè)向外側(cè)上拉而與引出布線9a連接的柵極電極9的耐壓(柵極耐壓)。在引出布線9a之上，沿著溝槽17的多個(gè)終端構(gòu)造設(shè)置了溝狀的接觸孔23。引出布線9a經(jīng)由接觸孔23與引出柵極電極12連接。接觸孔(第2接觸孔)22被將柵極電極9向溝槽17的外側(cè)引出的引出布線9a圍住。接觸孔(第2接觸孔)22相對于溝槽17，設(shè)置在終端構(gòu)造的更外側(cè)。在接觸孔(第2接觸孔)22的底部，形成了 P+接觸層8a。接觸孔(第2接觸孔)22使發(fā)射極電極14與p+ 接觸層8a連接，并進(jìn)一步與P阱層(第5半導(dǎo)體層)25 (圖2B參照)連接。在端部按照大致半圓形狀繞回的成對的2條柵極電極9之間，沿著柵極電極9設(shè)置層間絕緣膜13，在該層間絕緣膜13之間設(shè)置多晶硅電極18。多晶硅電極18設(shè)置在溝槽 17的內(nèi)側(cè)。在多晶硅電極18之上，與溝槽17的側(cè)壁平行地設(shè)置了溝狀的接觸孔20。經(jīng)由接觸孔20，多晶硅電極18與發(fā)射極電極14連接。形成多個(gè)溝槽17 (圖I中為3個(gè))，并且相互平行地配置。在相鄰的溝槽17彼此之間與溝槽17的側(cè)壁平行地設(shè)置了溝狀的接觸孔21。在接觸孔21的底部及其周邊形成了 P+接觸層8、n+(第I導(dǎo)電型)發(fā)射極層(第4半導(dǎo)體層)7、p(第2導(dǎo)電型)溝道層(第3 半導(dǎo)體層)6。P+接觸層8、n+發(fā)射極層(第4半導(dǎo)體層)7、以及P溝道層(第3半導(dǎo)體層)6 經(jīng)由接觸孔21與發(fā)射極電極14連接。n+發(fā)射極層(第4半導(dǎo)體層)7與P溝道層(第3 半導(dǎo)體層)6在沿著溝槽17的側(cè)壁的方向上交替重復(fù)形成。在圖2A中，示出了圖I的A-A方向的按照箭頭看到的截面圖。本發(fā)明的IGBT100 具有集電極電極(第I主電極)11、P集電極層(第2半導(dǎo)體層)2、η緩沖層3、η_漂移層 (第I半導(dǎo)體層)4、P溝道層(第3半導(dǎo)體層)6、η+發(fā)射極層(第4半導(dǎo)體層)7、ρ+接觸層8、溝槽17、柵極電極9、柵極絕緣膜(第2絕緣膜)10、溝槽17內(nèi)的絕緣膜(第I絕緣膜)19、溝槽17內(nèi)的柵極電極9間設(shè)置的多晶硅電極18、層間絕緣膜13、發(fā)射極電極(第 2主電極)14、集電極端子I、發(fā)射極端子16、柵極端子15。此外，冠以“η”或者“ρ”的層分別表示以電子作為多數(shù)載流子的η型層，以及以空穴作為多數(shù)載流子的ρ型層，對于“η”或者“P”上標(biāo)的“ + ”或者表示該層的多數(shù)載流子的濃度(雜質(zhì)濃度)比較高，或者比較低。此外，所附權(quán)利要求中所記載的第I導(dǎo)電型和第2導(dǎo)電型與η型和ρ型相對應(yīng)。當(dāng)將第I導(dǎo)電型設(shè)為η型時(shí)，第2導(dǎo)電型成為ρ型，當(dāng)將第I導(dǎo)電型設(shè)為η型時(shí)，第2導(dǎo)電型成為P型，形成對應(yīng)。圖2Α所示的本發(fā)明的IGBT100形成為η溝道型的IGBT。在η_漂移層4的背側(cè)的表面附近，層疊了 η緩沖層3、ρ集電極層2、以及集電極電極11。集電極電極11與ρ集電極層2電連接。集電極端子I與集電極電極11連接。在η—漂移層4的表側(cè)的表面附近，形成與η—漂移層4鄰接的ρ溝道層6。將η+發(fā)射極層7選擇性地設(shè)置在ρ溝道層的上部(由此，如圖I所示，η+發(fā)射極層7與ρ溝道層6 在沿著溝槽17的側(cè)壁的方向上交替地配置)。發(fā)射極電極14經(jīng)由ρ+接觸層8與ρ溝道層 6電連接，并且與η+發(fā)射極層7電連接。在溝槽17的側(cè)面，η+發(fā)射極層7與ρ溝道層6接觸。溝槽17的底表面比η+發(fā)射極層7和ρ溝道層6的底表面深，達(dá)到η—漂移層4。在溝槽(溝)17的內(nèi)側(cè)，設(shè)置了柵極絕緣膜10、柵極電極9、絕緣膜19、多晶硅電極18。在溝槽17的側(cè)面、以及溝槽17的底表面的周邊部上，設(shè)置了柵極絕緣膜10。柵極電極9在柵極絕緣膜10上沿著溝槽17的側(cè)面設(shè)置。 在溝槽17的底表面的中央部上，設(shè)置絕緣膜19。將多晶硅電極18設(shè)置在絕緣膜19上。多晶硅電極18被設(shè)置為從柵極電極9離開距離(柵極電極-多晶硅電極間距離)L。多晶硅電極18與發(fā)射極電極14電連接。多晶硅電極18的上表面的高度與P溝道層6 (ρ+接觸層8)或者η+發(fā)射極層7的上表面的高度大致相等。由此，在P溝道層6和η+發(fā)射極層7上開口的接觸孔21的深度與在多晶硅電極18上開口的接觸孔20的深度可以設(shè)為相等，可以從發(fā)射極電極14經(jīng)由接觸孔20、21向多晶硅電極18、ρ溝道層6、以及n+發(fā)射極層7可靠地進(jìn)行連接。在寬幅的溝槽17的內(nèi)偵彳，也寬幅地形成多晶硅電極18。與此相對，由于在多晶硅電極18上形成的接觸孔20形成在多晶硅電極18的中央，因此多晶硅電極18內(nèi)產(chǎn)生內(nèi)部電阻。將該內(nèi)部電阻的等價(jià)電路記載為電阻R1。在圖2B中，示出了圖I的B-B方向的按照箭頭看到的截面圖。此外，為了易于理解圖2B與圖I的對應(yīng)關(guān)系，與圖I的B-B方向上的點(diǎn)BI B9、BG、BE對應(yīng)的圖2B上的位置上，配置具有相同符號的點(diǎn)BI B9、BG、BE。如圖2B所示，從溝槽17的端部(終端構(gòu)造)的附近到溝槽17的外側(cè)，設(shè)置了 P阱層(第5半導(dǎo)體層)25。ρ阱層25設(shè)置在n_漂移層4上。ρ阱層25經(jīng)由p+接觸層8a和接觸孔22與發(fā)射極電極14連接。接觸孔22設(shè)置在溝槽17的外側(cè)且設(shè)置在引出布線9a之間。由此，可以使接觸孔22的深度與接觸孔20，21(參照圖2A)的深度相等(可以使接觸孔20 22的底表面的高度相等)，可以從發(fā)射極電極14經(jīng)由接觸孔20、21、22與多晶硅電極18、ρ溝道層6、以及n+發(fā)射極層7 (參照圖2A)連接，并且進(jìn)一步向ρ阱層25可靠地進(jìn)行連接。從ρ阱層25上的溝槽17的底表面到側(cè)面，然后到溝槽17的外側(cè)，設(shè)置比柵極絕緣膜10厚的絕緣膜19。在該絕緣膜19上，設(shè)置柵極電極9和引出布線9a。由此，提高了從溝槽17的內(nèi)側(cè)向外側(cè)上拉而與引出布線9a連接的柵極電極9的耐壓(柵極耐壓)。于是，本發(fā)明的IGBT100的第I特征點(diǎn)在于在寬幅的溝槽17的側(cè)壁上，根據(jù)邊壁 (side wall)構(gòu)造來形成柵極電極9。柵極電極9的邊壁構(gòu)造通過與多晶娃電極18相同材料的多晶硅來形成。溝槽17的寬度Wa被形成為比與相鄰的溝槽17的間隔Wb還要寬(Wa >Wb)。通過設(shè)置這樣寬幅的溝槽17，刪除了浮動ρ層。另外，相對于在現(xiàn)有構(gòu)造中由柵極絕緣膜10來圍住柵極電極9，在本實(shí)施方式中，由于由柵極絕緣膜10和較厚的層間絕緣膜 13來圍住柵極電極9，能夠大幅地降低反饋電容。另外，將與柵極電極9離開了距離L的多晶硅電極18設(shè)置在比柵極絕緣膜10的厚度Ta厚的厚度Tb (Tb > Ta)的絕緣膜19上。其原因在于盡管在IGBT的截止時(shí)在柵極絕緣膜10或較厚的絕緣膜19上產(chǎn)生過電壓，但是由于從柵極電極9離開越多則其大小變得越大，因此通過使從柵極電極9離開的多晶硅電極18下的絕緣膜19變厚，能夠防止破壞或絕緣膜的可靠性的下降。在圖3中，示出了本發(fā)明的IGBT100的每單位面積的反饋電容的集電極-發(fā)射極間電壓依賴性的計(jì)算結(jié)果。從圖3中可以明白，本發(fā)明的IGBT100與現(xiàn)有的IGBT相比，將反饋電容降低到1/4程度。本發(fā)明的IGBT100的第2特征點(diǎn)在于如圖2A所示，在寬幅的溝槽17內(nèi)的柵極電極9之間，設(shè)置了多晶硅電極18。多晶硅電極18與發(fā)射極電極14連接，能夠緩和在電壓施加時(shí)在柵極電極9的角部9e所涉及的電場，并且能夠提高耐壓。另外，由于形成了由多晶硅電極18與絕緣膜19形成的電容，通過該電容，在導(dǎo)通IGBT100，并且在溝槽17下流入了空穴電流時(shí)，通過由空穴電流的一部分對所述電容進(jìn)行充電，能夠抑制溝槽17下部的電位上升，并且能夠抑制柵極電位的抬升。在圖4中，示出了本發(fā)明的IGBT100中的集電極-發(fā)射極間耐壓的柵極電極9_多晶硅電極18間的所述距離L的依賴性的計(jì)算結(jié)果。從圖4可以理解，通過使柵極電極9與多晶硅電極18靠近(使距離L變小)，能夠提高耐壓?？梢哉J(rèn)為，由于在電壓施加時(shí)，不僅在柵極電極9的角部9e，而且在多晶硅電極18的角部18e也涉及電場，分散地緩和了柵極電極9的角部9e所涉及的電場，因此能夠提高耐壓。本發(fā)明的IGBT100的第3特征點(diǎn)在于使多晶硅電極18的上表面與P溝道層6 (p+ 接觸層8)、n+發(fā)射極層7、ρ阱層25 (p+接觸層8a)的上表面的高度相同。由此，能夠緩和寬幅的溝槽17的內(nèi)側(cè)與外側(cè)處的級差。盡管當(dāng)級差較大時(shí)，可能會發(fā)生在制造時(shí)中的光電 (photo)工序中產(chǎn)生抗蝕劑不均勻、導(dǎo)線接合的可靠性下降的問題，但是由于在本發(fā)明的 IGBT100中能夠緩和級差，避免了上述問題。在圖5中，示出本發(fā)明的IGBT100的導(dǎo)通時(shí)的集電極-發(fā)射極間電壓的計(jì)算波形。 從圖5可以理解，通過在本發(fā)明的IGBT100中改變柵極電阻，能夠控制集電極-發(fā)射極間電壓的 dvce/dt。如上所述，通過在本發(fā)明的IGBT100中設(shè)置寬幅的溝槽17，可以刪除浮動ρ層，而通過在溝槽17的側(cè)壁上通過邊壁方式來設(shè)置柵極電極9，可以降低柵極的反饋電容，并且提高柵極驅(qū)動電路對在導(dǎo)通開關(guān)時(shí)間段中的dv/dt的控制性。另外，通過在柵極電極9間設(shè)置與發(fā)射極電極14連接的多晶硅電極18，能夠保持耐壓。以下，詳細(xì)說明刪除了浮動ρ層的效果。作為在改變了現(xiàn)有的IGBT的溝槽柵極 (柵極電極9)的排列間距的構(gòu)造中的溝槽柵極的間隔較寬的位置處形成P溝道層6的替代，設(shè)置了浮動P層。通過這樣的構(gòu)成，由于電流僅在溝槽柵極的間隔較狹的部分中流動， 能夠抑制在短絡(luò)時(shí)流動的過電流，并且能夠提高IGBT的對破壞的耐受量。另外，由于空穴電流的一部分經(jīng)由浮動P層流入P溝道層6，因此還具有能夠增加溝槽柵極附近的空穴濃度，并能夠降低導(dǎo)通電壓的效果。另外，浮動P層與η—漂移層4的所形成的ρη結(jié)能夠緩和在溝槽柵極中所涉及的電場并保持較高的耐壓。然而，IGBT的導(dǎo)通開關(guān)時(shí)間段中的輸出電壓的時(shí)間變化率dv/dt的控制性下降，特別地，在導(dǎo)通開關(guān)時(shí)間段中的前半部分中，即使改變柵極電阻，dv/dt (dvce/dt)也不變而無法控制。該控制性下降的理由如以下所考慮的。即，當(dāng)IGBT變?yōu)閷?dǎo)通狀態(tài)時(shí)，空穴過渡性地流入浮動P層，浮動P層的電位變高。此時(shí)，由于位移電流經(jīng)由在柵極絕緣膜10中形成的反饋電容流到柵極電極9，柵極電位被抬升，因此由MOSFET構(gòu)造的互電導(dǎo)gm和柵極-發(fā)射極間電壓的時(shí)間變化率dvge/dt的積決定的集電極電流的時(shí)間變化率dic/dt增加，開關(guān)速度會進(jìn)行加速。過渡性地流入浮動P層的空穴的量主要由半導(dǎo)體內(nèi)部的構(gòu)造來決定，而難以通過外部的柵極電阻來控制。因此，無法通過外部的柵極電阻來控制加速的dic/dt，結(jié)果，產(chǎn)生了無法通過柵極電阻控制的集電極電壓的時(shí)間變化率dvce/dt的時(shí)間段。由于能夠抑制由于該浮動ρ層5的影響而造成的柵極電位的抬升，因此在本發(fā)明中刪除浮動P層，作為替代，填充層間絕緣膜13，并在該層間絕緣膜13中埋入與發(fā)射極電極 14連接的多晶硅電極18。由于通過刪除浮動ρ層，能夠使由于浮動ρ層的影響而造成的柵極的電位變動消失，因此能夠提高dv/dt的控制性。另外，由于通過將多晶硅電極18和發(fā)射極電極14經(jīng)由電阻Rl電連接，能夠抑制多晶硅電極18的電位的抬升，并且能夠減少從浮動P層流入柵極電極9的位移電流，因此能夠抑制柵極電位的抬升，并能夠提高dv/dt的控制性。另外，由于柵極電極9的多晶硅9側(cè)被較厚的絕緣膜(層間絕緣膜13)覆蓋，因此能夠降低反饋電容，并能夠進(jìn)一步提高dv/dt的控制性。
半導(dǎo)體裝置的制造方法在圖6A 圖6K中，示出了本發(fā)明的IGBT100的制造工序的一例。圖6A 圖6K 各自的(a)相當(dāng)于圖I的A-A方向(主功能區(qū)域)的按照箭頭看到的截面圖，圖6A 圖6K 各自的(b)相當(dāng)于圖I的B-B方向(終端構(gòu)造區(qū)域)的按照箭頭看到的截面圖。對于本發(fā)明的實(shí)施方式的半導(dǎo)體裝置的制造方法，只要作為結(jié)果能夠形成本發(fā)明的半導(dǎo)體裝置的構(gòu)造，則對該制造方法沒有特別的限制而可以使用從前的方法。盡管如后所述，列出了一例來說明本發(fā)明的半導(dǎo)體裝置的制造方法，但是對于未說明的工序，可以使用從前的方法。首先，如圖6A (a) (b)所示，準(zhǔn)備形成為n_漂移層4的半導(dǎo)體基板。然后，如圖6A (b) 所示，在n_漂移層4的上側(cè)，形成ρ阱層25。接下來，如圖6B(a) (b)所示，在n_漂移層4以及ρ阱層25上，通過光刻膠31，圖案形成溝槽17的形狀。接下來，通過在掩模上對光刻膠31進(jìn)行各向異性蝕刻，如圖6C(a) (b)所示，形成寬度較寬的溝槽17。溝槽17形成得比ρ阱層25的底表面淺。接下來，如圖6D(a) (b)所示，形成柵極絕緣膜10和比其厚的絕緣膜19。附帶地， 暫時(shí)先在整個(gè)面上形成絕緣膜19，通過光刻法和各向異性蝕刻，對形成柵極絕緣膜10的區(qū)域的絕緣膜19進(jìn)行蝕刻。盡管由于通過該蝕刻使絕緣膜19變薄，可以形成柵極絕緣膜10， 但是也可以使形成柵極絕緣膜10的區(qū)域的η—漂移層4露出。在使η—漂移層4露出的情況下，通過對η—漂移層4進(jìn)行熱氧化，可以形成柵極絕緣膜10。接下來，如圖6E(a) (b)所示，堆積形成為柵極電極9、引出布線9a或多晶硅電極 18的多晶硅膜。此時(shí)，按照使溝槽17內(nèi)堆積的多晶硅膜的上表面的高度與溝槽17的外側(cè)的n_漂移層4的上表面的高度變?yōu)橄嗤姆绞剑瑏碚{(diào)整堆積的多晶硅膜的厚度。接下來，如圖6F(a) (b)所示，在所述多晶硅膜上，通過光刻膠32 (32a)，進(jìn)行多晶硅電極18的形狀的圖案形成。另外，如圖6F(b)所示，在所述多晶硅膜上，通過光刻膠 32 (32b)，進(jìn)行柵極電極9的一部分和引出布線9a的形狀的圖案形成。接下來，通過在掩模上對光刻膠32進(jìn)行各向異性蝕刻，如圖6G(a) (b)所示，形成多晶硅電極18和引出布線9a。另外，同時(shí)，將柵極電極形成為邊壁。接下來，如圖6H(a) (b)所示，通過光刻膠33，進(jìn)行ρ溝道層6的形狀的圖案形成， 并且按照使P溝道層6成為P型半導(dǎo)體的方式，進(jìn)行離子注入(implantation)。另外，通過光刻膠33，進(jìn)行n+發(fā)射極層7的形狀的圖案形成，并且按照使n+發(fā)射極層7成為η型半導(dǎo)體的方式，進(jìn)行離子注入。接下來，通過進(jìn)行熱處理，如圖61 (a) (b)所示，激活注入的離子，形成ρ溝道層6 以及n+發(fā)射極層7。ρ溝道層6以及n+發(fā)射極層7形成在相鄰的溝槽17之間，并且形成在溝槽17的外側(cè)的ιΓ漂移層4上。接下來，如圖6J(a) (b)所示，在整個(gè)面上堆積層間絕緣膜13。不僅將層間絕緣膜 13堆積在ρ溝道層6以及n+發(fā)射極層7的上、柵極電極9、引出布線9a和多晶硅電極18 上，而且將其埋入柵極電極9 (引出布線9a)與多晶硅電極18之間等。接下來，通過光刻法和各向異性蝕刻，如圖6K(a) (b)所示，在層間絕緣膜13上形成接觸孔20 23。對在掩模上對層間絕緣膜13、多晶硅電極18、引出布線9a進(jìn)行離子注入，形成P接觸層8、8a。
最后，如圖2A和圖2B所示，形成發(fā)射極電極14、引出柵極電極12、η緩沖層3、ρ 集電極層2、集電極電極11。通過以上所述，完成了 IGBT100。此外，盡管在第I實(shí)施方式中，是在表面?zhèn)鹊募庸すば蛑笮纬杀趁娴腜集電極層2或η緩沖層3，但是也可以使用從最初就形成有P集電極層2或η緩沖層3的外延基板等。第2實(shí)施方式在圖7中，示出了本發(fā)明的第2實(shí)施方式所涉及的半導(dǎo)體裝置(IGBT) 100的主要部分的截面圖。該圖7的截面圖相當(dāng)于圖I的A-A方向的按照箭頭看到的截面圖。第2實(shí)施方式與第I實(shí)施方式不同點(diǎn)在于絕緣膜19特別是溝槽17的底表面上形成的絕緣膜19 通過LOCOS (Local Oxidation of Silicon,娃的局部氧化)來形成。在在第2實(shí)施方式中也將絕緣膜19的厚度設(shè)定為與第I實(shí)施方式相同的厚度的情況下，通過使用L0C0S，絕緣膜19的底表面在第2實(shí)施方式中比第I實(shí)施方式變低，并且絕緣膜19的上表面在第2實(shí)施方式中也比第I實(shí)施方式變低。如果絕緣膜19的上表面變低，則在其上形成的多晶硅電極18的角部18e的高度也變低，并且可以靠近柵極電極9的角部9e。由此，實(shí)質(zhì)上縮短了圖4所述的距離L，并且可以提高發(fā)射極-集電極間耐壓。在基于L0C0S的絕緣膜19中，外周部比鳥嘴(bird’s beak)越外側(cè)變得越薄。絕緣膜19的外周部的上表面成為了越靠外側(cè)則變得越低的圓錐面。該圓錐面向著柵極電極9 變低。于是，在該圓錐面上，設(shè)置多晶硅電極18的端面。由此，由于可以使多晶硅電極18的角部18e的高度進(jìn)一步變低，因此可以靠近柵極電極9的角部9e，并且可以提高發(fā)射極-集電極間耐壓。此外，在第2實(shí)施方式的IGBT100的制造方法中，作為在第I實(shí)施方式中在整個(gè)面上形成絕緣膜19的替代，可以僅在形成絕緣膜19的區(qū)域上實(shí)施L0C0S。之后，通過使形成柵極絕緣膜10的區(qū)域(并未實(shí)施L0C0S的區(qū)域)的n_漂移層4露出，并且對n_漂移層4 進(jìn)行熱氧化，可以形成柵極絕緣膜10。第3實(shí)施方式在圖8中，示出了本發(fā)明的第3實(shí)施方式所涉及的半導(dǎo)體裝置(IGBT) 100的主要部分的截面圖。該圖8的截面圖相當(dāng)于圖I的A-A方向的按照箭頭看到的截面圖。第3實(shí)施方式與第I實(shí)施方式的不同點(diǎn)在于多晶硅電極18不僅設(shè)置在絕緣膜19上，而且還設(shè)置在其外周部處、柵極絕緣膜10的一部分上。多晶硅電極18的外周部處的柵極絕緣膜10 的厚度與柵極電極9處的柵極絕緣膜10的厚度相等。由此，可以使多晶硅電極18的角部 18e與柵極電極9的角部9e的高度相等，并且可以使多晶硅電極18的角部18e與柵極電極 9的角部9e靠近。由此，可以實(shí)質(zhì)上縮短圖4所示的距離L，并且可以提高發(fā)射極-集電極間耐壓。第4實(shí)施方式在圖9中，示出了本發(fā)明的第4實(shí)施方式所涉及的半導(dǎo)體裝置(IGBT) 100的主要部分的截面圖。該圖9的截面圖相當(dāng)于圖I的A-A方向的按照箭頭看到的截面圖。第4實(shí)施方式與第I實(shí)施方式的不同點(diǎn)在于絕緣膜19的外周部越靠外側(cè)則變得越薄。絕緣膜19 的外周部的上表面成為越靠外側(cè)則變得越低的圓錐面。該圓錐面與第2實(shí)施方式同樣，向著柵極電極9變低。于是，在該圓錐面上，設(shè)置多晶硅電極18的端面。由此，由于可以使多晶硅電極18的角部18e的高度進(jìn)一步變低，因此可以靠近柵極電極9的角部9e。由此，可CN 102593167 A 可以提高發(fā)射極-集電極間耐壓。此外，在第4實(shí)施方式的IGBT100的制造方法中，在整個(gè)面上形成了絕緣膜19之后，通過光刻膠進(jìn)行絕緣膜19的形狀的圖案形成，通過在掩模上對該光刻膠通過各向同性蝕刻來蝕刻絕緣膜19，可以形成圓錐面。第5實(shí)施方式在圖10中，示出了本發(fā)明的第5實(shí)施方式所涉及的半導(dǎo)體裝置(IGBT) 100的主要部分的俯視圖。第5實(shí)施方式與第I實(shí)施方式(參照圖2B)的不同點(diǎn)在于在多晶娃電極 18上，斷續(xù)地設(shè)置了為了對多晶硅電極18和發(fā)射極電極14進(jìn)行連接而設(shè)置的接觸孔(第 I接觸孔)20。另一方面,在第一實(shí)施方式中,在多晶娃電極18上連續(xù)地按照一條溝的方式來設(shè)置為了對多晶硅電極18與發(fā)射極電極14進(jìn)行連接而設(shè)置的接觸孔20。盡管如前所述，通過將空穴電流的一部分充電到由多晶硅電極18和絕緣膜19形成的電容中，可以抑制溝槽17正下方的電位上升，并且可以抑制柵極電位的抬升，但是由于空穴電流減少，會產(chǎn)生導(dǎo)通電壓上升的問題。由此，如圖10所示，斷續(xù)地設(shè)置接觸孔20， 并且使多晶硅電極18的內(nèi)部電阻(電阻)R2變大。這等價(jià)地將電阻R2連接在多晶硅電極 18與發(fā)射極電極之間，并且設(shè)定得比第I實(shí)施方式的電阻Rl(參照圖2A)大，可以取得對柵極電位的抬升的抑制效果和導(dǎo)通電壓的上升的平衡。第6實(shí)施方式在圖11中，示出了本發(fā)明的第6實(shí)施方式所涉及的半導(dǎo)體裝置(IGBT) 100的主要部分的截面圖。該圖11的截面圖相當(dāng)于圖I的A-A方向的按照箭頭看到的截面圖。第6實(shí)施方式與第I實(shí)施方式的不同點(diǎn)在于在P溝道層6與η—漂移層4之間，設(shè)置了 η層(第6 半導(dǎo)體層)26。由此，通過在ρ溝道層6之下插入η層26，由于η層26對于流入發(fā)射極電極14的空穴而言成為障礙，因此發(fā)射極附近的空穴濃度增加，可以實(shí)現(xiàn)導(dǎo)通電壓的進(jìn)一步降低。第7實(shí)施方式在圖12中，示出了本發(fā)明的第7實(shí)施方式所涉及的半導(dǎo)體裝置(IGBT) 100的主要部分的截面圖。該圖12的截面圖相當(dāng)于圖I的A-A方向的按照箭頭看到的截面圖。第7實(shí)施方式與第6實(shí)施方式的不同點(diǎn)在于在η層26與η—漂移層4之間，設(shè)置了 ρ層(第7半導(dǎo)體層)27。盡管在第6實(shí)施方式中，越是提高η層26的載流子濃度，則對于空穴的障礙變得越高，導(dǎo)通電壓的降低效果得到提高，但是當(dāng)考慮到截止時(shí)的η層26處的電場強(qiáng)度變強(qiáng)， 耐壓下降的情況，通過在η層26之下進(jìn)一步添加/插入P層27，可以緩和η層26處的電場強(qiáng)度，并且即使載流子濃度變高也可以保持耐壓，因而可以實(shí)現(xiàn)導(dǎo)通電壓的進(jìn)一步降低。第8實(shí)施方式在圖13中，示出了本發(fā)明的第8實(shí)施方式所涉及的功率變換裝置101的電路圖。 在功率變換裝置101中，使用了第I到第7實(shí)施方式中所說明的IGBT (半導(dǎo)體裝置)100的任意一個(gè)。第8實(shí)施方式的功率變換裝置101充當(dāng)逆變器。在功率變換裝置101中，將串聯(lián)連接了多個(gè)(在圖13的例中為2個(gè))IGBT100的多個(gè)(在圖13的例中為3串)串聯(lián)電路 Cl C3并聯(lián)地進(jìn)行連接。IGBT100分別與柵極驅(qū)動電路41連接。IGBT100分別與二極管 42并聯(lián)連接。在串聯(lián)電路Cl C3的兩端，連接了一對輸入端子INI、IN2。串聯(lián)電路Cl C3內(nèi)的IGBT100間的連接點(diǎn)nl n3的每一個(gè)與輸出端子OUTl 0UT3連接。功率變換裝
13置101對從輸入端子INI，IN2輸入的功率進(jìn)行變換，并從輸出端子OUTl 0UT3輸出，充當(dāng)逆變器。由于在功率變換裝置101中使用了在第I到第7實(shí)施方式中所說明的IGBT(半導(dǎo)體裝置)100的任意一個(gè)，因此能夠?qū)崿F(xiàn)低損失化和高可靠性。盡管在本實(shí)施方式中對逆變器(電路)進(jìn)行了說明，但是通過對于轉(zhuǎn)換器或斬波器等其他的功率變換裝置，也采用在第 I到第7實(shí)施方式中所說明的IGBT(半導(dǎo)體裝置)100的任意一個(gè)，可以取得同樣的效果。此外，盡管在第I到第7實(shí)施方式中以η溝道型的IGBT為例進(jìn)行了說明，但是本發(fā)明的半導(dǎo)體裝置并不限定于η溝道型的IGBT，對于ρ溝道型的IGBT，也包含在本發(fā)明的范圍內(nèi)。另外，對于具有溝槽柵極的其他的設(shè)備構(gòu)造，也可應(yīng)用本發(fā)明。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于，設(shè)置有第I導(dǎo)電型的第I半導(dǎo)體層；在該第I半導(dǎo)體層的表面附近形成的第2導(dǎo)電型的第2半導(dǎo)體層；與所述第2半導(dǎo)體層電連接的第I主電極；與所述第I半導(dǎo)體層鄰接，且在與所述第2半導(dǎo)體層相反側(cè)的表面附近形成的第2導(dǎo)電型的第3半導(dǎo)體層；在該第3半導(dǎo)體層的上部選擇性地設(shè)置的第I導(dǎo)電型的第4半導(dǎo)體層；與所述第3半導(dǎo)體層以及所述第4半導(dǎo)體層電連接的第2主電極；側(cè)面與所述第4半導(dǎo)體層和所述第3半導(dǎo)體層接觸，且到達(dá)所述第I半導(dǎo)體層的溝槽;沿著該溝槽的所述側(cè)面通過多晶硅的邊壁形成的柵極電極；以及在所述溝槽內(nèi)離開所述柵極電極而設(shè)置，且與所述第2主電極電連接的多晶硅電極。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置，其特征在于，所述溝槽的寬度被形成為比相鄰的所述溝槽的間隔寬。
3.根據(jù)權(quán)利要求I或2所述的半導(dǎo)體裝置，其特征在于，所述多晶硅電極與所述第2主電極通過在所述多晶硅電極上斷續(xù)地設(shè)置的第I接觸孔而電連接。
4.根據(jù)權(quán)利要求I到3任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，所述多晶硅電極與所述第I半導(dǎo)體層之間的第I絕緣膜的至少一部分比所述柵極電極與所述第I半導(dǎo)體層之間的第2絕緣膜厚。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于，在所述多晶硅電極的外周部處的所述第I絕緣膜的厚度與所述柵極電極和所述第I半導(dǎo)體層之間的所述第2絕緣膜的厚度相等。
6.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于，所述第I絕緣膜通過硅的局部氧化即LOCOS來形成。
7.根據(jù)權(quán)利要求I到6任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，所述多晶硅電極的上表面的高度、與所述第3半導(dǎo)體層或者所述第4半導(dǎo)體層的上表面的高度大致相等。
8.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于，所述第I絕緣膜的外周部的上表面成為向著所述柵極電極變低的圓錐面，在所述圓錐面上，設(shè)置有所述多晶硅電極的端面。
9.根據(jù)權(quán)利要求I到8任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，所述柵極電極以及所述多晶硅電極通過同一工序形成。
10.根據(jù)權(quán)利要求I到9任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，所述溝槽的終端構(gòu)造在俯視觀察下，具有大致半圓形狀。
11.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于，具有第2導(dǎo)電型的第5半導(dǎo)體層，該第2導(dǎo)電型的第5半導(dǎo)體層設(shè)置在所述溝槽的終端構(gòu)造的附近的所述第I半導(dǎo)體層上，在所述溝槽的所述終端構(gòu)造的附近處的所述柵極電極與所述第5半導(dǎo)體層之間，設(shè)置了比所述第2絕緣膜厚的所述第I絕緣膜。
12.根據(jù)權(quán)利要求I到11任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，具有第2導(dǎo)電型的第5半導(dǎo)體層，該第2導(dǎo)電型的第5半導(dǎo)體層設(shè)置在所述溝槽的終端構(gòu)造的附近的所述第I半導(dǎo)體層上，所述第5半導(dǎo)體層與所述第2主電極通過相對于所述溝槽設(shè)置在所述終端構(gòu)造的更外側(cè)的第2接觸孔而電連接。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置，其特征在于，所述第2接觸孔被將所述柵極電極向所述溝槽的外側(cè)引出的引出布布線包圍。
14.根據(jù)權(quán)利要求I到13任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，在所述第3半導(dǎo)體層與所述第I半導(dǎo)體層之間，設(shè)置有第I導(dǎo)電型的第6半導(dǎo)體層。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置，其特征在于，在所述第6半導(dǎo)體層與所述第I半導(dǎo)體層之間，設(shè)置有第2導(dǎo)電型的第7半導(dǎo)體層。
16.一種功率變換裝置，其特征在于，將串聯(lián)連接了多個(gè)根據(jù)權(quán)利要求I到15任一項(xiàng)所述的半導(dǎo)體裝置的多個(gè)串聯(lián)電路并聯(lián)地連接，在所述串聯(lián)電路的兩端連接有一對輸入端子，將所述串聯(lián)電路內(nèi)的所述半導(dǎo)體裝置間的每個(gè)連接點(diǎn)與輸出端子連接，對從所述輸入端子輸入的功率進(jìn)行變換并從所述輸出端子輸出。
全文摘要
提供了一種半導(dǎo)體裝置，能夠在保持低損失和高耐壓的同時(shí)，提高柵極驅(qū)動電路對在導(dǎo)通開關(guān)時(shí)間段中的dv/dt的控制性。該半導(dǎo)體裝置設(shè)置有第1導(dǎo)電型的第1半導(dǎo)體層(4)；在其表面附近形成的第2導(dǎo)電型的第2半導(dǎo)體層(2)；與其電連接的第1主電極(11)，與第1半導(dǎo)體層(4)鄰接且在與第2半導(dǎo)體層(2)相反側(cè)的表面附近形成的第2導(dǎo)電型的第3半導(dǎo)體層(6)；在其上部上選擇性地設(shè)置的第1導(dǎo)電型的第4半導(dǎo)體層(7)；與第3半導(dǎo)體層(6)以及第4半導(dǎo)體層(7)電連接的第2主電極(14)；其側(cè)面與第4半導(dǎo)體層(7)和第3半導(dǎo)體層(6)接觸且達(dá)到第1半導(dǎo)體層(4)的溝槽(17)；沿著該側(cè)面通過多晶硅的邊壁形成的柵極電極(9)；以及在溝槽(17)內(nèi)離開柵極電極(9)而設(shè)置且與第2主電極(14)電連接的多晶硅電極(18)。
文檔編號H01L29/739GK102593167SQ20121000113
公開日2012年7月18日 申請日期2012年1月4日 優(yōu)先權(quán)日2011年1月12日
發(fā)明者森睦宏, 渡邊聰, 白石正樹, 鈴木弘 申請人:株式會社日立制作所