專利名稱：半導體結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導體結(jié)構(gòu)，且特別是有關(guān)于一種整合有源元件、多個半導體元件及被動元件元單一襯底的半導體結(jié)構(gòu)。
背景技術(shù)：
在半導體裝置中，舉例來說，會同時需要金屬氧化半導體與其他半導體元件。一般來說，會將金屬氧化半導體與其他半導體元件以分開的工藝，分別形成在不同的襯底上，再于封裝過程中，利用打線將不同襯底上的金屬氧化半導體與其他半導體元件作電性連接。當一金屬氧化半導體與一半導體元件整合在一起時，需要保留一段打線接合的空間。若一金屬氧化半導體與多個半導體元件整合時，則需要保留更多打線接合的空間。因此，不但不利于整體裝置微型化，且使得半導體裝置的工藝復雜，并提高生產(chǎn)成本高。而且，金屬氧化半導體與其他半導體元件之間電性連接的失誤率會比較高，且效果不佳。

發(fā)明內(nèi)容
本發(fā)明是有關(guān)于一種半導體結(jié)構(gòu)，通過簡化的工藝，將第一半導體元件、第二半導體元件、有源元件及被動元件整合于單一襯底上。相較于一般技術(shù)，實施例的半導體結(jié)構(gòu)的制造方法簡單且成本低，制造完成的半導體結(jié)構(gòu)體積小，有利于微型化。此外，半導體元件有源元件及被動元件之間可具有良好的電性連接。根據(jù)本發(fā)明的第一方面，提出一種半導體結(jié)構(gòu)，包括一襯底、一有源元件、一第一半導體元件、一第二半導體元件及一被動元件。襯底具有一第一區(qū)及與第一區(qū)相連的一第二區(qū)。有源元件具有一摻雜區(qū)，摻雜區(qū)位于第一區(qū)。第一半導體元件、第二半導體元件及被動元件被設于第二區(qū)上，其中，第一半導體元件、第二半導體元件及被動元件均被電性連接于有源元件。根據(jù)本發(fā)明的第二方面，提出一種半導體結(jié)構(gòu)的制造方法。方法包括以下步驟:提供一單一襯底，單一襯底包括一第一區(qū)及與第一區(qū)相連的一第二區(qū)；形成一有源元件于第一區(qū)；形成一第一半導體元件、一第二半導體元件及一被動元件于第二區(qū)上；電性連接第一半導體元件與有源元件、第二半導體元件與有源元件及被動元件與有源元件。為了對本發(fā)明的上述及其他方面有更佳的了解，下文特舉較佳實施例，并配合所附圖式，作詳細說明如下:


圖1繪示依照本發(fā)明一實施例的半導體結(jié)構(gòu)的有源元件、第一半導體元件、第二半導體元件及被動元件的上視圖。圖2至圖22繪示依照本發(fā)明一實施例的半導體結(jié)構(gòu)的制造流程剖面圖。圖23A至圖23B繪示依照本發(fā)明一實施例的的摻雜濃度與對應的片阻值的示意圖。
主要元件符號說明1:半導體結(jié)構(gòu)10:襯底101:場氧化層102:犧牲氧化層103、103’、105:介電材料層104、106、108、110、112、118、120、122:介電層107、109、10%:電極材料107a、107b、107c、107d、109a、109b、109c:電極109d:本體部114、126:內(nèi)聯(lián)機116’、128:導線150:摻雜區(qū)151、153:阱20:第一半導體元件

30:第二半導體元件40:被動元件50:有源元件Al:第一區(qū)A2:第二區(qū)K:開口Ml Ml 1:光刻膠P1、P2:表面
具體實施例方式圖1是繪示依照本發(fā)明一實施例的一半導體結(jié)構(gòu)I的上視圖，如圖1所示，半導體結(jié)構(gòu)I包括一襯底10、一第一半導體元件20、一第二半導體元件30、一被動元件40及一有源元件50。于此僅繪示出第一半導體元件20、第二半導體元件30、被動元件40及有源元件50的結(jié)構(gòu)，省略元間之間的連接導線。于此實施例中，第一半導體元件20、第二半導體元件30、被動元件40及有源元件50被設置于單一襯底10上。圖2至圖22是繪示如圖1的半導體結(jié)構(gòu)I沿X_X切線的剖面的制造流程圖。請參考圖2，提供一襯底10，襯底10具有一第一區(qū)Al及一第二區(qū)A2。第二區(qū)具有第一表面Pl及與第一表面相對而設的第二表面P2。第一區(qū)Al具有一摻雜區(qū)150，摻雜區(qū)150包括第二導電型的第一阱151及第一導電型的第二阱153，第一導電型與第二導電型是不相同的。舉例來說，于此實施例中的第一阱151是注入雜質(zhì)例如硼(bOTon)，以使第一阱151具有足夠的P型雜質(zhì)，第二阱153是注入雜質(zhì)例如磷(phosphorus)，以使第二阱153具有足夠的N型雜質(zhì)。接著，對襯底10的表面進行清洗后，形成圖案化硅化物(未繪示出)，以定義一場氧化層101于襯底10的表面上，然后，移除圖案化硅化物后，清洗襯底10表面，形成一犧牲氧化層102，執(zhí)行一閾值電壓(VT)調(diào)整注入。
請參考圖3 圖4。如圖3所不,形成一第一介電材料層103于場氧化層101上。如圖4所示，利用黃光光刻工藝形成光刻膠層Ml后，移除光刻膠層Ml未遮蔽到的第一介電材料層103以形成圖案化第一介電材料層103’后，移除光刻膠層Ml。然后，請參考圖5，移除第一區(qū)Al的犧牲氧化層102并清洗襯底10表面后，執(zhí)行一氧化工藝，以于第一區(qū)Al形成一第四介電層104，且同時氧化第二區(qū)A2的圖案化第一介電材料層103’，以形成一第二介電材料層105，第二介電材料層105可以作為之后工藝的刻蝕終止層。于此實施例中，圖案化第一介電材料層103’及第二介電材料層105是形成為第一介電層106。于此實施例中，光刻膠層Ml的移除可以執(zhí)行于犧牲氧化層102形成之前或犧牲氧化層102形成之后，并不作限制。請參考圖6，沉積一第一電極材料107，第一電極材料107例如是多晶硅材料、復晶娃鍺(poly silicon-germanium)材料或摻雜的單晶娃材料。并且，對于第一電極材料107注入雜質(zhì)例如磷，以使第一電極材料107具有足夠的第一導電型(N型)雜質(zhì)。接著，再使用標準清洗步驟(標準化的第一步清洗SCl及標準化的第二步清洗SC2)作表面清潔。于一實施例中，注入雜質(zhì)例如磷的方式，可以使用三氯化磷酰(POCl3)的氣體以擴散的方式摻雜磷離子至第一電極材料107，或直接使用磷離子以注入(implant)的方式摻雜至第一電極材料107。請參考圖7，利用黃光光刻工藝形成光刻膠層M21 M24，以移除光刻膠層M21 M24未遮蔽到的第一電極材料107 (繪不于圖6)以形成第一電極107a、第一電極107b、第三電極107c及第五電極107d后，可以執(zhí)行一干法(例如等離子體)清潔作表面清潔，接著，濕法清潔的方式移除光刻膠層M21 M24。請參考圖8，先進行一清洗步驟，再執(zhí)行一高溫熱氧化步驟，于第一電極107a、第一電極107b、第三電極107c、第五電極107d及第一介電層106上形成一第三介電層108。接著，沉積一第二電極材料109 (例如是多晶硅材料、復晶硅鍺材料或摻雜的單晶硅材料)于第三介電層108上,并且對于第二電極材料109注入雜質(zhì)例如硼，以使第二電極材料109具有足夠的第二導電型(P型)雜質(zhì)。其中，注入雜質(zhì)例如硼的濃度是第一摻雜濃度。請參考圖9，利用黃光光刻工藝形成圖案化光刻膠層M3，對圖案化光刻膠層M3暴露的第二電極材料109注入雜質(zhì)例如磷，以使暴露的第二電極材料109具有足夠的第一導電型(N型)雜質(zhì)。于此實施例中，注入雜質(zhì)例如磷的濃度是第二摻雜濃度，第二摻雜濃度大于第一摻雜濃度，因此，經(jīng)過第一導電型(N型)雜質(zhì)的注入之后，暴露的第二電極材料109是形成第一導電型(N型)的第四電極109a(繪示于圖10)。請參考圖10所示，利用黃光光刻工藝形成圖案化光刻膠層M4，對圖案化光刻膠層M4暴露的第二電極材料109 (繪示于圖9)注入雜質(zhì)例如硼，以使暴露的第二電極材料具有足夠的第二導電型(P型)雜質(zhì)。于此實施例中，注入雜質(zhì)例如硼的濃度是第三摻雜濃度，第三摻雜濃度大于第一摻雜濃度。接著，因此，經(jīng)過第二導電型(P型)雜質(zhì)的注入之后，形成第二導電型(P型)的第二電極109b及第二電極109c。然后，以干法(例如是等離子體)清潔的方式執(zhí)行一清潔步驟，然后移除圖案化光刻膠層M4。此外，于此實施例中雖然是先執(zhí)行圖8中，對于第二電極材料109注入雜質(zhì)例如硼，以使第二電極材料109具有足夠的第二導電型(P型)雜質(zhì)的步驟，再執(zhí)行圖10中，對圖案化光刻膠層M4暴露的第二電極材料109 (繪示于圖9)注入雜質(zhì)例如硼，以使暴露的第二電極材料具有足夠的第二導電型(P型)雜質(zhì)的步驟。然而，亦可以先執(zhí)行圖10的上述步驟，再執(zhí)行圖8的上述步驟。請參考圖10 圖11，利用黃光光刻工藝形成圖案化光刻膠層M51、圖案化光刻膠層M52、圖案化光刻膠層M53及圖案化光刻膠層M54，移除圖案化光刻膠層M51 M54未遮蔽到的第二電極材料109b及第二電極材料109c，以形成第二電極109b’、第二電極109c’及本體部109d’后，執(zhí)行一干法(例如等離子體)清潔作表面清潔，接著，以濕法清潔的方式移除圖案化光刻膠層M51 M54。然后，執(zhí)行一標準清洗動作后，執(zhí)行一回火步驟，于充滿氮氣(N2)的環(huán)境中，800°C至900°C的溫度下進行20分鐘至40分鐘的回火步驟。請參考圖12，利用黃光光刻工藝形成圖案化光刻膠層M61及圖案化光刻膠層M62，對圖案化光刻膠層M61及圖案化光刻膠層M62、場氧化層101及第三介電層108未遮蔽的第一講151,以傾角(tilt)與旋轉(zhuǎn)(rotate)注入的方式注入雜質(zhì)例如磷，以形成具有足夠的第一導電型(N型)雜質(zhì)的源極淺摻雜區(qū)154a及漏極淺摻雜區(qū)154b。接著，以干法(例如是等離子體)清潔后，去除圖案化光刻膠層M61及圖案化光刻膠層M62。請參考圖13，同樣地，利用黃光光刻工藝形成圖案化光刻膠層M71及圖案化光刻膠層M72，對圖案化光刻膠層M71及圖案化光刻膠層M72、場氧化層101及第三介電層108未遮蔽的第二阱152，以傾角(tilt)與旋轉(zhuǎn)(rotate)注入的方式注入雜質(zhì)例如硼，以形成具有足夠的第二導電型(P型)雜質(zhì)的源極淺摻雜區(qū)155a及漏極淺摻雜區(qū)155b。接著，以干法清潔后，去除圖案化光刻膠層M71及圖案化光刻膠層M72。請參考圖14，先進行一表面清潔步驟，然后沉積圖案化第二介電層110于第五電極107d上第三介電層108的側(cè)壁、第一電極107a上第三介電層108的側(cè)壁、第一電極107b上第三介電層108的側(cè)壁、第二電極109b’上第三介電層108的側(cè)壁、第二電極109c’上第三介電層108的側(cè)壁、第四電極109a’上第三介電層108的側(cè)壁及及本體部109d’的側(cè)壁。請參考圖15，利用黃光光刻工藝形成圖案化光刻膠層M81及圖案化光刻膠層M82，對圖案化光刻膠層M81及圖案化光刻膠層M82、場氧化層101、第三介電層108及圖案化第三介電層110未遮蔽的源極淺摻雜區(qū)154a及漏極淺摻雜區(qū)154b注入雜質(zhì)例如磷，以形成具有足夠的第一導電型(N型)雜質(zhì)的源極淺摻雜區(qū)154c及漏極淺摻雜區(qū)154d。接著，以干法(例如等離子體)清潔后，去除圖案化光刻膠層M81及圖案化光刻膠層M82。請參考圖16，利用黃光光刻工藝形成圖案化光刻膠層M91及圖案化光刻膠層M92，對圖案化光刻膠層M91及圖案化光刻膠層M92、場氧化層101、第三介電層108及圖案化第三介電層110未遮蔽的源極淺摻雜區(qū)155a及漏極淺摻雜區(qū)155b注入雜質(zhì)例如硼，以形成具有足夠的第二導電型(P型)雜質(zhì)的源極重摻雜區(qū)155c及漏極重摻雜區(qū)155d。接著，以干法(例如是等離子體)清潔后，去除圖案化光刻膠層M91及圖案化光刻膠層M92。接著，對源極淺摻雜區(qū)154a、漏極淺摻雜區(qū)154b、源極淺摻雜區(qū)154c、漏極淺摻雜區(qū)154d、源極淺摻雜區(qū)154a、漏極淺摻雜區(qū)154b源極重摻雜區(qū)155c及漏極重摻雜區(qū)155d執(zhí)行回火步驟。請參考圖17，先執(zhí)行一清潔步驟以清洗表面，接著，形成一平坦化的第四介電層112，第四介電層112的材料例如是硼磷硅玻璃(BPSG)。平坦化第四介電層112的方法可以是以化學式機械拋光(CMP)的方式直接對第四介電層112進行平坦化。當然，亦可以對第四介電層112加熱至實質(zhì)上850°C的溫度后，先進行濕法清洗，再以光刻膠材料(未繪示出)涂布于第四介電層112上，進行一回蝕(etch back)的步驟，并去除光刻膠材料，如此一來，亦可以達到平坦化第四介電層112的效果。請參考圖18 圖19，其繪示形成接觸窗及第一導線的流程圖。如圖18所示，利用黃光光刻工藝形成圖案化光刻膠層M9，對圖案化光刻膠層M9未遮蔽的第四介電層112 (繪示于圖17)進行刻蝕(例如是干刻蝕)，以形成圖案化第四介電層112’及圖案化第四介電層112’之間的多個接觸窗孔。接著，進行一清潔動作，例如以等離子體作干法清潔。然后，去除圖案化光刻膠層M9。如圖19所示，可以先使用氫氟酸作表面清潔，接著，形成一阻擋層(未繪示出)于圖案化第四介電層112’的側(cè)壁，再進行一溫度為600°C至700°C，時間為10秒至50秒的快速熱處理步驟，阻擋層(未繪示出)例如是鈦及氮化鈦(Ti及TiN)。接著，形成第一內(nèi)聯(lián)機114于圖案化第四介電層112’之間的多個接觸窗孔中，第一內(nèi)聯(lián)機114的材料例如是鎢(W)。然后，回蝕部份的第一內(nèi)聯(lián)機114，使得第一內(nèi)聯(lián)機114與圖案化第四介電層112’齊平。接著，形成一第一導線材料116于第一內(nèi)聯(lián)機114與圖案化第四介電層112’的表面上。第一導線材料116例如是鋁銅(AlCu)及氮化鈦(TiN)。請參考圖20，圖案化第一導線材料116(繪示于圖19)以形成圖案化第一導線116’。此時，即形成第一半導體元件20、第二半導體元件30、被動元件40及有源元件50。有源元件50被設置于第一區(qū)Al，第一半導體元件20、第二半導體元件30及被動元件40被設置于第二區(qū)A2。以下說明于一實施例的有源元件的導線連接的型式。當然，可以依照實際電路設計來改變導線連接的方式，并不作限制。請參考圖21所示，填充一圖案化的第五介電層118于圖案化第一導線116’之間以作電性絕緣。圖案化的第五介電層118對應于第一區(qū)Al的位置，是形成多個接觸窗孔，以利一導電材料注入，形成第二內(nèi)聯(lián)機126,第二內(nèi)聯(lián)機126的材料例如是鶴。接著，于第一區(qū)Al對應于第二內(nèi)聯(lián)機126上的位置，形成圖案化第二導線128。然后，由下而上依序形成一第六介電層材料及一第七介電層材料，第六介電層材料例如是氧化硅，第七介電層材料例如是氮化硅。利用黃光光刻工藝形成圖案化光刻膠層M10，對圖案化光刻膠層MlO未遮蔽的第六介電層及第七介電層進行刻蝕，以形成圖案化第六介電層120及圖案化第七介電層122。請參考圖22，先移除圖21的圖案化光刻膠層M10，接著，形成圖案化光刻膠層Mll于襯底10的第二區(qū)的第二表面P2，以對第二區(qū)的第二表面P2以形成一開口 K，開口 K是對應至第一半導體元件20及第二半導體元件30的位置，或者開口 K亦可以僅對應至第一半導體元件20的位置，并不作限制。請參考圖23A至圖23B，其繪示依照本發(fā)明一實施例的的摻雜濃度與對應的片阻值(sheet resistance)的示意圖?？梢砸勒展に嚨男枨?選擇所需要的摻雜濃度及片阻值。請先參考圖23A，其繪示于圖10形成第一半導體元件部份的電極時，硼離子的摻雜濃度(橫軸)對應于電極的片阻值(縱軸)的示意圖，圖23A所示的范圍皆可以作為硼離子重摻雜濃度的選擇，可以依照工藝的需求選擇適當?shù)臐舛燃捌柚?。以圖23A的橫軸最接近坐標原點的數(shù)值30K4E15為例，30K是表示硼離子注入能量是30000電子伏特(eV)，4E15是表示每平方厘米的原子數(shù)(atom/cm2)是4X IO15個原子。圖23B是繪示于圖8形成第二半導體元件的本體部時，硼離子的摻雜濃度(橫軸)對應于電極的片阻值(縱軸)的示意圖，圖23B所示的范圍皆可以作為硼離子淺摻雜濃度的選擇，可以依照工藝的需求選擇適當?shù)臐舛燃捌柚?。同樣地，以圖23B的橫軸最接近坐標原點的數(shù)值30K1.53E14為例，30K是表示硼離子注入能量是30000電子伏特(eV)，
1.53E14是表示每平方厘米的原子數(shù)(atom/cm2)是1.53X IO14個原子。本發(fā)明上述實施例的第一半導體元件例如是一電熱偶堆或一熱電偶，用以測量一熱端的輻射熱與一冷端(例如環(huán)境端)的溫度差。第二半導體元件例如是一熱敏電阻，用以測量一環(huán)境(冷端)的溫度，以提供電熱偶堆或熱電偶作為溫度校正之用。有源元件例如是金屬氧化物半導體，電性連接至第一半導體元件、一第二半導體元件及被動元件，有源元件可以放大第一半導體元件及第二半導體元件的電訊號，亦可以將電訊號作運算處理。被動元件例如是電容，可以依照電路的設計而與金屬氧化物半導體形成一電路以搭配有源元件作運算處理。綜上所述，以本發(fā)明上述實施例所制成的半導體結(jié)構(gòu)，可以整合第一半導體元件、一第二半導體元件、有源元件及被動元件于單一襯底上，以縮小體積且有利于微型化。此夕卜，本發(fā)明上述實施例可以同時形成柵極氧化層及刻蝕阻擋層，同時形成柵極電極、熱電偶的其中一電極及電容下電極以簡化工藝。使用兩次的摻雜步驟及一次的黃光光刻工藝，即可以定義出柵極電極、熱敏電阻的電極。并且，僅需要再一次摻雜即可以形成電容的上電極。綜上所述，雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作各種的更動與潤飾。因此，本發(fā)明的保護范圍當視隨附的權(quán)利要求范圍所界定的為準。
權(quán)利要求
1.一種半導體結(jié)構(gòu),包括: 一襯底，具有一第一區(qū)及與該第一區(qū)相連的一第二區(qū)； 一有源元件，具有一摻雜區(qū)，該摻雜區(qū)位于該第一區(qū)； 一第一半導體元件及一第二半導體元件，設于該第二區(qū)上；以及一被動元件，設于該第二區(qū)上，其中，該第一半導體元件、該第二半導體元件及該被動元件均被電性連接于該有源元件。
2.根據(jù)權(quán)利要求1所述的半導體結(jié)構(gòu)，其中該第一半導體元件包括一第一熱電偶，該第二半導體元件是一熱敏電阻。
3.根據(jù)權(quán)利要求2所述的半導體結(jié)構(gòu)，其中該有源元件是一互補式金屬氧化物半導體(Complementary Metal-Oxide-Semiconductor, CMOS),該第一熱電偶具有一第一電極及一第二電極，該熱敏電阻具有一本體部，該被動兀件具有一第三電極及一第四電極，該互補式金屬氧化物半導體具有一第五電極，一第二介電層設置于該第一電極、該第二電極、該本體部、該第四電極及該第五電極之間，該第一電極、該第二電極、該本體部、該第三電極、該第四電極及該第五電極是一摻雜的多晶硅薄膜、摻雜的復晶硅鍺薄膜或一摻雜的單晶硅薄膜。
4.根據(jù)權(quán)利要求3所述的半導體結(jié)構(gòu)，其中該第一電極、該第三電極、該第四電極及該第五電極是一第一導電型，且該第二電極及該本體部是一第二導電型。
5.根據(jù)權(quán)利要求1所述的半導體結(jié)構(gòu)，更包括一第一介電層，設置于該第一半導體元件、該第二半導體元件與該襯底之間，其中該襯底的該第二區(qū)具有一第一面及相對于該第一面的一第二面，該第一半導體元件、該第二半導體元件及該被動元件被設置于該第一面上，且該第二面具有一開口，該開口是對應于該第一半導體元件的位置而設置。
6.一種半導體結(jié)構(gòu)的制造方法，包括: 提供一單一襯底，該單一襯底包括一第一區(qū)及與該第一區(qū)相連的一第二區(qū)； 形成一有源元件于該第一區(qū)； 形成一第一半導體元件、一第二半導體元件及一被動元件于該第二區(qū)上；以及電性連接該第一半導體元件與該有源元件、該第二半導體元件與該有源元件及該被動元件與該有源元件。
7.根據(jù)權(quán)利要求6所述的半導體結(jié)構(gòu)的制造方法，其中該第二區(qū)具有一第一表面及與該第一表面相對的一第二表面，該第二表面具有一開口對應至該第一半導體元件的位置，該第一半導體元件的形成方法包括: 形成一第一介電層于該第一表面上； 形成一第一電極于該第一介電層上； 形成一第二電極于該第一介電層上，該第二電極與該第一電極相鄰而設； 形成一第二介電層于該第一電極及該第二電極之間； 形成一第一導電層于該第一電極及該第二電極上，以電性連接該第一電極及該第二電極。
8.根據(jù)權(quán)利要求7所述的半導體結(jié)構(gòu)的制造方法，其中該第二半導體元件的形成方法包括: 形成該第一介電層于該第一表面上；形成一本體部于該第一介電層上； 形成該第二介電層于該本體部的周圍；以及 形成一對第二導電層于該本體部上。
9.根據(jù)權(quán)利要求8所述的半導體結(jié)構(gòu)的制造方法，其中形成該被動元件的方法包括: 形成一第三電極于該第二區(qū)上； 形成一第三介電層于該第三電極上；以及 形成一第四電極于該第三介電層上。
10.根據(jù)權(quán)利要求9所述的半導體結(jié)構(gòu)的制造方法，其中該有源元件為一互補式金屬氧化物半導體，該互補式金屬氧化物半導體具有一第五電極，該第一電極、該第三電極、該第四電極及該第五電極是一第一導電型，且該第一電極、該第三電極及該第五電極是同時形成，該第二電極及該本體部是一第二導電型，且該第二電極及該本體部是同時形成，該第一介電層包括一第一介電材料層及一第二介電材料層，該互補式金屬氧化物半導體具有一第四介電層設置于該單一襯底及該第五電極之間，該第四介電層是與該第一介電材料層同時形 成。
全文摘要
本發(fā)明公開了一種半導體結(jié)構(gòu)及其制造方法，該半導體結(jié)構(gòu)包括一襯底、一有源元件、一第一半導體元件、一第二半導體元件及一被動元件。襯底具有一第一區(qū)及與第一區(qū)相連的一第二區(qū)。有源元件具有一摻雜區(qū)，摻雜區(qū)位于第一區(qū)。第一半導體元件、第二半導體元件及被動元件被設于第二區(qū)上。第一半導體元件、第二半導體元件及被動元件均被電性連接于有源元件。
文檔編號H01L21/82GK103199091SQ20121000543
公開日2013年7月10日 申請日期2012年1月10日 優(yōu)先權(quán)日2012年1月10日
發(fā)明者李明東, 陳建銓, 連士進 申請人:旺宏電子股份有限公司