專利名稱：與5伏c(diǎn)mos工藝兼容的nldmos結(jié)構(gòu)及其制法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種NLDM0S(N型橫向雙擴(kuò)散金屬氧化物半導(dǎo)體)結(jié)構(gòu)及其制法，特別是涉及一種與5伏CMOS (互補(bǔ)金屬氧化物半導(dǎo)體)工藝兼容的NLDMOS結(jié)構(gòu)及其制法。
背景技術(shù)：
DMOS (雙擴(kuò)散金屬氧化物半導(dǎo)體)由于具有耐高壓，大電流驅(qū)動能力和極低功耗等特點(diǎn)，目前在電源管理電路中被廣泛采用。在BCD(Bipolar-CMOS-DMOS)工藝中，DMOS雖然與CMOS集成在同一塊芯片中，但由于高耐壓和低導(dǎo)通電阻的要求，DMOS的本底區(qū)和漂移區(qū)的條件往往無法與CMOS現(xiàn)有的工藝條件共享。其主要原因是，DMOS在高耐壓的情況下，需要漂移區(qū)的摻雜要淡，從而實(shí)現(xiàn)在漏端有高壓偏置時(shí)，漂移區(qū)全部耗盡來增加漏端到本底之間的耗盡區(qū)寬度來分壓，并產(chǎn)生平坦的電場分布，一次擊穿電壓得以提高。CMOS的要求則是P阱相對于N型金屬氧化物半導(dǎo)體(NMOS)或N阱相對于P型金屬氧化物半導(dǎo)體(PMOS)的濃度要高，這樣可以提高器件與器件之間的隔離耐壓和抑制Latch-up效應(yīng)。因此，需要開發(fā)一種能與CMOS工藝兼容的DM0S，使制備方便。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù) 問題是提供一種與5伏CMOS工藝兼容的NLDMOS結(jié)構(gòu)及其制法。在不改變?nèi)魏喂に嚄l件的情況下，本發(fā)明的NLDMOS結(jié)構(gòu)可使得擊穿電壓(BV)達(dá)到25伏以上，使器件有較大的安全工作區(qū)。為解決上述技術(shù)問題，本發(fā)明的與5伏CMOS工藝兼容的NLDMOS結(jié)構(gòu)，包括:5伏CMOS工藝兼容形成的場氧區(qū)、多晶硅柵極、柵氧化層、隔離側(cè)墻和源漏，其中，還包括:由CMOS工藝中的P阱構(gòu)成的P型本底區(qū)，由CMOS工藝中的N阱構(gòu)成的N型漂移區(qū)；所述P型本底區(qū)和N型漂移區(qū)，位于P型襯底內(nèi)；源漏位于P型本底區(qū)和N型漂移區(qū)內(nèi)；柵氧化層位于P型襯底的上表面；多晶硅柵極位于柵氧化層之上；隔離側(cè)墻與多晶硅柵極相鄰；場氧區(qū)位于N型漂移區(qū)之上，且場氧區(qū)與多晶硅柵極有重疊。所述場氧區(qū)與多晶硅柵極的重疊部分的長度范圍為0.1 3 μ m。所述P型本底區(qū)和N型漂移區(qū)之間的距離為0.5 2 μ m。所述NLDMOS結(jié)構(gòu)中，其積累區(qū)長度(LA)為-0.2 0.1 μ m。另外，本發(fā)明還公開了一種與5伏CMOS工藝兼容的NLDMOS結(jié)構(gòu)的制作方法，包括:(I)采用P阱作為P型本底區(qū)(P-Body)，N阱作為N漂移區(qū)(Ν-Drift)；(2)控制NLDMOS中的P型本底區(qū)(由P阱構(gòu)成)和N漂移區(qū)(由N阱構(gòu)成)的距離，實(shí)現(xiàn)對N阱和P阱之間的PN結(jié)耐壓的調(diào)整；(3)縮小積累區(qū)長度(LA)的尺寸，LA大小在-0.2 0.1 μ m之間(比常規(guī)LDMOS小)，利用N阱向P阱方向的橫向擴(kuò)散，維持器件良好特性的同時(shí)提高柵氧下方L0C0S鳥嘴處的耐壓水平；
(4)按5伏CMOS工藝，完成多晶硅柵、柵氧化層、隔離側(cè)墻、源漏和電極連接的制作。對于上述方法，其具體步驟，包括:I)利用有源區(qū)光刻，打開場氧區(qū)域，并在P型襯底(P-Sub)上刻蝕場氧區(qū)；2)在P型襯底上進(jìn)行局部氧化(LOCOS)，形成場氧區(qū)；3)光刻打開阱注入?yún)^(qū)域，向P型襯底分別注入P型雜質(zhì)離子和N型雜質(zhì)離子形成P阱和N講，其中，N阱位于場氧區(qū)下方，且P阱作為NLDMOS的本底區(qū)，N阱作為NLDMOS的漂移區(qū)，N阱和P阱在NLDMOS區(qū)域間隔為0.5 2 μ m，積累區(qū)長度LA大小為-0.2 0.1 μ m ;4)在P型襯底上，通過熱氧化方法，生長115 160埃的柵氧化層，并淀積1000 3000埃的多晶硅， 然后進(jìn)行多晶硅柵刻蝕，形成NLDMOS的多晶硅柵極；5)淀積一層2500 3500埃的二氧化娃,干法刻蝕之后形成與多晶娃柵極相鄰的隔離側(cè)墻；6)在隔離側(cè)墻形成后，P型本底區(qū)和N型漂移區(qū)內(nèi)選擇性的進(jìn)行常規(guī)的源漏離子注入，分別形成N型源漏；7)采用與5伏CMOS工藝一致的工藝，進(jìn)行電極連接后，完成NLDMOS的制作。本發(fā)明的NLDMOS結(jié)構(gòu)，可以集成在5伏CMOS工藝中，利用平臺中原有的工藝條件，在不額外增加光刻版并且不改變注入條件的情況下，僅通過調(diào)整器件P型本底區(qū)(由P阱構(gòu)成)和N漂移區(qū)(由N阱構(gòu)成)的距離以及縮小積累區(qū)長度(LA)的尺寸，使得器件保持較好特性的前提下，擊穿電壓能達(dá)到25伏以上，使器件有較大的安全工作區(qū)，并且其特性可以滿足開關(guān)器件和模擬器件的使用特性。


下面結(jié)合附圖與具體實(shí)施方式
對本發(fā)明作進(jìn)一步詳細(xì)的說明:圖1是本發(fā)明中耐壓優(yōu)化的NLDMOS結(jié)構(gòu)示意圖；圖2是本發(fā)明的刻蝕場氧區(qū)之后的NLDMOS結(jié)構(gòu)器件截面圖；圖3是本發(fā)明的局部氧化(LOCOS)之后的器件剖面圖；圖4是本發(fā)明的P阱和N阱注入之后的器件剖面圖；圖5是本發(fā)明的多晶硅柵極刻蝕之后的器件剖面圖；圖6是本發(fā)明的隔離側(cè)墻形成之后的器件剖面圖；圖7是N阱和P阱之間的PN結(jié)擊穿電壓與阱間距的關(guān)系圖，其中，A為N阱和P阱之間的距離為O時(shí)的擊穿電壓圖，B為N阱和P阱之間的距離為I μ m時(shí)的擊穿電壓圖；圖8是一種與5V CMOS工藝兼容的NLDMOS擊穿電壓圖；圖9是本發(fā)明的優(yōu)化設(shè)計(jì)后NLDMOS結(jié)構(gòu)器件的擊穿電壓。圖中附圖標(biāo)記說明如下:101為P型襯底 102為場氧區(qū)103為P阱104為N阱105為柵氧化層 106為多晶硅柵極107為隔離側(cè)墻 108為N型源漏Space為P型本底區(qū)和N型漂移區(qū)之間的距離(也即P阱與N阱的距離)LA為積累區(qū)長度
具體實(shí)施例方式本發(fā)明的與5伏CMOS工藝兼容的NLDMOS結(jié)構(gòu)，如圖1所示，包括:5伏CMOS工藝兼容形成的場氧區(qū)102、多晶硅柵極106、柵氧化層105、隔離側(cè)墻107和源漏108，以及由CMOS工藝中的P阱103構(gòu)成的P型本底區(qū)，由CMOS工藝中的N阱104構(gòu)成的N型漂移區(qū)；其中，P型本底區(qū)和N型漂移區(qū)，位于P型襯底101內(nèi)，且P型本底區(qū)和N型漂移區(qū)之間的距離(Space)為0.5 2 μ m ;源漏108位于P型本底區(qū)和N型漂移區(qū)內(nèi)；柵氧化層105位于P型襯底101的上表面；多晶硅柵極106位于柵氧化層105之上；隔離側(cè)墻107與多晶硅柵極106相鄰；場氧區(qū)102位于N型漂移區(qū)之上，且場氧區(qū)102與多晶硅柵極106有重疊，其重疊部分的長度范圍為0.1 3 μ m。上述NLDMOS結(jié)構(gòu)中，其積累區(qū)長度(LA)為-0.2 0.1 μ m。對于上述NLDMOS結(jié)構(gòu)，其制作方法，包括步驟:I)利用有源區(qū)光刻，打開場氧區(qū)域，并在P型襯底(P-Sub)IOl上刻蝕場氧區(qū)102 (如圖2所示)；2)在P型襯底101上進(jìn)行局部氧化(LOCOS)，形成場氧區(qū)102 (如圖3所示)；其中，場氧區(qū)102的形成與5伏CMOS工藝兼容；3)光刻打開阱注入?yún)^(qū)域，向P型襯底101分別注入P型雜質(zhì)離子和N型雜質(zhì)離子形成P阱103和N阱104，其中，N阱位于場氧區(qū)102下方，且P阱103作為NLDMOS的本底區(qū)，N阱104作為NLDMOS的漂移區(qū)，N阱104和P阱103在NLDMOS區(qū)域間隔為0.5 2 μ m，積累區(qū)長度(LA)大小為-0.2 0.1 μ m(如圖4所示);4)在P型襯底101上，通過熱氧化方法，生長115 160埃的柵氧化層105，并淀積1000 3000埃(如可以為2000埃)的多晶硅，然后進(jìn)行多晶硅柵刻蝕，形成NLDMOS的多晶硅柵極106 (如圖5所示)；其中，多晶硅柵極106、柵氧化層105的形成與5伏CMOS工
藝兼容；5)淀積一層2500 3500埃的二氧化娃,干法刻蝕之后,形成與多晶娃柵極相鄰的隔離側(cè)墻107 (如圖6所示)；其中，隔離側(cè)墻107的形成與5伏CMOS工藝兼容；6)在隔離側(cè)墻107形成后，P型本底區(qū)和N型漂移區(qū)內(nèi)選擇性的進(jìn)行常規(guī)的源漏離子注入，分別在P阱103和N阱104形成N型源漏108 (如圖1所示)；其中，源漏108的形成與5伏CMOS工藝兼容；7)采用與5伏CMOS工藝一致的工藝，進(jìn)行電極連接后，完成NLDMOS的制作。其中，對于NLDMOS設(shè)計(jì)中，如果通過將N阱和P阱之間的距離從O增加到I μ m(如圖7所示)，N阱和P阱之間的PN結(jié)擊穿電壓可以從19V增加到37V。但是從圖8中可以看到，器件發(fā)生擊穿的位置，并不位于N阱和P阱之間的PN結(jié)，而是在柵氧與場氧鳥嘴交界處發(fā)生擊穿，同時(shí)，由于與5伏CMOS工藝兼容，N阱的摻雜濃度較高，場氧下方不能完全耗盡，因此，增加PA (有源區(qū)上多晶硅)和PF (場氧區(qū)上多晶硅)尺寸對提高擊穿電壓幫助不大。這種NLDMOS設(shè)計(jì)最高耐壓只能達(dá)到20伏特。本發(fā)明的與5伏CMOS工藝兼容的NLDMOS結(jié)構(gòu)，在不改變?nèi)魏喂に嚄l件和增加光罩的情況下，通過調(diào)整NLDMOS中的P型本底區(qū)(由P阱構(gòu)成)和N漂移區(qū)(由N阱構(gòu)成)的距離，提高N阱104和P阱103之間的PN結(jié)擊穿電壓，縮小積累區(qū)長度(LA)的尺寸，利用N阱104向P阱103方向的橫向擴(kuò)散，增加有效LA的距離，保持器件良好特性的同時(shí)，提高柵氧化層105下方LOCOS鳥嘴處的耐壓水平，成功地使得整個(gè)器件的擊穿電壓達(dá)到25伏特以上，如圖9所示。本發(fā)明中的NLDMOS結(jié)構(gòu)器件，其特性可以滿足開關(guān)器件和模擬器件的使用特性。
權(quán)利要求
1.一種與5伏CMOS工藝兼容的NLDMOS結(jié)構(gòu)，包括:5伏CMOS工藝兼容形成的場氧區(qū)、多晶硅柵極、柵氧化層、隔離側(cè)墻和源漏，其特征在于，還包括:由CMOS工藝中的P阱構(gòu)成的P型本底區(qū)，由CMOS工藝中的N阱構(gòu)成的N型漂移區(qū)； 其中，所述P型本底區(qū)和N型漂移區(qū)，位于P型襯底內(nèi)；源漏位于P型本底區(qū)和N型漂移區(qū)內(nèi)；柵氧化層位于P型襯底的上表面；多晶硅柵極位于柵氧化層之上；隔離側(cè)墻與多晶硅柵極相鄰；場氧區(qū)位于N型漂移區(qū)之上，且場氧區(qū)與多晶硅柵極有重疊。
2.如權(quán)利要求1所述的結(jié)構(gòu)，其特征在于，所述場氧區(qū)與多晶硅柵極的重疊部分的長度范圍為0.1 3μπι。
3.如權(quán)利要求1所述的結(jié)構(gòu)，其特征在于，所述P型本底區(qū)和N型漂移區(qū)之間的距離為0.5 2 μ m0
4.如權(quán)利要求1所述的結(jié)構(gòu)，其特征在于，所述NLDMOS結(jié)構(gòu)中，其積累區(qū)長度為-0.2 0.1 μ m。
5.如權(quán)利要求1所述的與5伏CMOS工藝兼容的NLDMOS結(jié)構(gòu)的制作方法，其特征在于，包括: (1)采用P阱作為P型本底區(qū)，N阱作為N漂移區(qū)； (2)控制NLDMOS中的P型本底區(qū)和N漂移區(qū)的距離為0.5 2 μ m ; (3)縮小積累區(qū)長度至-0.2 0.1 μ m之間； (4)按5伏CMOS工藝，完成場氧區(qū)、多晶硅柵、柵氧化層、隔離側(cè)墻、源漏和電極連接的制作。
6.如權(quán)利要求5所述的方法，其特征在于，所述方法的步驟，包括: 1)利用有源區(qū)光刻，打開場氧區(qū)域，并在P型襯底上刻蝕場氧區(qū)； 2)在P型襯底上進(jìn)行局部氧化，形成場氧區(qū)； 3)光刻打開阱注入?yún)^(qū)域，向P型襯底分別注入P型雜質(zhì)離子和N型雜質(zhì)離子形成P阱和N講，其中，N阱位于場氧區(qū)下方，且P阱作為NLDMOS的本底區(qū)，N阱作為NLDMOS的漂移區(qū)，N阱和P阱在NLDMOS區(qū)域間隔為0.5 2 μ m，積累區(qū)長度大小為-0.2 0.1 μ m ; 4)在P型襯底上，通過熱氧化方法，生長115 160埃的柵氧化層，并淀積1000 3000埃的多晶娃，然后進(jìn)行多晶娃棚刻蝕，形成NLDMOS的多晶娃棚極； 5)淀積一層2500 3500埃的二氧化硅，干法刻蝕之后，形成與多晶硅柵極相鄰的隔離側(cè)墻； 6)在隔離側(cè)墻形成后，P型本底區(qū)和N型漂移區(qū)內(nèi)進(jìn)行源漏離子注入，分別形成N型源漏； 7)采用與5伏CMOS工藝一致的工藝，進(jìn)行電極連接后，完成NLDMOS的制作。
全文摘要
本發(fā)明公開了一種與5伏CMOS工藝兼容的NLDMOS結(jié)構(gòu)及其制法，該結(jié)構(gòu)包括5伏CMOS工藝兼容形成的場氧區(qū)、多晶硅柵極、柵氧化層、隔離側(cè)墻和源漏，其中，還包括由CMOS工藝中的P阱構(gòu)成的P型本底區(qū)，由CMOS工藝中的N阱構(gòu)成的N型漂移區(qū)；其制法包括1)P阱作為P型本底區(qū)，N阱作為N漂移區(qū)；2)控制P型本底區(qū)和N漂移區(qū)的距離；3)縮小積累區(qū)長度至-0.2～0.1μm之間；4)按5伏CMOS工藝，完成場氧區(qū)、多晶硅柵、柵氧化層、隔離側(cè)墻、源漏和電極連接的制作。本發(fā)明使擊穿電壓達(dá)到25伏以上，并且可滿足開關(guān)器件和模擬器件的使用特性。
文檔編號H01L29/06GK103208519SQ20121000814
公開日2013年7月17日 申請日期2012年1月12日 優(yōu)先權(quán)日2012年1月12日
發(fā)明者石晶, 劉冬華, 段文婷, 胡君 申請人:上海華虹Nec電子有限公司