專利名稱：使用漂浮導體的hv互連解決方案的制作方法
技術領域：
本發(fā)明涉及一種半導體器件，更具體的，本發(fā)明涉及一種使用漂浮導體的HV互連解決方案。
背景技術：
一般將超高壓(UHV)金屬氧化物半導體(MOS)器件制造成具有共平面的漏極和源極區(qū)域。在UHV MOS器件中發(fā)現(xiàn)的常見問題是很難提高擊穿電壓。這不僅限制了 UHV MOS 器件的應用，而且也不利地影響了 UHVMOS器件的可靠性。在UHV MOS器件的一個應用中，UHV MOS器件用于形成產生高電壓的電平轉換器。 例如，可以將高電壓提供給高邊柵極驅動器，該高邊柵極驅動器可以在O到600V之間的壓力范圍內運行。因此，電平轉換器通過提高低源極電壓(例如5V)需要產生高達600V的電壓。在這個電路中，整個電路的擊穿電壓不僅取決于各個UHV MOS器件的擊穿電壓，而且取決于用于傳導高電壓的互連結構的擊穿電壓。

發(fā)明內容
針對現(xiàn)有技術中的缺陷，本發(fā)明提供了一種器件，包括半導體襯底；在所述半導體襯底中的第一重摻雜區(qū)域和第二重摻雜區(qū)域；絕緣區(qū)域，至少一部分所述絕緣區(qū)域位于所述半導體襯底中，其中所述絕緣區(qū)域鄰近所述第一重摻雜區(qū)域和所述第二重摻雜區(qū)域； 柵極絕緣層，所述柵極絕緣層位于所述半導體襯底上方并且包括位于一部分所述絕緣區(qū)域上方的部分；柵極，位于所述柵極絕緣層上方；漂浮導體，所述漂浮導體位于所述絕緣區(qū)域的上方并且與所述絕緣區(qū)域垂直地重疊；以及金屬線，所述金屬線包括位于所述漂浮導體上方并且與所述漂浮導體垂直地重疊的部分，其中所述金屬線與所述第二重摻雜區(qū)域連接并且承載所述第二重摻雜區(qū)域的電壓。根據(jù)本發(fā)明所述的器件，其中所述第一重摻雜區(qū)域和所述第二重摻雜區(qū)域是相同的導電類型，并且其中所述第一重摻雜區(qū)域和所述第二重摻雜區(qū)域是各個高壓MOS器件的源極和漏極，所述高壓MOS器件包括所述柵極和所述第一重摻雜區(qū)域以及所述第二重摻雜區(qū)域。根據(jù)本發(fā)明所述的器件，其中所述第一重摻雜區(qū)域和所述第二重摻雜區(qū)域是相反的導電類型，并且其中所述柵極與所述第一重摻雜區(qū)域電連接。根據(jù)本發(fā)明所述的一種器件，包括高壓金屬氧化物半導體(HVMOS);漂浮導體， 所述漂浮導體位于所述漏極絕緣區(qū)域上方并且與所述漏極絕緣區(qū)域垂直地重疊；以及金屬線，所述金屬線包括位于部分所述漂浮導體上方并且與所述部分所述漂浮導體垂直地重疊的部分，其中所述金屬線與所述漏極連接并且承載所述漏極的電壓；所述高壓金屬氧化物半導體包括源極和漏極；鄰近所述漏極的漏極絕緣區(qū)域；以及柵極，所述柵極鄰近所述源極并且包括延伸到部分所述漏極絕緣區(qū)域上方的部分。根據(jù)本發(fā)明所述的器件，其中所述漏極絕緣區(qū)域形成包圍所述漏極的第一環(huán)，并且所述漂浮導體形成位于所述第一環(huán)上方的第二環(huán)。 根據(jù)本發(fā)明所述的器件，其中所述漂浮導體包括多晶硅。根據(jù)本發(fā)明所述的器件，其中所述漂浮導體包括金屬，并且所述漂浮導體位于比所述柵極高一水平的金屬層中。根據(jù)本發(fā)明所述的器件，還包括多個位于所述漏極絕緣區(qū)域上方并且與所述漏極絕緣區(qū)域垂直地重疊的漂浮導體，所述多個漂浮導體互相電絕緣。根據(jù)本發(fā)明所述的器件，其中所述多個漂浮導體之間的間隔基本上等于所述各個器件的形成技術所允許的最小間隔。根據(jù)本發(fā)明所述的器件，其中所述漂浮導體的寬度基本上等于所述各個器件的形成技術所允許的最小寬度。根據(jù)本發(fā)明所述的器件，其中所述柵極形成環(huán)。根據(jù)本發(fā)明所述的ー種器件，包括高壓ニ極管；漂浮導體，所述漂浮導體位于所述漏極絕緣區(qū)域的上方并且與所述漏極絕緣區(qū)域垂直地重疊；以及金屬線，所述金屬線包括位于一部分所述漂浮導體上方并且與該部分所述漂浮導體垂直地重疊的部分，其中所述金屬線與高壓器件連接并且接收來自所述高壓器件的高電壓；所述高壓ニ極管包括P_型的源極和n-型的漏極；鄰近所述漏極的漏極絕緣區(qū)域；以及柵極，所述柵極鄰近所述源極并且包括延伸到一部分所述漏極絕緣區(qū)域上方并且與該部分所述漏極絕緣區(qū)域垂直地重疊的部分，其中所述柵極與所述源極電連接。根據(jù)本發(fā)明所述的器件，其中所述高壓器件是高壓MOS器件，而且其中所述金屬線與所述高壓MOS器件的漏極連接，并且所述金屬線具有與所述高壓MOS器件的漏極基本相同的電壓。根據(jù)本發(fā)明所述的器件，其中所述金屬線還進一歩與所述高壓ニ極管的所述漏極連接。根據(jù)本發(fā)明所述的器件，其中所述漏極絕緣區(qū)域形成包圍所述漏極的第一環(huán)，而且所述漂浮導體形成位于所述第一環(huán)上方并且與所述第一環(huán)垂直地重疊的第二環(huán)。根據(jù)本發(fā)明所述的器件，其中所述漂浮導體包括多晶硅。根據(jù)本發(fā)明所述的器件，其中所述漂浮導體包括金屬。根據(jù)本發(fā)明所述的器件，還包括多個位于所述漏極絕緣區(qū)域上方并且與所述漏極絕緣區(qū)域垂直地重疊的漂浮導體，而且所述漂浮導體互相電絕緣。根據(jù)本發(fā)明所述的器件，其中所述多個漂浮導體的寬度基本上等于所述各個器件的形成技術所允許的最小寬度，而且其中所述多個漂浮導體的間隔基本上等于所述各個器件的形成技術所允許的最小間隔。根據(jù)本發(fā)明所述的器件，其中所述柵極形成環(huán)。


為了更完全地理解實施例及其優(yōu)點，現(xiàn)在將結合附圖所進行的以下描述作為參考，其中圖I示出方框圖，該方框圖示出被設置成提供高電壓的半橋式電路；圖2示意性地示出超高壓(UHV)MOS器件和高邊柵極驅動器的高邊控制部分的頂視圖，其中漂浮導體形成在漏極絕緣區(qū)域上方；圖3A到圖3C示出如圖2所示的UHV MOS器件的橫截面視圖。圖4和圖5根據(jù)各種可替換的實施例，示出UHV MOS器件的頂視圖；圖6A到圖6C示出如圖2所示的高邊控制部分的橫截面視圖；以及圖7根據(jù)可替換的實施例示出高邊控制部分的頂視圖。
具體實施例方式下面，詳細討論本發(fā)明優(yōu)選實施例的制造和使用。然而，應該理解，本發(fā)明提供了許多可以在各種具體環(huán)境中實現(xiàn)的可應用的發(fā)明構思。所討論的具體實施例僅僅示出制造和使用本發(fā)明的具體方式，而不用于限制本公開的范圍。

根據(jù)實施例提供了一種新穎的高壓互連結構。然后討論了實施例的變化和操作。 在所有的各種視圖和示意性實施例中，相同的附圖編號用于標示出相同的元件。圖I示出了用于產生超高壓的超高壓(UHV)發(fā)生電路10，超高壓可以是約600V或甚至600V以上，盡管超高壓也可以更低。UHV發(fā)生電路10包括UHV MOS器件20 (表示為 20A和20B)，UHV MOS器件20可以是例如橫向擴散MOS (LDMOS)器件。UHV MOS器件20可以是不對稱的器件，其源極端和漏極端具有不對稱的結構?？蛇x地，UHV MOS器件20可以是對稱的器件，其源極端具有與各自的漏極端對稱的結構。UHVMOS器件20是電平轉換器的一部分，電平轉換器被配置成提高低電源電壓VI，低電源電壓Vl可以是例如5V。例如，UHV MOS器件20的漏極上得到的漏極電壓可以高達600V。提供高漏極電壓給高邊柵極驅動器 22。將超高壓(UHV)發(fā)生電路10配置成輸出電壓Vout，當電壓Vs在OV和600V之間變化時，輸出電壓Vout在OV和20V之間變化。UHV發(fā)生電路10還包括高邊控制部分24，高邊控制部分24包括可以保持由電平轉換器提供的UHV的高壓二極管。高邊柵極驅動器22中的器件(例如驅動器電路)可以形成在由高邊控制部分24包圍的區(qū)域中。將電平轉換器產生的UHV通過高壓(HV)互連30提供給高邊柵極驅動器22，高壓(HV)互連30包括金屬線。因此，HV互連30穿過高邊控制部分24。圖2示出UHV MOS器件20，高邊控制部分24，和HV互連30的示意性頂視圖，HV互連30用于將UHV MOS器件20產生的高電壓傳導到被高邊控制部分24包圍的區(qū)域213中。 UHV MOS器件20包括源極110，漏極112，柵極114，和漏極絕緣區(qū)域116。源極110和漏極 112可以摻雜P-型或η-型雜質，取決于UHV MOS器件20的導電類型。在實施例中，源極 110和漏極112是η-型重摻雜區(qū)域，例如，η-型雜質濃度可以是在約1019/cm3到約1021/cm3 之間。另外，漏極絕緣區(qū)域116可以是包括氧化硅的場氧化區(qū)(氧化硅可以通過硅的熱氧化形成)，或可以是淺溝槽隔離(STI)區(qū)。在實施例中，形成環(huán)的漏極絕緣區(qū)域116包圍漏極112。源極110可以再進一步包圍漏極絕緣區(qū)域116，源極110可以也形成環(huán)或部分環(huán)。柵極114的向內部份(其位于源極110形成的環(huán)的內側上)與漏極絕緣區(qū)域116的外側部分垂直地重疊(直接位于漏極絕緣區(qū)域116的外側部上方)。柵極114形成環(huán)。金屬線和通孔(未示出)可以形成在柵極 114上方并且與柵極114連接。金屬線和通孔中形成了間隙117。換句話說，沒有金屬線和通孔形成在間隙117中，而在間隙117外部可以形成金屬線和通孔。HV互連30與漏極112 連接，并且在間隙117之上通過和與間隙117垂直地重疊。HV互連30與柵極114垂直地重疊。多個漂浮導體32 (也表示為32A)直接形成在漏極絕緣區(qū)域116的上方并且與漏極絕緣區(qū)域116垂直地重疊(也參考圖3A到3C)。漂浮導體32A可以不與各自管芯中的任何器件連接并且不與電接地連接，因此在UHV MOS器件20的運行過程中漂浮導體32A是電漂浮的。在實施例中，如圖2所示，漂浮導體32A形成多個環(huán)，這些環(huán)可以是具有共同中心的同心環(huán)，該共同中心與漏極112的中心重疊。在可替換的實施例中，漂浮導體32可以具有其他圖案。例如，如圖5所示，漂浮導體32可以形成平行的直線。高邊控制部分24可以也形成MOS結構，該MOS結構包括源極210，漏極212，柵極214，和漏極絕緣區(qū)域216。源極210可以摻雜P-型雜質，而漏極212可以摻雜n_型雜質，盡管導電類型也可以被反轉。源極210和柵極214是互連的(參考圖6A到6C)，因此高邊控制部分24形成ニ極管。同樣地，漏極隔離區(qū)域216可以是場氧化區(qū)或STI區(qū)，并且可以與漏極絕緣區(qū)域116同時形成。在實施例中，形成環(huán)的漏極絕緣區(qū)域216包圍漏極212。被漏極絕緣區(qū)域216包圍的區(qū)域213可以用于形成器件，例如高邊柵極驅動器22(圖I)的驅動器。另外，漏極212可以與漏極絕緣區(qū)域216間隔分離。漏極絕緣區(qū)域216可以進一歩被源極210包圍，源極210可以形成環(huán)或部分環(huán)。柵極214的向內部分直接位于漏極隔離區(qū)域216的向外部分的上方并且與漏極隔離區(qū)域216的向外部分重疊。柵極214形成環(huán)。金屬線和通孔(未示出)可以形成在柵極214上方并且與柵極214連接。金屬線和通孔具有間隙217。換句話說，沒有金屬線和通孔形成在間隙217中，而在間隙217外面，可以形成金屬線和通孔。HV互連30連接漏極112和212，并且在間隙217上方通過和與間隙217垂直地重疊。HV互連30可以與柵極214垂直地重疊。多個漂浮導體32 (也表示為32B)直接形成在漏極絕緣區(qū)域216的上方并且與漏極絕緣區(qū)域216垂直地重疊(也參考圖6A到6C)。漂浮導體32B可以不與各自管芯中的任何器件電連接，因此在UHV MOS器件20的運行過程中漂浮導體32B是電漂浮的。在實施例中，如圖2所示，漂浮導體32B形成多個環(huán)，這些環(huán)具有互相平行的部分。在可替換的實施例中，漂浮導體32B可以形成其他圖案，例如，與圖5中的漂浮導體32A相同的平行直線。圖3A示出圖2所示結構的一部分的橫截面視圖，其中橫截面視圖由圖2中的平面截線3A/3B-3A/3B獲得。源極110和漏極112可以形成在襯底108中。沒有示出額外的區(qū)域例如高壓P阱和高壓n阱，盡管它們也可以存在在源極110，漏極112，和漏極絕緣區(qū)域116下面。在示出的平面中，漂浮導體32A(也表示為32A1)包括多個可以與柵極114同時形成的虛擬柵極電扱。在實施例中，漂浮導體32A1和柵極114由多晶硅形成，因此漂浮導體32A1也稱為漂浮多晶線。介電層34A可以在漂浮導體32A1的下方形成，其中介電材料34A可以與柵極絕緣層118同時形成并且包括與柵極絕緣層118相同的材料。在實施例中，介電層34A和柵極絕緣層118由氧化硅形成。 根據(jù)可替換的實施例，圖3B也示出圖2中所示結構的一部分的橫截面視圖，其中橫截面視圖由圖2中的平面截線3A/3B-3A/3B獲得。漂浮導體32A(表示為32A2)是漂浮金屬線的形式。在實施例中，漂浮金屬線32A2作為各自的管芯的互連結構的一部分形成在金屬層中。漂浮金屬線32A2可以比HV互連30的金屬層低ー個或多個金屬層。另外，漂浮金屬線32A2延伸到直接位于至少一部分HV互連30 (標記為30A)的下面并且與至少一部分HV互連30重疊。HV互連30可以與漏極112電連接，因此是HV-傳輸金屬線。在實施例中，HV互連30包括位于第二金屬線(M2)中的金屬線部分30A，因此漂浮金屬線32A2在第一金屬線(M1，其是底部金屬層)中，第一金屬線直接位于介電層(層間電介質(ILD))的上方。在可替換的實施例中，金屬線部分30A可以在比M2高的金屬層中，而且可以在第三金屬層(M3，未示出)，第四金屬層(M4，未示出)等中。另外，漂浮金屬線32A2可以形成在一個，一些，或所有位于金屬線部分30A下面的金屬層中。盡管圖中未示出，鈍化層可以形成在HV互連30的上方。
圖3A和圖3B中示出的漂浮導體32可以是高密度。在實施例中，漂浮導體32的寬度Wl與各自的管芯/晶圓形成技術所允許的最小寬度相比，小于該最小寬度的兩倍，或可以基本上等于該最小寬度。例如，在O. 5μπι技術中，對于多晶硅線最小寬度可以是約 O. 5 μ m,而對于金屬層Ml中的金屬線,最小寬度是約O. 6 μ m。同樣,漂浮導體32之間的間隔SI與各自的管芯/晶圓形成技術所允許的最小間隔(由最小規(guī)則規(guī)定的)相比，可以小于該最小間隔的兩倍，或可以基本上等于該最小間隔。例如，在O. 5 μ m技術中，對于多晶娃線最小間隔SI可以是約O. 6 μ m，而對于金屬層Ml中的金屬線，最小間隔SI是約O. 6 μ m。 漂浮導體32和柵極114之間的間隔S2，漂浮導體32和漏極112 (或HV互連30的各自的垂直的部分30B)之間的間隔S3可以小于最小間隔的兩倍，或可以基本上等于最小間隔。小寬度Wl和小間隔SI，S2和S3有利于提高各自的UHV MOS器件20和高邊控制部分24的擊穿電壓，因此有利于提高HV互連30的擊穿電壓。在各種其他實施例中，也如圖3B中所示，漂浮導體30包括漂浮多晶線32A1和漂浮金屬線32A2兩者。在實施例中，漂浮金屬線32A2覆蓋在漂浮多晶線32A1之間的間隔上并且與漂浮多晶線32A1之間的間隔垂直地重疊，而且漂浮多晶線32A1可以覆蓋在漂浮金屬線32A2之間的間隔上并且與漂浮金屬線32A2之間的間隔垂直地重疊。在可替換的實施例中，漂浮金屬線32A2和漂浮多晶線32A1可以部分地，或完全地重疊。在漂浮多晶線32A1 和漂浮金屬線32A2兩者都存在的實施例中，圖2中的頂視圖可以代表漂浮多晶線32A1和 /或漂浮金屬線32A2。圖3C示出圖2所示結構的橫截面視圖,該橫截面視圖從圖2中的平面截線3C-3C 處獲得。該實施例與圖3A示出的實施例相似。同樣地，漂浮多晶線32A1和/或漂浮金屬線32A2可以形成在該平面中并且與漏極絕緣區(qū)域116垂直地重疊。在實施例中，如圖3C 所示，漏極112可以與多晶硅線(其直接位于漏極絕緣區(qū)域116上方)連接以有助于釋放電場。在一些實施例中，漂浮導體30分布在幾乎所有的位于漏極絕緣區(qū)域116上方的可用間隔上方。圖4根據(jù)可替換的實施例示出電路結構，其中漂浮導體30形成在直接位于HV 互連30的金屬線部分30A下面的區(qū)域中或鄰近的區(qū)域中，并且不形成在遠離金屬線30A的區(qū)域中。例如，在圖4的示例性實施例中，漂浮導體30接近間隙117形成，而不形成在其他區(qū)域中，例如不形成在位于漏極112相反端的區(qū)域中。在示出的實施例中，由漏極絕緣區(qū)域 116形成的環(huán)的一半或一半以上(例如四分之三)部分的上方分布有漂浮導體32A，而漏極絕緣區(qū)域116的剩余部分的上方沒有分布漂浮導體32A。圖6A示出圖2所示高邊控制部分24的橫截面視圖，該橫截面視圖從圖2的平面截線6A/6B-6A/6B處獲得。示出的部分包括重摻雜P+源極210和重摻雜N+漏極212。在實施例中，漂浮導體32B包括漂浮多晶線32B1，該漂浮多晶線32B1直接形成在漏極絕緣區(qū)域216上方，并且與漏極絕緣區(qū)域216垂直地重疊。漂浮導體32B I可以與漂浮導體32A1 (圖3A)和柵極214同時形成，因此由與漂浮導體32A1 (圖3A)和柵極214相同的材料形成。關于漂浮導體32B1的細節(jié)，例如各自的寬度Wl，間隔S1，S2，和S3，以及密度和各自的分布可以基本上與圖3A示出的漂浮導體32A1的細節(jié)相同。
圖6B示出根據(jù)可選的實施例的橫截面視圖，其中該橫截面視圖也從圖2的平面截線6A/6B-6A/6B處獲得。在該實施例中，漂浮導體32B包括漂浮金屬線32B2，該漂浮金屬線32B2直接形成在漏極絕緣區(qū)域216上方，并且與漏極絕緣區(qū)域216垂直地重疊。除了漂浮金屬線32B2，也可以形成漂浮多晶線32B1。漂浮多晶線32B1和漂浮金屬線32B2的說明和細節(jié)可以分別與漂浮多晶線32A1和漂浮金屬線32A2(圖3B)基本相同，因此這里不再重復。柵極214與源極210電連接，其中可以通過接觸插件和金屬線(未示出)連接。圖6C示出圖2所示高邊控制部分24的橫截面視圖，該橫截面視圖從圖2的平面截線6C-6C處獲得。柵極214延伸到該平面中。如圖所示，柵極214通過金屬線和通孔與源極210電連接，因此單個的高邊控制部分24包括ニ極管，其中源極210形成陽極的一部分，而漏極212形成陰極的一部分。在實施例中，ニ極管包括位于源極210下面的HV p阱240和位于漏極212下面的HV n阱242，這些阱形成p-n結。本領域的技術人員應該意識到該ニ極管可以具有各種其他的設計。柵極214與漏極絕緣區(qū)域216部分重疊，而且柵極絕緣層218形成在柵極214下面。在實施例中，漏極212可以與多晶硅線(其直接位于漏極絕緣區(qū)域216的上方)連接以有助于釋放電場。圖7示出可選的實施例，其中漂浮導體32B沒有形成封閉的環(huán)。反而，漂浮導體32B形成在直接位于HV互連部分30A下面的區(qū)域中和鄰近的區(qū)域中，但是不形成在其他不直接位于HV互連部分30A下面的區(qū)域中。例如，漂浮導體32B可以接近間隙217形成并且形成在由柵極214形成的環(huán)中。在實施例中，通過將漂浮導體直接形成在漏極絕緣區(qū)域的上方和HV互連的下面，可以增加各個器件的擊穿電壓。從晶圓樣品獲得的試驗結果表明，如果只形成UHV MOS器件20而不形成高邊控制部分24，由于漂浮導體32的形成，UHV MOS器件20 (圖2)的擊穿電壓可以從約170V增加到約820V。另外，如果器件24伴隨著UHV MOS器件20進ー步形成，包括器件20和24兩者的組合器件的擊穿電壓可以進ー步從約820V増加到約960V。根據(jù)實施例，器件包括在半導體襯底中的第一和第二重摻雜區(qū)域。至少一部分絕緣區(qū)域在半導體襯底中，其中該絕緣區(qū)域鄰近第一和第二重摻雜區(qū)域。柵極絕緣層形成在半導體襯底的上方并且一部分柵極絕緣層位于一部分絕緣區(qū)域的上方。柵極形成在柵極絕緣層上方。漂浮導體位于絕緣區(qū)域上方并且與絕緣區(qū)域垂直地重疊。金屬線包括位于漂浮導體上方的并且與漂浮導體垂直地重疊的一部分，其中金屬線與第二重摻雜區(qū)域連接并且傳輸?shù)诙負诫s區(qū)域的電壓。根據(jù)其他實施例，HVMOS包括源極和漏極；鄰近漏極的漏極絕緣區(qū)域；鄰近源極的柵極并且柵極的一部分延伸到一部分漏極絕緣區(qū)域的上方。形成在漏極絕緣區(qū)域的上方并且與漏極絕緣區(qū)域垂直地重疊的漂浮導體。金屬線包括位于一部分漂浮導體上方并且與一部分漂浮導體垂直地重疊的部分。金屬線與漏極連接并且傳輸漏極的電壓。根據(jù)又ー其他實施例，高壓ニ極管包括P-型源極和n-型漏扱；鄰近漏極的漏極絕緣區(qū)域；和鄰近源極的柵極，該柵極包括延伸到一部分漏極絕緣區(qū)域的上方并且與一部分漏極絕緣區(qū)域垂直地重疊的部分。柵極與源極電連接。漂浮導體形成在漏極絕緣區(qū)域的上方并且與漏極絕緣區(qū)域垂直地重疊。金屬線包括位于一部分漂浮導體上方并且與一部分漂浮導體垂直地重疊的部分。金屬線與高壓器件連接并且接收來自高壓器件的高電壓。盡管已經詳細地描述了實施例及其優(yōu)勢，但應該理解，可以在不背離所附權利要求限定的實施例的主旨和范圍的情況下，做各種不同的改變，替換和更改。而且，本申請的范圍并不僅限于本說明書中描述的工藝、機器、制造、材料組分、裝置、方法、或步驟的特定實施例。作為本領域普通技術人員應理解，通過本發(fā)明，現(xiàn)有的或今后開發(fā)的用于執(zhí)行與根據(jù)本發(fā)明所采用的所述相應實施例基本相同的功能或獲得基本相同結果的工藝、機器、制造，材料組分、裝置、方法或步驟根據(jù)本發(fā)明可以被使用。因此，所附權利要求應該包括在這樣的工藝、機器、制造、材料組分、裝置、方法或步驟的范圍內。此外，每條權利要求構成單獨的實 施例，并且多個權利要求和實施例的組合在本發(fā)明的范圍內。
權利要求
1.一種器件，包括 半導體襯底； 在所述半導體襯底中的第一重摻雜區(qū)域和第二重摻雜區(qū)域； 絕緣區(qū)域，至少一部分所述絕緣區(qū)域位于所述半導體襯底中，其中所述絕緣區(qū)域鄰近所述第一重摻雜區(qū)域和所述第二重摻雜區(qū)域； 柵極絕緣層，所述柵極絕緣層位于所述半導體襯底上方并且包括位于一部分所述絕緣區(qū)域上方的部分； 柵極，位于所述柵極絕緣層上方； 漂浮導體，所述漂浮導體位于所述絕緣區(qū)域的上方并且與所述絕緣區(qū)域垂直地重疊；以及 金屬線，所述金屬線包括位于所述漂浮導體上方并且與所述漂浮導體垂直地重疊的部分，其中所述金屬線與所述第二重摻雜區(qū)域連接并且承載所述第二重摻雜區(qū)域的電壓。
2.根據(jù)權利要求I所述的器件，其中所述第一重摻雜區(qū)域和所述第二重摻雜區(qū)域是相同的導電類型，并且其中所述第一重摻雜區(qū)域和所述第二重摻雜區(qū)域是各個高壓MOS器件的源極和漏極，所述高壓MOS器件包括所述柵極和所述第一重摻雜區(qū)域以及所述第二重摻雜區(qū)域。
3.根據(jù)權利要求I所述的器件，其中所述第一重摻雜區(qū)域和所述第二重摻雜區(qū)域是相反的導電類型，并且其中所述柵極與所述第一重摻雜區(qū)域電連接。
4.一種器件，包括 高壓金屬氧化物半導體(HVMOS)，所述高壓金屬氧化物半導體包括 源極和漏極； 鄰近所述漏極的漏極絕緣區(qū)域；以及 柵極，所述柵極鄰近所述源極并且包括延伸到部分所述漏極絕緣區(qū)域上方的部分； 漂浮導體，所述漂浮導體位于所述漏極絕緣區(qū)域上方并且與所述漏極絕緣區(qū)域垂直地重疊；以及 金屬線，所述金屬線包括位于部分所述漂浮導體上方并且與所述部分所述漂浮導體垂直地重疊的部分，其中所述金屬線與所述漏極連接并且承載所述漏極的電壓。
5.根據(jù)權利要求4所述的器件，其中所述漏極絕緣區(qū)域形成包圍所述漏極的第一環(huán)，并且所述漂浮導體形成位于所述第一環(huán)上方的第二環(huán)。
6.根據(jù)權利要求4所述的器件，其中所述漂浮導體包括多晶硅。
7.根據(jù)權利要求4所述的器件，其中所述漂浮導體包括金屬，并且所述漂浮導體位于比所述柵極高一水平的金屬層中。
8.根據(jù)權利要求4所述的器件，還包括多個位于所述漏極絕緣區(qū)域上方并且與所述漏極絕緣區(qū)域垂直地重疊的漂浮導體，所述多個漂浮導體互相電絕緣。
9.根據(jù)權利要求8所述的器件，其中所述多個漂浮導體之間的間隔基本上等于所述各個器件的形成技術所允許的最小間隔。
10.一種器件，包括 高壓二極管，所述高壓二極管包括 P-型的源極和η-型的漏極；鄰近所述漏極的漏極絕緣區(qū)域；以及 柵極，所述柵極鄰近所述源極并且包括延伸到一部分所述漏極絕緣區(qū)域上方并且與該部分所述漏極絕緣區(qū)域垂直地重疊的部分， 其中所述柵極與所述源極電連接； 漂浮導體，所述漂浮導體位于所述漏極絕緣區(qū)域的上方并且與所述漏極絕緣區(qū)域垂直地重疊；以及 金屬線，所述金屬線包括位于一部分所述漂浮導體上方并且與該部分所述漂浮導體垂直地重疊的部分，其中所述金屬線與高壓器件連接并且接收來自所述高壓器件的高電壓。
全文摘要
器件包括在半導體襯底中的第一和第二重摻雜區(qū)域。至少一部分絕緣區(qū)域在半導體襯底中，其中該絕緣區(qū)域鄰近第一和第二重摻雜區(qū)域。柵極絕緣層形成在半導體襯底的上方并且一部分柵極絕緣層位于一部分絕緣區(qū)域的上方。柵極形成在柵極絕緣層上方。漂浮導體位于絕緣區(qū)域上方并且與絕緣區(qū)域垂直地重疊。金屬線包括位于漂浮導體上方的并且與漂浮導體垂直地重疊的一部分，其中金屬線與第二重摻雜區(qū)域連接并且傳輸?shù)诙負诫s區(qū)域的電壓。本發(fā)明還提供了使用漂浮導體的HV互連解決方案。
文檔編號H01L29/41GK102623488SQ20121000817
公開日2012年8月1日 申請日期2012年1月10日 優(yōu)先權日2011年1月14日
發(fā)明者楊富智, 柳瑞興, 蘇如意, 蔡俊琳, 鄭志昌, 霍克孝 申請人:臺灣積體電路制造股份有限公司