專利名稱：電子部件以及基板模塊的制作方法
技術領域：
本發(fā)明涉及電子部件以及基板模塊，更進一步而言，涉及內置有電容器的電子部件以及基板模塊。
背景技術：
作為現(xiàn)有的電子部件，例如已知有專利文獻I中記載的層疊陶瓷電容器。圖25是專利文獻I中記載的層疊陶瓷電容器500的剖面構造圖。層疊陶瓷電容器500具備電介質層502、內部電極層504a、內部電極層504b以及端子電極506a、端子電極506b。電介質層502是通過層疊而構成的層疊體。在層疊體中內置內部電極層504a、內部電極層504b,通過隔著電介質層502而相互對置來構成電容器。內部電極層504a、內部電極層504b分別被引出至層疊體的相互對置的端面。端子電極506a、端子電極506b分別設置在層疊體的相互對置的端面上，并與內部電極層504a、內部電極層504b連接。可是，在層疊陶瓷電容器500中，存在有要降低高頻頻帶中的插入損失的要求。專利文獻I JP特開2000-306762號公報

發(fā)明內容
在此，本發(fā)明的目的在于提供能夠降低高頻頻帶中的插入損失的電子部件以及基板模塊。本發(fā)明的第一方式所涉及的電子部件的特征在于具備長方體狀的層疊體，其由多個電介質層層疊而形成；多個第一電容導體，其分別設置在不同的所述電介質層上；多個第一引出導體，其分別與各所述第一電容導體連接，并且引出至所述層疊體的第一端面；多個第三引出導體，其分別與各所述第一電容導體連接，且引出至所述層疊體的第一側面，并且不與所述第一引出導體接觸；多個第二電容導體，其分別設置在不同的所述電介質層上；多個第二引出導體，其分別與各所述第二電容導體連接，并且引出至所述層疊體的第二端面；多個第四引出導體，其分別與各所述第二電容導體連接，且引出至所述第一側面，并且不與所述第二引出導體接觸；第三電容導體，其設置所述電介質層上，并且隔著所述電介質層與所述第一電容導體以及所述第二電容導體對置；第一外部電極，其跨所述第一端面、所述第一側面以及所述層疊體的底面而設置，并且與所述多個第一引出導體以及所述多個第三引出導體連接；和第二外部電極，其跨所述第二端面、所述第一側面以及所述底面而設置，并且與所述多個第二引出導體以及所述多個第四引出導體連接。本發(fā)明的第二方式所涉及的電子部件的特征在于具備長方體狀的層疊體，其由多個電介質層層疊而形成；多個第一電容導體，其分別設置在不同的所述電介質層上；多個第一引出導體，其分別與各所述第一電容導體連接，并且引出至所述層疊體的第一端面；多個第三引出導體，其分別與各所述第一電容導體連接，且引出至所述層疊體的第一側面，并且不與所述第一引出導體接觸；多個第二電容導體，其分別設置在不同的所述電介質層上，并且隔著所述電介質層與所述多個第一電容導體對置；多個第二引出導體，其分別與各所述第二電容導體連接，并且引出至所述層疊體的第二端面；多個第四引出導體，其分別與各所述第二電容導體連接，且引出至所述第一側面，并且不與所述第二引出導體接觸；第一外部電極，其跨所述第一端面、所述第一側面以及所述層疊體的底面而設置，并且與所述多個第一引出導體以及所述多個第三引出導體連接；和第二外部電極，其跨所述第二端面、所述第一側面以及所述底面而設置，并且與所述多個第二引出導體以及所述多個第四引出導體連接。
本發(fā)明的ー實施方式所涉及的基板模塊的特征在于具備電路基板，其包含第一焊盤以及第ニ焊盤；以及安裝于所述電路基板的所述電子部件，其中，所述第一外部電極與所述第一焊盤連接，所述第二外部電極與所述第二焊盤連接。發(fā)明效果根據(jù)本發(fā)明，能夠降低高頻頻帶中的插入損失。


圖I是第一實施方式所涉及的電子部件的外觀立體圖。圖2是圖I的電子部件的層疊體的分解立體圖。圖3是圖I的電子部件的內部平面圖。圖4(a)是基板模塊的剖面構造圖，圖4(b)是從z軸方向的正方向側進行俯視基板模塊時的圖。圖5是圖4的基板模塊的等效電路圖。圖6是比較例所涉及的電子部件的外觀立體圖。圖7是比較例所涉及的電子部件的層疊體的分解立體圖。圖8是表示第一樣品以及第ニ樣品的插入損失(S21)的曲線圖。圖9是表示第三樣品以及第四樣品的插入損失(S21)的曲線圖。圖10是表示第五樣品以及第六樣品的插入損失(S21)的曲線圖。圖11是表示第七樣品以及第八樣品的插入損失(S21)的曲線圖。圖12是第二實施方式所涉及的電子部件的內部平面圖。圖13是第三實施方式所涉及的電子部件的內部平面圖。圖14是第四實施方式所涉及的電子部件的內部平面圖。圖15是第五實施方式所涉及的電子部件的內部平面圖。圖16是第六實施方式所涉及的電子部件的內部平面圖。圖17是第七實施方式所涉及的電子部件的內部平面圖。圖18是第八實施方式所涉及的電子部件的層疊體的分解立體圖。圖19是圖18的電子部件的內部平面圖。圖20是基板模塊的剖面構造圖。圖21是第九實施方式所涉及的電子部件的內部平面圖。圖22是第十實施方式所涉及的電子部件的內部平面圖。圖23是第十一實施方式所涉及的電子部件的外觀立體圖。圖24是第十二實施方式所涉及的電子部件的外觀立體圖。
圖25是專利文獻I中記載的層疊陶瓷電容器的剖面構造圖。符號說明SI 上面S2 下面S3、S4 端面S5、S6 側面 10、IOa IOk 電子部件11層疊體12a、12b 外部電極17a 17g陶瓷層18a 18c、19a 19c、218a 218c、219a、219b 電容導體20a 20c、21a 21c、22a 22c、23a 23c、24a 24c、25a 25c、72a 72c、73a 73c、74a 74c、75a 75c、220a 220c、221a 221c、222a 222c、223a 223c、224a、224b、225a、225b、272a 272c,273a 273c、274a、274b、275a、275b 引出導體30a 30c、31a 31c、32a、32b、230a 230c、231a、231b 內部導體40、40a基板模塊51電路基板52基板本體54信號導體55接地電極56通孔導體60a、60b 焊錫
具體實施例方式以下，參照附圖，對本發(fā)明的實施方式所涉及的電子部件以及基板模塊進行說明。(第一實施方式)(電子部件的構成)首先，參照附圖，對第一實施方式所涉及的電子部件的構成進行說明。圖I是第一實施方式所涉及的電子部件10的外觀立體圖。圖2是圖I的電子部件10的層疊體11的分解立體圖。圖3是圖I的電子部件的內部平面圖。以下，將層疊體11的層疊方向定義為z軸方向。將從z軸方向俯視層疊體11時，層疊體11的長邊所進行延伸的方向定義為X軸方向。將從z軸方向俯視層疊體11時，層疊體11的短邊所進行延伸的方向定義為I軸方向。電子部件10例如為片狀電容器(chip capacitor),如圖I至圖3所示,具備層疊體 U、外部電極 12(12a、12b)以及內部導體 30 (30a 30c),31 (31a ~ 31c) ,32 (32a,32b)(圖I中未圖示)。層疊體11形成為長方體狀。不過，層疊體11是通過實施倒棱而在角部以及棱線部形成呈圓形的形狀。以下，在層疊體11中，將z軸方向的正方向側的面設為上面SI，將z軸方向的負方向側的面設為下面S2。另外，將X軸方向的負方向側的面設為端面S3，將X軸方向的正方向側的面設為端面S4。另外，將y軸方向的正方向側的面設為側面S5，將y軸方向的負方向側的面設為側面S6。如圖2所示，層疊體11由多個陶瓷層17(17a 17g)從z軸方向的正方向側向負方向側按照其順序進行排列地層疊而構成。陶瓷層17形成為長方形狀，由電介質陶瓷來制作。以下，將陶瓷層17的z軸方向的正方向側的主面稱為表面，將陶瓷層17的z軸方向的負方向側的主面稱為背面。層疊體11的上面SI由設置于z軸方向的最靠正方向側的陶瓷層17a的表面而構成。層疊體11的下面S2由設置于Z軸方向的最靠負方向側的陶瓷層17g的背面而構成。另外，端面S3是通過陶瓷層17a 17g的X軸方向的負方向側的短邊相互疊合連接而構成。端面S4是通過陶瓷層17a 17g的x軸方向的正方向側的短邊相互疊合連接而構成。側面S5是通過陶瓷層17a 17g的y軸方向的正方向側的長邊相互疊合連接而構成。側面S6是通過陶瓷層17a 17g的y軸方向的負方向側的長邊相互疊合連接而構成。
如圖2及圖3所不，多個內部導體30a 30c、3Ia 31c分別設置于不同的陶瓷層17b、17d、17f的表面上，并內置于層疊體11中。另外，如圖2以及圖3所示，內部導體32a、32b分別設置于陶瓷層17c、17e的表面上，井內置于層疊體11中。即，內部導體30、31與內部導體32在z軸方向上交替地層疊。內部導體30 (30a 30c)具有電容導體18 (18a 18c)以及引出導體20 (20a 20c)、22 (22a 22c)、23 (23a 23c)。電容導體18a 18c分別形成為長方形狀，按照不與陶瓷層17b、17d、17f的外邊緣接觸的方式而設置于不同的陶瓷層17b、17d、17f的表面上。電容導體18設置于陶瓷層17的X軸方向的負方向側的半邊區(qū)域內。引出導體20a 20c分別與電容導體18a 18c連接，并且通過引出至層疊體11的端面S3而從端面S3露出。更詳細而言，引出導體20從電容導體18的X軸方向的負方向側的長邊朝X軸方向的負方向側而引出。由此，引出導體20引出至陶瓷層17的X軸方向的負方向側的短邊。引出導體20的y軸方向的幅寬與電容導體18的y軸方向的幅寬ー致。引出導體22a 22c分別與電容導體18a 18c連接，并且通過引出至層疊體11的側面S5而從側面S5露出。更詳細而言，引出導體22從電容導體18的y軸方向的正方向側的短邊中的X軸方向的正方向側的端部朝y軸方向的正方向側而延伸。由此，引出導體22引出至比陶瓷層17的y軸方向的正方向側的長邊中點更靠向X軸方向的負方向側的位置。另外，引出導體22不與引出導體20接觸。引出導體23a 23c分別與電容導體18a 18c連接，并且通過引出至層疊體11的側面S6而從側面S6露出。更詳細而言，引出導體23從電容導體18的y軸方向的負方向側的短邊中的X軸方向的正方向側的端部朝y軸方向的負方向側而延伸。由此，引出導體23引出至比陶瓷層17的y軸方向的負方向側的長邊中點更靠向X軸方向的負方向側的位置。另外，引出導體23不與引出導體20接觸。內部導體31 (31a 31c)具有電容導體19 (19a 19c)以及引出導體21 (21a 21c)、24(24a 24c)、25(25a 25c)。電容導體19a 19c形成為長方形狀，按照與陶瓷層17b、17d、17f的外邊緣不接觸的方式而分別設置在不同的陶瓷層17b、17d、17f的表面上。電容導體19設置于陶瓷層17的X軸方向的正方向側的半邊區(qū)域內。電容導體18、19設置在相同陶瓷層17的表面上且相互對置。引出導體21a 21c分別與電容導體19a 19c連接，并且通過引出至層疊體11的端面S4而從端面S4露出。更詳細而言，引出導體21從電容導體19的X軸方向的正方向側的長邊朝X軸方向的正方向側而引 出。由此，引出導體21引出至陶瓷層17的X軸方向的正方向側的短邊。引出導體21的y軸方向的幅寬與電容導體19的y軸方向的幅寬一致。引出導體24a 24c分別與電容導體19a 19c連接，并且通過引出至層疊體11的側面S5而從側面S5露出。更詳細而言，引出導體24從電容導體19的y軸方向的正方向側的短邊中的X軸方向的負方向側的端部朝y軸方向的正方向側而延伸。由此，引出導體24引出至比陶瓷層17的y軸方向的正方向側的長邊中點更靠向X軸方向的正方向側的位置。即，引出導體24在從z軸方向進行俯視時，處于比引出導體22更靠向X軸方向的正方向側的位置。另外，引出導體24不與引出導體21接觸。引出導體25a 25c分別與電容導體19a 19c連接，并且通過引出至層疊體11的側面S6而從側面S6露出。更詳細而言，引出導體25從電容導體19的y軸方向的負方向側的短邊中的X軸方向的負方向側的端部朝y軸方向的負方向側而延伸。由此，引出導體25引出至比陶瓷層17的y軸方向的負方向側的長邊中點更靠向X軸方向的正方向側的位置。即，在從z軸方向俯視時，引出導體25處于比引出導體23更靠向X軸方向的正方向側的位置。另外，引出導體25不與引出導體21接觸。內部導體32a、32b分別形成為長方形狀，其是按照不與陶瓷層17c、17e的外邊緣接觸的方式而設置在陶瓷層17c、17e的表面上的電容導體。內部導體32設置在與設置電容導體18、19的陶瓷層17不同的陶瓷層17的表面，并隔著陶瓷層17與電容導體18、19對置。其結果，分別在電容導體18與內部導體32之間以及電容導體19與內部導體32之間產生電容。電容導體18與內部導體32之間產生的電容和電容導體19與內部導體32之間產生的電容進行串聯(lián)連接。外部電極12a跨端面S3、上面SI、下面S2以及側面S5、S6而設置，并且分別與引出導體20a 20c、22a 22c、23a 23c連接。更詳細而言，外部電極12a按照對引出導體20a 20c從端面S3露出的部分進行覆蓋的方式，覆蓋層疊體11的端面S3的整個面。并且，外部電極12a由端面S3向上面SI、下面S2以及側面S5、S6進行翻折。接下來，外部電極12a按照對引出導體22a 22c、23a 23c從側面S5、S6露出的部分進行覆蓋的方式，覆蓋層疊體11的側面S5、S6。外部電極12b跨端面S4、上面SI、下面S2以及側面S5、S6而設置，并且分別與引出導體21a 21c、24a 24c、25a 25c連接。更詳細而言，外部電極12b按照對引出導體21a 21c從端面S4所露出的部分進行覆蓋的方式，覆蓋層疊體11的端面S4的整個面。并且，外部電極12b從端面S4向上面SI、下面S2以及側面S5、S6進行翻折。接下來，外部電極12b按照對引出導體24a 24c，25a 25c從側面S5、S6露出的部分進行覆蓋的方式，覆蓋層疊體11的側面S5、S6。在此，如圖I所示，外部電極12a的在側面S5、S6中的X軸方向的幅寬比外部電極12a的在上面SI、下面S2中的X軸方向的幅寬要大。相同地，外部電極12b的在側面S5、S6中的X軸方向的幅寬比外部電極12b的上面SI、下面S2中的X軸方向的幅寬要大。由此，在側面S5、S6中的外部電極12a與外部電極12b之間的間隔Dl比在底面S2中的外部電極12a與外部電極12b之間的間隔D2要小。另外，在側面S5、S6中，外部電極12a與外部電極12b之間不設置保持與外部電極12a、12b的電位不同的電位的外部電極。即，在外部電極12a、12b間不設置外部電極。(電子部件的制造方法)接下來，對電子部件10的制造方法進行說明。另外，關于附圖，引用圖I至圖3。首先，按照將作為主成分的BaTiO3, CaTi03、SrTiO3或者CaZrO3，和作為副成分的Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物或者稀土類化合物以規(guī)定的比率進行稱量并投入至球磨機(ball mill)中，進行濕式調制混合。對所獲得的混合物進行干燥后粉碎，對所獲得的粉末進行預燒。通過球磨機對所獲得的預燒粉末進行濕式粉碎后，進行干燥并粉碎，由此獲得電介質陶瓷粉末。針對該電介質陶瓷粉末，加入有機粘合劑以及有機溶劑，通過球磨機進行混合。將所獲得的陶瓷漿通過刀刮(doctor blade)法在載片上形成片狀并使之干燥，制作要成為陶瓷層17的陶瓷生片。陶瓷層17的燒成后的厚度優(yōu)選為O. 5 μ m以上且10 μ m以下。接下來，在要成為陶瓷層17的陶瓷生片上，通過絲網印刷法或光刻法等的方法涂敷由導電性材料構成的膏，形成內部導體30 32。由導電性材料構成的膏例如是在金屬粉末中加入有機粘合劑以及有機溶劑而得到的。金屬粉末例如為Ni、Cu、Ag、Pd、Ag-Pd合金、Au等。內部導體30 32的燒成后的厚度優(yōu)選為O. 3 μ m以上且2. 0 μ m以下。接下來，將要成為陶瓷層17的陶瓷生片進行層疊由此獲得未燒成的母層疊體。其后，通過等靜壓機對未燒成的母層疊體進行壓接。接下來，將未燒成的母層疊體切成規(guī)定尺寸，獲得多個未燒成的層疊體11。其后，在層疊體11的表面實施滾筒拋光加工等的拋光加工。接下來，對未燒成的層疊體11進行燒成。燒成溫度例如優(yōu)選為900°C以上且1300°C以下。通過以上的エ序，完成了層疊體11的準備。接下來，在層疊體11上形成外部電極12。具體而言，通過公知的浸潰法或縫隙エ法等，在層疊體11的表面涂敷導電性膏。接下來，通過將導電性膏以700°C以上且900°C以下的溫度進行燒制粘接，形成外部電極12的基底電極。作為導電性膏的材料，例如可舉出Cu、Ni、Ag、Pd、Ag_Pd合金、Au等?；纂姌O的厚度優(yōu)選為10 μ m以上且50 μ m以下。接下來，在基底電極上進行鍍敷，完成形成外部電極12。作為鍍敷層的材料,例如可舉出Cu、Ni、Ag、Pd、Ag-Pd合金、Au等。另外，也可以是進行多次鍍敷，在基底電極上形成多層的鍍敷層。通過以上的エ序，完成形成電子部件10。(基板模塊的構成)接下來，參照附圖，對具有電子部件10的基板模塊40進行說明。圖4(a)是基板模塊40的剖面構造圖，圖4 (b)是從z軸方向的正方向側俯視基板模塊40時的圖。圖5是圖4的基板模塊40的等效電路圖。如圖4(a)所示，基板模塊40具備電子部件10以及電路基板51。電路基板51包括基板本體52、信號導體54、接地電極55、通孔導體56以及接地導體G?；灞倔w52是由多個陶瓷層以及導體層進行層疊而形成的層疊基板，在其主面以及內部具有電氣電路。信號導體54設置在基板本體52的z軸方向的正方向側的主面上，如圖4(b)所示，沿y軸方向延伸。在信號導體54的y軸方向的正方向側的端部，設置有未圖示的輸入端口 P1，在信號導體54的y軸方向的負方向側的端部，設置有未圖示的輸出端口 P2。接地電極55設置在電路基板51的z軸方向的正方向側的主面上，如圖4(b)所示，形成為長方形狀。接地導體G設置在基板本體52內，保持接地電位。接地導體G與未圖示的接地端口 P3連接。通孔導體56設置在基板本體52內，與接地電極55和接地導體G連接。由此，接地電極55也保持接地電位。
電子部件10安裝在電路基板51上。更詳細而言，外部電極12a通過焊錫60a，與信號導體54連接。另外，外部電極12b通過焊錫60b與接地電極55連接。由此，基板模塊40成為具有如圖5所示的電路構成。即，信號導體54連接輸入端口 Pl和輸出端口 P2。接下來，電子部件10設置于信號導體54和接地端口 P3之間。圖5中，電容器C、電阻R以及線圈L示出電子部件10所具有的靜電電容、電阻以及電感?；迥K40通過具有圖5所示的構成，高頻信號從輸入端口 Pl輸入，并從輸出端口 P2輸出。并且，在從輸入端口 Pl輸入的高頻信號中，電子部件10的共振頻率的高頻信號不從輸出端口 P2輸出，而從接地端口P3輸出。另外，基板模塊40的電路構成并不限于圖5。由此，基板模塊40中，電子部件10也可以設置在輸入端口 Pl和輸出端口 P2之間。(效果)根據(jù)以上的電子部件10，如以下說明的那樣，能夠降低高頻頻帶中的插入損失。圖6是比較例所涉及的電子部件110的外觀立體圖。圖7是比較例所涉及的電子部件110的層疊體111的分解立體圖。比較例所涉及的電子部件110是去除了電子部件10中的引出導體22 25以及側面S5、S6上的外部電極12的電子部件。在此，對電子部件110中與電子部件10相同構成賦予在電子部件10的構成的參照符號加100后的參照符號。在比較例所涉及的電子部件110中，高頻信號從信號導體起經由外部電極112a輸入至電子部件110內，經由外部電極112b而向接地電極輸出。此時，高頻信號按照信號導體、外部電極112a、引出導體120、電容導體118、內部導體132、電容導體119、引出導體121、外部電極112b、接地電極的順序而流過。即，在比較例的電子部件110中，高頻信號僅通過I條路徑。相對于此，在電子部件10中，高頻信號從信號導體54起經由外部電極12a輸入至電子部件10內，經由外部電極12b向接地電極55輸出。此時，作為高頻信號通過的路徑，存在有以下說明的第一路徑至第五路徑。第一路徑是高頻信號按照信號導體54、外部電極12a、引出導體20、電容導體18、內部導體32、電容導體19、引出導體21、外部電極12b、接地電極55的順序而流過的路徑。第二路徑是高頻信號按照信號導體54、外部電極12a、引出導體20、電容導體18、引出導體22，23、外部電極12a、外部電極12b、接地電極55的順序而流過的路徑。第三路徑是高頻信號按照信號導體54、外部電極12a、引出導體22, 23、電容導體18、內部導體32、電容導體19、引出導體21、外部電極12b、接地電極55的順序而流過的路徑。第四路徑是高頻信號按照信號導體54、外部電極12a、引出導體22，23、電容導體18、內部導體32、電容導體19、弓丨出導體24，25、外部電極12b、接地電極55的順序而流過的路徑。第五路徑是高頻信號按照信號導體54、外部電極12a、外部電極12b、接地電極55的順序而流過的路徑。
在此，第二路徑以及第五路徑中，高頻信號通過外部電極12a和外部電極12b之間的層疊體11內，由此,從外部電極12a向外部電極12b通過。在這些路徑中，比I階共振點高的頻率的高頻信號流過。另外，高頻信號為了從外部電極12a向外部電極12b流過，在側面S5、S6中，外部電極12a和外部電極12b之間,優(yōu)選不設置保持與外部電極12a、12b的電位不同電位的外部電極。 另外，高頻信號為了從外部電極12a向外部電極12b流過，外部電極12a和外部電極12b之間的間隔優(yōu)選盡可能地小，例如，優(yōu)選為50 ii m以上且200 u m以下。如上所述，與電子部件110相比較，在電子部件10中增加了第二 第五路徑，由此ESL降低。其結果，與電子部件110相比較，電子部件10的I階共振點以及2階共振點向高頻側移動，從而能夠降低高頻頻帶中的插入損失。另外，在比較電子部件10與電子部件110的情況下，與I階共振點的移動幅度相比較，2階共振點的移動幅度具有變大的傾向，這是由于電子部件10中的第二路徑以及第五路徑的影響。在電子部件10以及電子部件110中，頻率比I階共振點高的高頻信號在接近于電路基板51的部分中集中流過，在下面附近形成相對小的電容，其共振點表現(xiàn)為2階共振點。在此，電子部件10中，高頻信號通過流過第二路徑至第五路徑，由于特別是降低相對小的電容的ESL，進而推測出2階共振點較大地向高頻側移動。另外，在比較電子部件10和電子部件110的情況下，電子部件10的2階共振點的谷底有變淺的傾向。如此，2階共振點遠離I階共振點，2階共振點的谷底變淺的情況下，具有能夠防止以I階共振點和2階共振點之間的頻率進行動作的器件發(fā)生誤動作的可能性。另外，電子部件10能夠抑制在將其安裝于電路基板51時產生短路。更詳細而言，側面S5、S6上的外部電極12a和外部電極12b之間的間隔Dl比底面S2上的外部電極12a和外部電極12b之間的間隔D2小。S卩，底面S2中，外部電極12a和外部電極12b之間的間隔大。由此，外部電極12a和外部電極12b之間通過焊錫而連接的可能性低。由此，電子部件10能夠抑制在將其安裝于電路基板51時產生短路。電子部件10中，能夠抑制分層(delamination)的產生。更詳細而言，電子部件在層疊體的角部易于產生分層。在角部如果引出電極與陶瓷層進行層疊時引出電極和陶瓷層之間尤其易產生分層。在此，電子部件10中，引出導體20、21不引出至層疊體10的角部。由此，電子部件10中，能夠抑制分層的產生。并且，電子部件10中，在層疊體11的角部不露出引出電極20、21，所以能夠提高電子部件10的耐濕性。(實驗)本申請發(fā)明者為了進一步明確電子部件10所產生的效果，進行了以下說明的實驗。具體而言，制作了圖I以及圖2所示的電子部件10的樣品(以下，第一樣品、第三樣品、第五樣品、第七樣品)以及圖6以及圖7所示的電子部件110(第二樣品、第四樣品、第六樣品、第八樣品)。接下來，將各樣品安裝于圖4所示的電路基板上，并利用網絡分析器(agilent公司制造8722D( 了 '/> >卜社製(8722D))，對第一樣品至第八樣品的ESL、以及輸入端口 Pl和輸出端口 P2之間的插入損失(S21)進行了測定。首先，對各樣品的條件進行說明。
尺寸1.60mm(L) X0. 85mm(W) X I. 70mm(T)內部導體以及外部電極的材料Cu陶瓷層的相對介電常數(shù)(e ) :27元件厚(內部導體30、31的間隔)122um外層厚度(從內部導體30a、31a至層疊體11的上面SI的距離以及從內部導體
30c、31c至層疊體11的下面S2的距離)88iim表I是示出各樣品的條件的表。表I
權利要求
1.一種電子部件，其特征在于具備 長方體狀的層疊體，其由多個電介質層層疊而形成； 多個第一電容導體，其分別設置在不同的所述電介質層上； 多個第一引出導體，其分別與各所述第一電容導體連接，并且引出至所述層疊體的第一端面； 多個第三引出導體，其分別與各所述第一電容導體連接，且引出至所述層疊體的第一側面，并且不與所述第一引出導體接觸； 多個第二電容導體，其分別設置在不同的所述電介質層上； 多個第二引出導體，其分別與各所述第二電容導體連接，并且引出至所述層疊體的第二端面； 多個第四引出導體，其分別與各所述第二電容導體連接，且引出至所述第一側面，并且不與所述第二引出導體接觸； 第三電容導體，其設置所述電介質層上，并且隔著所述電介質層與所述第一電容導體以及所述第二電容導體對置； 第一外部電極，其跨所述第一端面、所述第一側面以及所述層疊體的底面而設置，并且與所述多個第一引出導體以及所述多個第三引出導體連接；和 第二外部電極，其跨所述第二端面、所述第一側面以及所述底面而設置，并且與所述多個第二引出導體以及所述多個第四引出導體連接。
2.一種電子部件，其特征在于具備 長方體狀的層疊體，其由多個電介質層層疊而形成； 多個第一電容導體，其分別設置在不同的所述電介質層上； 多個第一引出導體，其分別與各所述第一電容導體連接，并且引出至所述層疊體的第一端面； 多個第三引出導體，其分別與各所述第一電容導體連接，且引出至所述層疊體的第一側面，并且不與所述第一引出導體接觸； 多個第二電容導體，其分別設置在不同的所述電介質層上，并且隔著所述電介質層與所述多個第一電容導體對置； 多個第二引出導體，其分別與各所述第二電容導體連接，并且引出至所述層疊體的第二端面； 多個第四引出導體，其分別與各所述第二電容導體連接，且引出至所述第一側面，并且不與所述第二引出導體接觸； 第一外部電極，其跨所述第一端面、所述第一側面以及所述層疊體的底面而設置，并且與所述多個第一引出導體以及所述多個第三弓I出導體連接；和 第二外部電極，其跨所述第二端面、所述第一側面以及所述底面而設置，并且與所述多個第二引出導體以及所述多個第四引出導體連接。
3.根據(jù)權利要求I或2所述的電子部件，其特征在于 所述第一側面中的所述第一外部電極與所述第二外部電極的間隔小于所述底面中的該第一外部電極與該第二外部電極之間的間隔。
4.根據(jù)權利要求I至3中任意一項所述的電子部件，其特征在于在所述第一側面，所述第一外部電極與所述第二外部電極之間不設置保持與該第一外部電極的電位以及該第二外部電極的電位不同的電位的外部電極。
5.根據(jù)權利要求I至4中任意一項所述的電子部件，其特征在于， 還具備 多個第五引出導體，其分別與各所述第一電容導體連接，并且引出至所述層疊體的第二側面；以及 多個第六引出導體，其分別與各所述第二電容導體連接，并且引出至所述第二側面，其中，所述第一外部電極跨所述第一端面、所述第一側面、所述第二側面以及所述底面而設置，并且與所述多個第五引出導體連接， 所述第二外部電極跨所述第二端面、所述第一側面、所述第二側面以及所述底面而設置，并且與所述多個第六引出導體連接。
6.一種基板模塊，其特征在于，具備 電路基板，其包含第一焊盤以及第二焊盤；和 安裝于所述電路基板的權利要求I至5的任意一項所述的電子部件， 其中，所述第一外部電極與所述第一焊盤連接， 所述第二外部電極與所述第二焊盤連接。
全文摘要
本發(fā)明提供一種電子部件以及基板模塊，能夠降低高頻頻帶中的插入損失。層疊體(11)中內置有用于形成電容器的電容導體(18、19)以及內部導體(32)。第一外部電極經由引出導體(20、22、23)與電容導體(18)連接。第二外部電極經由引出導體(21、24、25)與電容導體(19)連接。內部導體(32)與電容導體(18、19)相對置。
文檔編號H01G4/005GK102623179SQ20121001554
公開日2012年8月1日 申請日期2012年1月18日 優(yōu)先權日2011年1月28日
發(fā)明者川口慶雄, 黑田譽一 申請人:株式會社村田制作所