專利名稱：晶片封裝體及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于晶片封裝體，且特別是有關(guān)于有防電磁干擾(EMI)的屏蔽結(jié)構(gòu)的晶片封裝體及其形成方法。
背景技術(shù)：
隨著晶片封裝體尺寸日益輕薄短小化及晶片的信號傳遞速度的日益増加，電磁干擾(electromagnetic interference, EMI)及/或靜電放電(ESD)對于晶片封裝體的影響也更趨嚴重。由于晶片尺寸持續(xù)縮小化，晶片封裝體中的接地線路的設(shè)計更為重要。

發(fā)明內(nèi)容

本發(fā)明提供一種晶片封裝體，包括一基底；一元件區(qū)，設(shè)置于該基底之中或之上；一信號導(dǎo)電墊，設(shè)置于該基底之中或之上，且電性連接該元件區(qū)；一接地導(dǎo)電墊，設(shè)置于該基底之中或之上；一信號導(dǎo)電凸塊，設(shè)置于該基底的一表面上，其中該信號導(dǎo)電凸塊通過ー信號導(dǎo)電層而電性連接該信號導(dǎo)電墊；一接地導(dǎo)電層，設(shè)置于該基底的該表面上，且電性連接該接地導(dǎo)電墊；以及一保護層，設(shè)置于該基底的該表面上，其中該保護層完全覆蓋該信號導(dǎo)電層的全部側(cè)端，且部分覆蓋該接地導(dǎo)電層而使該接地導(dǎo)電層的ー側(cè)端于該基底的ー側(cè)邊露出。本發(fā)明所述的晶片封裝體，還包括一接地導(dǎo)電凸塊，設(shè)置于該基底的該表面上，其中該接地導(dǎo)電凸塊電性連接該接地導(dǎo)電層。本發(fā)明所述的晶片封裝體，該接地導(dǎo)電層的露出的該側(cè)端與該基底的該側(cè)邊共平面。本發(fā)明所述的晶片封裝體，還包括一孔洞，自該基底的該表面朝該信號導(dǎo)電墊延イ申，且露出部分的該信號導(dǎo)電墊，其中該信號導(dǎo)電層自該基底的該表面延伸至該孔洞中，且電性接觸該信號導(dǎo)電墊。本發(fā)明所述的晶片封裝體，還包括一第二孔洞，自該基底的該表面朝該接地導(dǎo)電墊延伸，且露出部分的該接地導(dǎo)電墊，其中該接地導(dǎo)電層自該基底的該表面延伸至該第二孔洞中，且電性接觸該接地導(dǎo)電墊。本發(fā)明所述的晶片封裝體，還包括一虛置導(dǎo)電凸塊，設(shè)置于該基底的該表面上；以及ー導(dǎo)電層，電性連接該虛置導(dǎo)電凸塊，其中該保護層部分覆蓋該導(dǎo)電層而使該導(dǎo)電層的ー側(cè)端露出。本發(fā)明所述的晶片封裝體，該導(dǎo)電層電性連接該接地導(dǎo)電層。本發(fā)明所述的晶片封裝體，該導(dǎo)電層的該側(cè)端于該基底的一第二側(cè)邊露出。本發(fā)明所述的晶片封裝體，還包括一第二接地導(dǎo)電層，設(shè)置于該基底的該表面上，其中該保護層部分覆蓋該第二接地導(dǎo)電層而使該第二接地導(dǎo)電層的ー側(cè)端于該基底的一側(cè)邊露出，且該第二接地導(dǎo)電層電性連接該接地導(dǎo)電層。本發(fā)明所述的晶片封裝體，還包括一外殼，包覆該基底，其中該外殼包括一導(dǎo)電部分，電性接觸該接地導(dǎo)電層。本發(fā)明還提供一種晶片封裝體的形成方法，包括提供一基底，其中一元件區(qū)、一信號導(dǎo)電墊、及一接地導(dǎo)電墊分別設(shè)置于該基底之中或之上，且該信號導(dǎo)電墊電性連接該兀件區(qū)；于該基底的一表面上形成一信號導(dǎo)電層及一接地導(dǎo)電層，其中該信號導(dǎo)電層電性連接該信號導(dǎo)電墊；于該基底的該表面上形成一保護層，具有至少ー開ロ，露出部分的該信號導(dǎo)電層，其中該保護層完全覆蓋該信號導(dǎo)電層的全部側(cè)端，且該接地導(dǎo)電層的一側(cè)端露出；于該保護層的該開口上形成一信號導(dǎo)電凸塊，該信號導(dǎo)電凸塊通過該信號導(dǎo)電層而電性連接該信號導(dǎo)電墊；以及切割該基底以形成至少一晶片封裝體，其中該接地導(dǎo)電層的該側(cè)端于切割后的該基底的ー側(cè)邊露出。本發(fā)明所述的晶片封裝體的形成方法，還包括于該保護層中形成一第二開ロ，露出部分的該接地導(dǎo)電層；以及于該第二開口上形成一接地導(dǎo)電凸塊。本發(fā)明所述的晶片封裝體的形成方法，在切割該基底的步驟之后，該接地導(dǎo)電層的露出的該側(cè)端與該基底的一側(cè)邊共平面。本發(fā)明所述的晶片封裝體的形成方法，還包括在形成該信號導(dǎo)電層之前，自該基底的一第二表面移除部分的該基底以形成朝該信號導(dǎo)電墊延伸的一孔洞，該孔洞露出該信號導(dǎo)電墊；于該基底的該表面上形成ー導(dǎo)電材料層，該導(dǎo)電材料層延伸進入該孔洞而電性接觸該信號導(dǎo)電墊；以及將該導(dǎo)電材料層圖案化以形成該信號導(dǎo)電層。本發(fā)明所述的晶片封裝體的形成方法，還包括在形成該接地導(dǎo)電層之前，自該基底的一第二表面移除部分的該基底以形成朝該接地導(dǎo)電墊延伸的一第二孔洞，該地ニ孔洞露出該接地導(dǎo)電墊；于該基底的該表面上形成ー導(dǎo)電材料層，該導(dǎo)電材料層延伸進入該第ニ孔洞而電性接觸該接地導(dǎo)電墊；以及將該導(dǎo)電材料層圖案化以形成該接地導(dǎo)電層。本發(fā)明所述的晶片封裝體的形成方法，該信號導(dǎo)電層及該接地導(dǎo)電層的形成步驟包括于該基底的該表面上形成ー導(dǎo)電材料層；以及將該導(dǎo)電材料層圖案化以同時形成該信號導(dǎo)電層及該接地導(dǎo)電層。本發(fā)明所述的晶片封裝體的形成方法，還包括于該基底的該表面上設(shè)置一虛置導(dǎo)電凸塊；以及于該基底上形成一導(dǎo)電層，該導(dǎo)電層電性連接該虛置導(dǎo)電凸塊，其中該保護層部分覆蓋該導(dǎo)電層而使該導(dǎo)電層的ー側(cè)端露出。本發(fā)明所述的晶片封裝體的形成方法，該導(dǎo)電層電性連接該接地導(dǎo)電層。本發(fā)明所述的晶片封裝體的形成方法，該信號導(dǎo)電層、該接地導(dǎo)電層、及該導(dǎo)電層圖案化自一相同的導(dǎo)電材料層。本發(fā)明所述的晶片封裝體的形成方法，還包括以一外殼包覆該至少一晶片封裝體，其中該外殼包括ー導(dǎo)電部分，電性接觸該接地導(dǎo)電層。本發(fā)明的晶片封裝體的接地導(dǎo)電結(jié)構(gòu)不受限于基底的角落，且能減低晶片封裝體的導(dǎo)線密度，提升晶片封裝體的效能與良率。


圖1A-1E顯示根據(jù)本發(fā)明一實施例的晶片封裝體的制程剖面圖。圖2A-2D顯示根據(jù)本發(fā)明實施例的晶片封裝體的俯視示意圖。附圖中符號的簡單說明如下
20 :導(dǎo)電區(qū)；100 :基底；IOOaUOOb :表面；102 :元件區(qū)；104S :信號導(dǎo)電墊；104E 接地導(dǎo)電墊;105 :間隔層；106 :承載基板；108E、108E2、108S :孔洞；110 :絕緣層；112D、112E、112E2、112S :導(dǎo)電層；113E、113S :側(cè)端；114 :保護層；116D、116E、116E2、116S :導(dǎo)電凸塊；118 :夕卜殼；118a :導(dǎo)電部分。
具體實施方式
以下將詳細說明本發(fā)明實施例的制作與使用方式。然應(yīng)注意的是，本發(fā)明提供許多可供應(yīng)用的發(fā)明概念，其可以多種特定型式實施。文中所舉例討論的特定實施例僅為制造與使用本發(fā)明的特定方式，非用以限制本發(fā)明的范圍。此外，在不同實施例中可能使用重復(fù)的標號或標示。這些重復(fù)僅為了簡單清楚地敘述本發(fā)明，不代表所討論的不同實施例及/或結(jié)構(gòu)之間必然具有任何關(guān)連性。再者，當述及ー第一材料層位于一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層的情形。本發(fā)明ー實施例的晶片封裝體可用以封裝影像感測晶片。然其應(yīng)用不限于此，例如在本發(fā)明的晶片封裝體的實施例中，其應(yīng)可用于各種包含有源元件或無源元件(activeor passive elements)、數(shù)字電路或模擬電路(digital or analog circuits)等集成電路的電子元件(electronic components),例如是有關(guān)于光電元件(opto electronicdevices)、微機電系統(tǒng)(Micro Electro Mechanical System ;MEMS)、微流體系統(tǒng)(microfluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(PhysicalSensor)。特別是可選擇使用晶圓級封裝(wafer scale package ；WSP)制程對影像感測元件、發(fā)光二極管(light-emitting diodes ；LEDs)、太陽能電池(solar cells)、射頻元件(RFcircuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators) >表面聲波兀件(surface acoustic wave devices)、壓カ感測器(process sensors)、噴墨頭(ink printer heads)、或功率晶片模組(power IC modules)等半導(dǎo)體晶片進行封裝。其中上述晶圓級封裝制程主要是指在晶圓階段完成封裝步驟后，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離的半導(dǎo)體晶片重新分布在一承載晶圓上，再進行封裝制程，亦可稱之為晶圓級封裝制程。另外，上述晶圓級封裝制程亦適用于通過堆疊(stack)方式安排具有集成電路的多片晶圓，以形成多層集成電路(multi-layerintegrated circuit devices)的晶片封裝體。在進入本發(fā)明實施例的說明之前，先說明發(fā)明人所知的一種晶片封裝體。在該晶片封裝體中，接地導(dǎo)電結(jié)構(gòu)僅設(shè)置于封裝體的基底的四個角落。因此，所有的接地導(dǎo)電線路皆需導(dǎo)引至至少其中一角落，方能將晶片封裝體制造或使用過程中所產(chǎn)生的靜電放電電流導(dǎo)出。如此，需于封裝體的基底上形成許多導(dǎo)線。然而，隨著晶片封裝體中的晶片的導(dǎo)線密度增加且尺寸縮小，使得接地導(dǎo)電線路的設(shè)計更為困難。為了改善發(fā)明人所發(fā)現(xiàn)的問題，發(fā)明人提出如下所述的方法。圖1A-1E顯示根據(jù)本發(fā)明一實施例的晶片封裝體的制程剖面圖。如圖IA所示，提供基底100，具有表面IOOa及表面100b?；?00例如是半導(dǎo)體基底，例如(但不限干)硅基底?；?00亦可為絕緣基底，例如是(但不限干)陶瓷基底。在一實施例中，基底100例如可為半導(dǎo)體晶圓(如硅晶圓)而可進行晶圓級封裝以節(jié)省制程時間與成本。在一實施例中，元件區(qū)102、信號導(dǎo)電墊104S及接地導(dǎo)電墊104E可設(shè)置于基底100之中或之上。例如，在圖IA的實施例中，元件區(qū)102、信號導(dǎo)電墊104S及接地導(dǎo)電墊104E設(shè)置于基底100之中，且于基底100的表面IOOa露出。元件區(qū)102可形成有(但不限干)光電元件，可包括影像感測元件或發(fā)光元件。影像感測元件例如是互補式金屬氧化物半導(dǎo)體(CMOS)影像感測元件(CIS)或電荷I禹合元件(charge-coupled device, CO))感測元件，而發(fā)光元件例如是發(fā)光二極管元件。信號導(dǎo)電墊104S電性連接元件區(qū)102，用以將電性信號輸入及/或輸出元件區(qū)102。接地導(dǎo)電墊104E用以將靜電放電電流導(dǎo)出。在ー實施例中，基底100為硅晶圓，多個元件區(qū)102、信號導(dǎo)電墊104S及接地導(dǎo)電墊104E形成于其中 或其上。雖然，圖IA中僅顯示出單層的導(dǎo)電墊(104S、104E)。然而，多個導(dǎo)電墊可能彼此堆疊及/或排列于基底100之上。例如，在一實施例中，導(dǎo)電墊(104SU04E)為多個彼此堆疊的導(dǎo)電墊、或至少ー導(dǎo)電墊、或至少ー導(dǎo)電墊與至少ー層內(nèi)連線結(jié)構(gòu)所組成的導(dǎo)電墊結(jié)構(gòu)。在以下的實施例中，為方便說明，圖式中僅顯示單層導(dǎo)電墊(104SU04E)以簡化圖式。如圖IA所示，可選擇性于基底100之上設(shè)置承載基板106。例如，可先在基底100的表面IOOa上形成間隔層105，接著于間隔層105上設(shè)置承載基板106。承載基板106例如可為透明基板，如玻璃基板、石英基板、或其相似物。在一實施例中，可以承載基板106為支撐，自基底100的表面IOOb進行薄化制程以將基底100薄化至預(yù)定厚度，以利后續(xù)制程的進行。接著，于基底100上形成電性連接信號導(dǎo)電墊104S的信號導(dǎo)電層，及形成電性連接接地導(dǎo)電墊104E的接地導(dǎo)電層。如圖IB所示，在一實施例中，可選擇性自基底100的表面IOOb移除部分的基底100以形成朝信號導(dǎo)電墊104S延伸且露出信號導(dǎo)電墊104S的孔洞108S。在一實施例中，亦可選擇性自基底100的表面IOOb移除部分的基底100以形成朝接地導(dǎo)電墊104E延伸且露出接地導(dǎo)電墊104E的孔洞108E。在基底100為具導(dǎo)電性的基底(如硅晶圓)的實施例中，需于基底100上形成絕緣層。如圖IB所示，絕緣層110自基底100的表面IOOb延伸至孔洞108S及孔洞108E中。在一實施例中，可進行蝕刻制程以將孔洞108S及孔洞108E的底部上的絕緣層110移除以分別露出信號導(dǎo)電墊104S及接地導(dǎo)電墊104E。接著，于基底100的表面IOOb上形成電性連接信號導(dǎo)電墊104S的信號導(dǎo)電層112S及電性連接接地導(dǎo)電墊104E的接地導(dǎo)電層112E，如圖IC所示。在一實施例中，可于基底100的表面IOOb上形成導(dǎo)電材料層，其可延伸進入孔洞108S及孔洞108E中而分別電性連接信號導(dǎo)電墊104S及接地導(dǎo)電墊104E。接著，可將導(dǎo)電材料層圖案化以同時形成信號導(dǎo)電層112S及接地導(dǎo)電層112E。在一實施例中，可選擇性于圖案化導(dǎo)電材料層的步驟中，形成出虛置導(dǎo)電層112D。在后續(xù)制程中，可于虛置導(dǎo)電層112D上形成虛置導(dǎo)電凸塊。在一實施例中，可于基底100的表面IOOb上形成晶種層，并于晶種層上形成圖案化遮罩層。接著，對晶種層進行電鍍制程以于露出的晶種層上沉積導(dǎo)電材料。接著，移除遮罩層，并蝕刻移除原由遮罩層所覆蓋的晶種層以將晶種層及所電鍍的導(dǎo)電材料所組成的導(dǎo)電材料層圖案化，因而形成出所需的圖案化導(dǎo)電層，例如包括信號導(dǎo)電層112S、接地導(dǎo)電層112E、及/或虛置導(dǎo)電層112D。如圖IC所示，信號導(dǎo)電層112S具有兩側(cè)端113S，而接地導(dǎo)電層112E亦具有兩側(cè)端113E。接地導(dǎo)電層112E的其中ー側(cè)端113E位于基底100上的預(yù)定切割道附近。在后續(xù)切割制程之后，接地導(dǎo)電層112E的側(cè)端113E可于切割后的基底100的側(cè)邊露出。如圖ID所示，于基底100的表面IOOb上形成保護層114。保護層114具有至少ー開ロ，露出部分的信號導(dǎo)電層112S。保護層114亦可具有其他開ロ，可例如露出部分的虛置導(dǎo)電層112D及部分的接地導(dǎo)電層112E。在一實施例中，保護層114完全覆蓋信號導(dǎo)電層112S的全部側(cè)端113S。保護層114僅部分覆蓋接地導(dǎo)電層112E的側(cè)端，未覆蓋于預(yù)定切割道附近的接地導(dǎo)電層112E上，且亦不覆蓋接地導(dǎo)電層112E靠近預(yù)定切割道的側(cè)端113E。接著，如圖ID所示，可于由保護層114的開ロ所露出的信號導(dǎo)電層112S、接地導(dǎo)電層112E及虛置導(dǎo)電層112D上分別形成信號導(dǎo)電凸塊116S、接地導(dǎo)電凸塊116E及虛置導(dǎo)電凸塊116D。虛置導(dǎo)電凸塊116D可用以平衡基底100上的各導(dǎo)電凸塊所受應(yīng)力。在ー實施例中，接地導(dǎo)電凸塊116E亦可用以平衡基底100上的各導(dǎo)電凸塊所受應(yīng)力。在一實施例中，可不形成虛置導(dǎo)電凸塊116D及/或虛置導(dǎo)電層112D。在一實施例中，可不形成接地導(dǎo)電凸塊116E。接著，可沿著基底100上的預(yù)定切割道切割基底以形成至少一晶片封裝體，其中接地導(dǎo)電層112E的側(cè)端113E于切割后的基底100的側(cè)邊露出。例如，在圖ID的實施例中，接地導(dǎo)電層112E的露出的側(cè)端113E大抵與基底100的側(cè)邊共平面。未由保護層114所覆蓋且于基底100的側(cè)邊附近露出的接地導(dǎo)電層112E可用以與其他導(dǎo)電結(jié)構(gòu)電性接觸而將晶片封裝體在制造過程中或使用中所產(chǎn)生的靜電放電電流導(dǎo)出，可確保元件區(qū)102的運作正常。在一實施例中，虛置導(dǎo)電層112D及虛置導(dǎo)電凸塊116D亦可輔助導(dǎo)出部分的靜電放電電流。例如，如圖IE所示，可以一外殼118包覆所形成的晶片封裝體。在一實施例中，夕卜殼118可包括導(dǎo)電部分118a，其用以電性接觸露出的接地導(dǎo)電層112E。因此，晶片封裝體在制造過程中或使用中所產(chǎn)生的靜電放電電流可經(jīng)由包括導(dǎo)電部分118a的外殼118導(dǎo)出。圖2A-2D顯示根據(jù)本發(fā)明多個實施例的晶片封裝體的俯視示意圖，其中相同或相似的標號用以標示相同或相似的元件，且為方便辨識，未繪出保護層114。如圖2A所示，在此實施例中，接地導(dǎo)電層112E于基底100的側(cè)邊露出，可方便與其他導(dǎo)電結(jié)構(gòu)接觸，從而將晶片封裝體在制造過程中或使用中所產(chǎn)生的靜電放電電流經(jīng)由接地導(dǎo)電墊及孔洞108E中的接地導(dǎo)電層112E導(dǎo)出。在圖2B的實施例中，虛置導(dǎo)電層112D的側(cè)端亦可于基底100的側(cè)邊露出(即，不被保護層114覆蓋)，因此亦可輔助導(dǎo)出晶片封裝體在制造過程中或使用中所產(chǎn)生的靜電放電電流。雖然，圖2B實施例的虛置導(dǎo)電層112D與接地導(dǎo)電層112E的側(cè)端皆于基底100的同一側(cè)邊露出，但本發(fā)明實施例不限于此。在其他實施例中，虛置導(dǎo)電層112D與接地導(dǎo)電層112E的側(cè)端可分別于基底100的不同側(cè)邊露出。在圖2C的實施例中，可還包括至少ー第二接地導(dǎo)電層112E2及/或設(shè)置于其上的第二接地導(dǎo)電凸塊116E2。第二接地導(dǎo)電層112E2亦可通過孔洞108E2而與第二接地導(dǎo)電墊(未顯示)電性接觸，且第二接地導(dǎo)電層112E2的側(cè)端亦可于基底100的側(cè)邊露出。在一實施例中，第二接地導(dǎo)電層112E2可通過導(dǎo)電區(qū)20而與接地導(dǎo)電層112E電性連接。在圖2D的實施例中，虛置導(dǎo)電層112D亦可通過導(dǎo)電區(qū)20而與接地導(dǎo)電層112E電性連接。
本發(fā)明實施例的晶片封裝體的接地導(dǎo)電結(jié)構(gòu)不受限于基底的角落，可就近將接地導(dǎo)電墊導(dǎo)引至基底的側(cè)邊而與其他導(dǎo)電結(jié)構(gòu)相連。除了可保護晶片封裝體之外，還能減低晶片封裝體的導(dǎo)線密度，提升晶片封裝體的效能與良率。
以上所述僅為本發(fā)明較佳實施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本項技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎(chǔ)上做進ー步的改進和變化，因此本發(fā)明的保護范圍當以本申請的權(quán)利要求書所界定的范圍為準。
權(quán)利要求
1.一種晶片封裝體，其特征在于，包括 一基底; 一元件區(qū)，設(shè)置于該基底之中或之上； 一信號導(dǎo)電墊，設(shè)置于該基底之中或之上，且電性連接該元件區(qū)； 一接地導(dǎo)電墊，設(shè)置于該基底之中或之上； 一信號導(dǎo)電凸塊，設(shè)置于該基底的一表面上，其中該信號導(dǎo)電凸塊通過一信號導(dǎo)電層而電性連接該信號導(dǎo)電墊； 一接地導(dǎo)電層，設(shè)置于該基底的該表面上，且電性連接該接地導(dǎo)電墊；以及 一保護層，設(shè)置于該基底的該表面上，其中該保護層完全覆蓋該信號導(dǎo)電層的全部側(cè)端，且部分覆蓋該接地導(dǎo)電層而使該接地導(dǎo)電層的一側(cè)端于該基底的一側(cè)邊露出。
2.根據(jù)權(quán)利要求I所述的晶片封裝體，其特征在于，還包括一接地導(dǎo)電凸塊，設(shè)置于該基底的該表面上，其中該接地導(dǎo)電凸塊電性連接該接地導(dǎo)電層。
3.根據(jù)權(quán)利要求I所述的晶片封裝體，其特征在于，該接地導(dǎo)電層的露出的該側(cè)端與該基底的該側(cè)邊共平面。
4.根據(jù)權(quán)利要求I所述的晶片封裝體，其特征在于，還包括一孔洞，自該基底的該表面朝該信號導(dǎo)電墊延伸，且露出部分的該信號導(dǎo)電墊，其中該信號導(dǎo)電層自該基底的該表面延伸至該孔洞中，且電性接觸該信號導(dǎo)電墊。
5.根據(jù)權(quán)利要求I所述的晶片封裝體，其特征在于，還包括一第二孔洞，自該基底的該表面朝該接地導(dǎo)電墊延伸，且露出部分的該接地導(dǎo)電墊，其中該接地導(dǎo)電層自該基底的該表面延伸至該第二孔洞中，且電性接觸該接地導(dǎo)電墊。
6.根據(jù)權(quán)利要求I所述的晶片封裝體，其特征在于，還包括 一虛置導(dǎo)電凸塊，設(shè)置于該基底的該表面上；以及 一導(dǎo)電層，電性連接該虛置導(dǎo)電凸塊，其中該保護層部分覆蓋該導(dǎo)電層而使該導(dǎo)電層的一側(cè)端露出。
7.根據(jù)權(quán)利要求6所述的晶片封裝體，其特征在于，該導(dǎo)電層電性連接該接地導(dǎo)電層。
8.根據(jù)權(quán)利要求6所述的晶片封裝體，其特征在于，該導(dǎo)電層的該側(cè)端于該基底的一第二側(cè)邊露出。
9.根據(jù)權(quán)利要求I所述的晶片封裝體，其特征在于，還包括一第二接地導(dǎo)電層，設(shè)置于該基底的該表面上，其中該保護層部分覆蓋該第二接地導(dǎo)電層而使該第二接地導(dǎo)電層的一側(cè)端于該基底的一側(cè)邊露出，且該第二接地導(dǎo)電層電性連接該接地導(dǎo)電層。
10.根據(jù)權(quán)利要求I所述的晶片封裝體，其特征在于，還包括一外殼，包覆該基底，其中該外殼包括一導(dǎo)電部分，電性接觸該接地導(dǎo)電層。
11.一種晶片封裝體的形成方法，其特征在于，包括 提供一基底，其中一元件區(qū)、一信號導(dǎo)電墊及一接地導(dǎo)電墊分別設(shè)置于該基底之中或之上，且該信號導(dǎo)電墊電性連接該元件區(qū)； 于該基底的一表面上形成一信號導(dǎo)電層及一接地導(dǎo)電層，其中該信號導(dǎo)電層電性連接該信號導(dǎo)電墊； 于該基底的該表面上形成一保護層，具有至少一開口，露出部分的該信號導(dǎo)電層，其中該保護層完全覆蓋該信號導(dǎo)電層的全部側(cè)端，且該接地導(dǎo)電層的一側(cè)端露出；于該保護層的該開口上形成一信號導(dǎo)電凸塊，該信號導(dǎo)電凸塊通過該信號導(dǎo)電層而電性連接該信號導(dǎo)電墊；以及 切割該基底以形成至少一晶片封裝體，其中該接地導(dǎo)電層的該側(cè)端于切割后的該基底的一側(cè)邊露出。
12.根據(jù)權(quán)利要求11所述的晶片封裝體的形成方法，其特征在于，還包括 于該保護層中形成一第二開口，露出部分的該接地導(dǎo)電層；以及 于該第二開口上形成一接地導(dǎo)電凸塊。
13.根據(jù)權(quán)利要求11所述的晶片封裝體的形成方法，其特征在于，在切割該基底的步驟之后，該接地導(dǎo)電層的露出的該側(cè)端與該基底的一側(cè)邊共平面。
14.根據(jù)權(quán)利要求11所述的晶片封裝體的形成方法，其特征在于，還包括 在形成該信號導(dǎo)電層之前，自該基底的一第二表面移除部分的該基底以形成朝該信號導(dǎo)電墊延伸的一孔洞，該孔洞露出該信號導(dǎo)電墊； 于該基底的該表面上形成一導(dǎo)電材料層，該導(dǎo)電材料層延伸進入該孔洞而電性接觸該信號導(dǎo)電墊；以及 將該導(dǎo)電材料層圖案化以形成該信號導(dǎo)電層。
15.根據(jù)權(quán)利要求11所述的晶片封裝體的形成方法，其特征在于，還包括 在形成該接地導(dǎo)電層之前，自該基底的一第二表面移除部分的該基底以形成朝該接地導(dǎo)電墊延伸的一第二孔洞，該地二孔洞露出該接地導(dǎo)電墊； 于該基底的該表面上形成一導(dǎo)電材料層，該導(dǎo)電材料層延伸進入該第二孔洞而電性接觸該接地導(dǎo)電墊；以及 將該導(dǎo)電材料層圖案化以形成該接地導(dǎo)電層。
16.根據(jù)權(quán)利要求11所述的晶片封裝體的形成方法，其特征在于，該信號導(dǎo)電層及該接地導(dǎo)電層的形成步驟包括 于該基底的該表面上形成一導(dǎo)電材料層；以及 將該導(dǎo)電材料層圖案化以同時形成該信號導(dǎo)電層及該接地導(dǎo)電層。
17.根據(jù)權(quán)利要求11所述的晶片封裝體的形成方法，其特征在于，還包括 于該基底的該表面上設(shè)置一虛置導(dǎo)電凸塊；以及 于該基底上形成一導(dǎo)電層，該導(dǎo)電層電性連接該虛置導(dǎo)電凸塊，其中該保護層部分覆蓋該導(dǎo)電層而使該導(dǎo)電層的一側(cè)端露出。
18.根據(jù)權(quán)利要求17所述的晶片封裝體的形成方法，其特征在于，該導(dǎo)電層電性連接該接地導(dǎo)電層。
19.根據(jù)權(quán)利要求17所述的晶片封裝體的形成方法，其特征在于，該信號導(dǎo)電層、該接地導(dǎo)電層及該導(dǎo)電層圖案化自一相同的導(dǎo)電材料層。
20.根據(jù)權(quán)利要求11所述的晶片封裝體的形成方法，其特征在于，還包括以一外殼包覆該至少一晶片封裝體，其中該外殼包括一導(dǎo)電部分，電性接觸該接地導(dǎo)電層。
全文摘要
一種晶片封裝體及其形成方法，該晶片封裝體包括一基底；一元件區(qū)，設(shè)置于該基底之中或之上；一信號導(dǎo)電墊，設(shè)置于該基底之中或之上，且電性連接該元件區(qū)；一接地導(dǎo)電墊，設(shè)置于該基底之中或之上；一信號導(dǎo)電凸塊，設(shè)置于該基底的一表面上，該信號導(dǎo)電凸塊通過一信號導(dǎo)電層而電性連接該信號導(dǎo)電墊；一接地導(dǎo)電層，設(shè)置于該基底的該表面上，且電性連接該接地導(dǎo)電墊；以及一保護層，設(shè)置于該基底的該表面上，該保護層完全覆蓋該信號導(dǎo)電層的全部側(cè)端，且部分覆蓋該接地導(dǎo)電層而使該接地導(dǎo)電層的一側(cè)端于該基底的一側(cè)邊露出。本發(fā)明的晶片封裝體的接地導(dǎo)電結(jié)構(gòu)不受限于基底的角落，且能減低晶片封裝體的導(dǎo)線密度，提升晶片封裝體的效能與良率。
文檔編號H01L23/485GK102623424SQ20121002070
公開日2012年8月1日 申請日期2012年1月20日 優(yōu)先權(quán)日2011年1月27日
發(fā)明者林佳升, 洪子翔 申請人:精材科技股份有限公司