專利名稱：孔洞在先的硬掩模限定的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體領(lǐng)域，更具體地，本發(fā)明涉及一種孔洞在先的硬掩模限定。
背景技術(shù)：
半導體存儲裝置被使用在用于包括收音機、電視、移動電話以及個人計算裝置的電子應用方式的集成電路中。普遍公知的存儲裝置包括電荷存儲裝置，諸如，動態(tài)隨機存儲器(DRAM)和閃存。近來，存儲裝置的發(fā)展涉及到了將半導體技術(shù)與電磁材料結(jié)合的自旋電子器件。使用電子的自旋極化，而不再使用電子電荷來表示狀態(tài)“ I ”或“ O ”。一種這類的自旋電子器件是自旋力矩轉(zhuǎn)移(STT)磁隧道結(jié)(MTJ)器件。

通常，MTJ器件包括自由層、固定層以及插入到自由層和固定層之間的隧道層?？梢酝ㄟ^施加電流穿過隧道層使自由層的磁化方向反向變化，該電流導致自由層內(nèi)部的注入的極化電子在自由層的磁化上施加自旋力矩。固定層具有固定的磁化方向。當電流在從自由層到固定層的方向上流動時，電子在相反的方向上流動，即，從固定層流向自由層。在經(jīng)過固定層之后，電子被極化朝向與固定層的磁化方向相同的方向流經(jīng)隧道層，并且隨后流入到自由層中并且在其中聚積。實際上，自由層的磁化與固定層的磁化平行，并且MTJ器件將處在低電阻狀態(tài)下。由電流導致的電流注入被稱為主要注入(major injection)。當施加從固定層流向自由層的電流時，電子在從自由層到固定層的方向上流動。極化與固定層的磁化方向相同的電子能夠穿過隧道層流入固定層。相反地，極化不同于固定層的磁化的電子將受到固定層的反射(阻擋)，并且將積聚在自由層中。最后，自由層的磁化變得與固定層的磁化反向平行，并且MTJ器件將處在高電阻狀態(tài)下。由電流導致的相應的電子注入被稱作次要注入(minor injection)。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中所存在的問題，根據(jù)本發(fā)明的一個方面，提供了一種形成集成電路的方法，所述方法包括提供襯底，所述襯底具有形成在其上的底部電極層和磁隧道結(jié)(MTJ)堆疊層；形成覆蓋著所述MTJ堆疊層的掩模層；在所述掩模層中形成開口，以暴露出所述MTJ堆疊層的一部分；在所述開口中形成頂部電極；以及使用所述頂部電極作為掩模來圖案化所述MTJ堆疊層，從而形成MTJ堆疊件。在該方法中，進一步包括在圖案化所述MTJ堆疊層之前去除所述掩模層。在該方法中，形成所述頂部電極包括沉積導電材料，所述導電材料在所述掩模層的表面上方延伸。在該方法中，進一步包括平坦化所述掩模層的表面和所述導電材料，所述平坦化從所述掩模層的表面去除了所述導電材料。在該方法中，所述開口具有傾斜的側(cè)壁。在該方法中，相對于所述襯底的主表面的法線，所述傾斜的側(cè)壁具有大約0°至大約10°的角度。在該方法中，形成所述掩模層包括在金屬化層上方形成所述掩模層。在該方法中，所述襯底包括所述底部電極下面的氮化硅層以及所述氮化硅層下面的碳化硅層。根據(jù)本發(fā)明的另一方面，提供了一種形成集成電路的方法，所述方法包括提供襯底，所述襯底具有形成在其上的底部電極層和多個磁隧道結(jié)(MTJ)層；在所述多個MTJ層上方形成薄頂部電極膜；在所述薄頂部電極膜上方形成掩模層；在所述掩模層中形成多個開口 ；形成多個頂部電極，所述多個頂部電極中的每一個都被設(shè)置在所述多個開口中的相應的開口中；去除所述掩模層；以及使用所述多個頂部電極作為掩模來圖案化所述多個MTJ層，從而形成MTJ堆疊件。
在該方法中，形成所述多個頂部電極包括沉積導電材料，所述導電材料在所述掩模層的表面上方延伸。在該方法中，進一步包括平坦化所述掩模層的表面和所述導電材料，所述平坦化從所述掩模層的表面上去除了所述導電材料。在該方法中，所述多個開口都具有傾斜的側(cè)壁。在該方法中，相對于所述襯底的主表面的法線，所述傾斜的側(cè)壁具有大約0°至大約10°的角度。根據(jù)本發(fā)明的又一方面，提供了一種器件，包括襯底，具有形成在其上的底部電極和磁隧道結(jié)(MTJ)堆疊件；以及頂部電極，位于所述MTJ堆疊件上方，所述頂部電極的鄰近所述MTJ堆疊件的部分比所述頂部電極的頂部窄。在該器件中，所述頂部電極包含鉭。 在該器件中，所述底部電極包含鉭。在該器件中，進一步包括一個或多個絕緣層，位于所述底部電極下面。在該器件中，所述一個或多個絕緣層包括SiN層。在該器件中，所述一個或多個絕緣層包括SiC層。在該器件中，所述MTJ堆疊件包括固定層、隧道層、以及自由層。


為了更全面地理解實施例及其優(yōu)勢，現(xiàn)將結(jié)合附圖所進行的描述作為參考，其中圖I-圖6示出了根據(jù)實施例的形成磁隧道結(jié)(MTJ)單元的中間階段；圖7a和圖7b根據(jù)實施例的對使用光刻膠掩蔽方式和孔洞填充方式所獲得的電極形狀進行比較和對照；以及圖8示出的是在本文中公開的MRAM實施例所形成的存儲器陣列。
具體實施例方式下面，詳細討論本發(fā)明各實施例的制造和使用。然而，應該理解，本發(fā)明提供了許多可以在各種具體環(huán)境中實現(xiàn)的可應用的概念。所討論的具體實施例僅僅示出了制造和使用本發(fā)明的具體方式，而不用于限制本發(fā)明的范圍。
以特定概念公開了以下實施例，S卩，用于形成電磁隧道結(jié)(MTJ)單元的新方法。示出了制造實施例的中間階段并且論述了實施例的多個變型。然而，也可以使用用于圖案化其他結(jié)構(gòu)的其他實施例。在所有各個視圖和說明性的實施例中，類似的參考標號被用于表示類似的元件。首先參考圖I-圖6，示出了根據(jù)實施例形成MTJ器件的各個中間階段。首先參考圖1，示出了根據(jù)實施例的襯底102的部分，該部分具有形成在其上的、參考標號為104的電路。襯底102可以包括，例如，摻雜的或未摻雜的體硅或絕緣體上半導體(SOI)襯底的有源層。通常，SOI襯底包括形成在絕緣體層上的半導體材料層，諸如，硅。絕緣體層可以是，例如，埋置氧化物(BOX)層或氧化硅層。在襯底上 提供絕緣體層，通常是硅襯底或玻璃襯底。也可以使用其他襯底，諸如，多層襯底或漸變襯底(gradient substrate)。形成在襯底102上的電路104可以是適用于特定應用的任意類型的電路。在實施例中，電路104包括形成在襯底102上的電器件，一個或多個介電層位于該電器件上面。可以在介電層之間形成金屬層，從而在電器件之間傳送電信號。也可以在一個或多個介電層中形成電器件。例如，電路104可以包括多個互連在一起來執(zhí)行一項或多項功能的N型金屬氧化物半導體(NMOS)器件和/或P型金屬氧化物半導體(PMOS)器件，諸如，晶體管、電容器、電阻器、二極管、光電二極管、熔絲等。這些功能可以包括存儲器結(jié)構(gòu)、處理結(jié)構(gòu)、傳感器、放大器、配電、輸入/輸出電路等等。例如，在半導體器件被形成為MRAM器件的實施例中，該電路可以包括控制電路和/或邏輯電路。本領(lǐng)域的普通技術(shù)人員將理解，以上實例被提供用于說明目的，僅用于進一步解釋一些說明性實施例的應用方式并且不以任何方式限制本發(fā)明?？梢允褂闷渌m用于給定的應用方式的電路。圖I還示出了層間介電(ILD)層108?？梢杂桑?，低K介電材料(諸如，硅酸鹽玻璃(PSG)、硼磷硅酸鹽玻璃(BPSG)、氟化硅酸鹽玻璃(FSG)、SiOxCy、旋涂玻璃、旋涂聚合物、碳化硅材料、其化合物、其成分、其組合等等)通過本領(lǐng)域公知的任意適當方法(諸如，旋制、化學汽相沉積(CVD)以及等離子體增強CVD(PECVD))形成該ILD層108。還應該注思，ILD層108可以包括多個介電層。穿過ILD層108形成了用于向電路104提供電接觸的接觸件，諸如，接觸件110?？梢?，例如，通過使用光刻技術(shù)在ILD層上沉積和圖案化光刻材料，從而暴露出ILD層108的用于變成接觸件110的一部分而形成該接觸件110?？梢允褂梦g刻工藝(諸如，各向異性的干式蝕刻工藝)在ILD層108中產(chǎn)生開口。該開口可以符合擴散阻擋層和/或粘附層(未示出)，并且填充有導電材料。在實施例中，擴散阻擋層包括由TaN、Ta、TiN、Ti、CoW等等構(gòu)成的一層或多層，而該導電材料則包括銅、鎢、鋁、銀、其組合等等，由此形成如圖I中所示的接觸件110。一個或多個金屬間介電(IMD)層112和相關(guān)的金屬化層(未不出)形成在ILD層108上方。通常，一個或多個MD層112和相關(guān)的金屬化層被用于將電路104彼此互連并且提供外部的電連接。頂D層112可以由低K介電材料(諸如，F(xiàn)SG)通過PECVD技術(shù)或高密度等離子體CVD (HDPCVD)等等技術(shù)形成，并且可以包括中間的蝕刻停止層。在實施例中，ILD層和/或IMD介電層包括具有小于大約2. 5的k值的介電材料，有時該層被稱為超低k(ELK)介電層。導電焊盤114被用于提供電連接。
應該注意，可以在鄰近(adjacent)的介電層(例如，ILD層108和IMD層112)之間設(shè)置一個或多個蝕刻停止層(未示出)。通常，在形成通孔和/接觸件時，蝕刻停止層提供了用于停止蝕刻工藝的構(gòu)造。該蝕刻停止層由蝕刻選擇性與鄰近的層(例如，下面的半導體襯底102、上面的ILD層108、以及上面的MD層112)不同的介電材料構(gòu)成。在實施例中，蝕刻停止層可以由SiN、SiCN、SiCO、CN、其組合等等形成，通過CVD或PECVD技術(shù)進行沉積。第一絕緣層120和第二絕緣層122可以形成在MD層112上方。在實施例中，第一絕緣層120可以是，例如，碳化硅層，而第二絕緣層122可以是，例如，氮化硅層。然而，在其他實施例中可以使用不同的材料。例如，第一絕緣層120可以是氧化物/氮化物以及可以良好地沉積在MD層122上方并且在壓力作用下幾乎不會變形或無變形的類似物，而第二絕緣層122可以是氧化物/氮化物以及能夠適合LIT工藝窗口(焦距/模式能量(patternenergy)/PR材料)的類似物。第一絕緣層120的材料可以基于被選擇用于IMD層的材料?？梢允褂镁癯练e方法(諸如，CVD或PECVD技術(shù))形成第一絕緣層120和第二絕緣層122，
并且使用光刻技術(shù)對其進行圖案化來暴露出導電焊盤114的至少一部分。例如，使用均厚沉積方法將底部電極層126和MTJ層128形成在經(jīng)過圖案化的第一絕緣層和第二絕緣層上方。底部電極層126由導電材料形成，諸如，金屬或金屬合金。在實施例中，底部電極層126由鉭(Ta)形成，但也可以使用其他材料，諸如，鈦(Ti)等。MTJ層128可以包括由不同材料組合形成的各種層。在實施例中，MTJ層128包括固定層、隧道勢壘層、以及自由層。另外，MTJ層128可以具有其他變形，該變形包括其他層，諸如，反向鐵磁層(未示出)。在實施例中，固定層和自由層可以由鐵磁材料，諸如，Co、卩6、祖卩6、(0卩6、(0卩68等形成，而隧道勢壘層可以由六103、]\%0、2102、了&203、!1 )2、祖0、六^等形成。可以將自由層的磁矩編程，使得所得到的MTJ單元的電阻在高電阻狀態(tài)和低電阻狀態(tài)之間變化?？梢哉J識到，MTJ層128可以具有許多變形，這些變形也都處于本發(fā)明的范圍內(nèi)。圖I進一步示出了沉積在第二絕緣層122的表面上方的共形晶種層130。該晶種層130是導電材料的薄層，在后續(xù)的加工步驟中該薄層有助于形成更厚的層。在實施例中，可以通過沉積薄的導電層(諸如，薄的Ta層)，使用CVD或PVD工藝來形成該薄層?？梢允褂闷渌牧希T如，Ti、Cu、TiN, TaN、其組合等等。然后，如圖I所示，根據(jù)實施例，在晶種層130上方形成了掩模層132，并且在硬掩模層132上方形成和圖案化經(jīng)過圖案化的掩模134?？梢杂?，例如，低K介電材料(諸如，磷硅酸鹽玻璃(PSG)、硼磷硅酸鹽玻璃(BPSG)、氟化硅酸鹽玻璃(FSG)、SiOxCy、旋涂玻璃、旋涂聚合物、碳化硅材料、其化合物、其成分、其組合等等)通過任意適當方法(諸如，旋制、化學汽相沉積(CVD)以及等離子體增強CVD(PECVD))形成硬掩模層132。硬掩模層132可以具有大約1000A至大約2000A的厚度，為了控制隨后的CMP工藝(例如，使用CMP工藝形成下面參考圖4進行論述的頂部電極440)的拋光均勻度，可以對硬掩模層132的實際厚度進行選擇。還應該注意，硬掩模層132可以包括多個層。經(jīng)過圖案化的掩模134限定出了如下面所述的將隨后形成的頂部電極的形狀。經(jīng)過圖案化的掩模134可以是經(jīng)過圖案化的光刻膠掩模、硬掩模、其組合等等。圖2示出了根據(jù)實施例的對硬掩模層132的圖案化?？梢允褂脻袷交蚋墒轿g刻工藝、各向異性或各項同性的蝕刻工藝圖案化硬掩模層132，但優(yōu)選的是各向異性的干式蝕刻工藝。在圖案化硬掩模層132之后，可以去除圖案化的掩模134(見圖I)。在經(jīng)過圖案化的掩模134包括光刻膠的實施例中，可以通過，例如，氧等離子體除塵工藝去除經(jīng)過圖案化的掩模134，然后可選地通過硫酸(H2SO4)溶液濕浸來清理晶圓并且去除殘留的光刻膠材料。如下面更詳細地論述，對硬掩模層132進行圖案化使其產(chǎn)生開口 236，該開口隨后將被填充導電材料以充當MTJ單元的頂部電極。由于形成開口 236的蝕刻工藝，側(cè)壁可以是傾斜的。因此，如下面參考圖3和圖4所論述的那樣，在后續(xù)步驟中形成在開口 236中的頂部電極也會呈現(xiàn)出傾斜的側(cè)壁。在實施例中，相對于襯底102的主表面的法線，在圖2中以α表示的側(cè)壁的傾斜可以從大約0°至大約10°。圖3示出了根據(jù)實施例的沉積導電層338?？梢酝ㄟ^沉積導電材料(諸如，Ta)層來形成導電層338。但是，也可以使用其他材料，諸如，TiN、TaN、釕等等。如圖4所示，在形成導電層338之后通過，例如，CMP工藝或回蝕工藝等等去除硬掩模層132表面上的多余的導電材料，由此形成頂部電極440?！D5示出了根據(jù)實施例的去除硬掩模132。可以使用蝕刻工藝，濕式或干式蝕刻工藝、各向異性或各向同性蝕刻工藝來去除硬掩模層132。圖6示出了根據(jù)實施例的圖案化晶種層130和MTJ層128，從而形成MTJ堆疊件650。在頂部電極層440由鉭形成的實施例中可以例如使用含鹵素的化合物(諸如，CF4)來圖案化晶種層130。然后，可以圖案化MTJ層128，其中，頂部電極440作為掩模。在實施例中，可以使用烷醇(諸如，甲醇(CH3OH)、乙醇、和丙醇)或與含氨化合物(例如，C0+NHX)結(jié)合的氧化碳蝕刻MTJ。如上面參考圖2所進行的論述，頂部電極440可以具有與襯底102的主表面的法線呈角α的傾斜的側(cè)壁。部分由于使用了用于形成頂部電極的孔洞填充(hole-filling)技術(shù)而產(chǎn)生該形狀。通過使用在此公開的孔洞填充技術(shù)，可以避免光刻膠掩模的中部頸縮(middle necking),并且隨之可以減少和/或避免頂部電極的邊緣變圓。出于說明和比較的目的，為了與圖7b所示的使用上述孔洞填充技術(shù)而獲得的頂部電極相比較，圖7a示出了使用用于圖案化圖7a中的頂部電極的光刻膠工藝而獲得的頂部電極的頂部形狀。如圖7a和圖7b所示，由于在圖案化過程中用于保護頂部電極的光刻膠的不耐用性，使用光刻膠圖案化頂部電極可能會產(chǎn)生不規(guī)則形狀。因此，蝕刻后檢查(AEI)的臨界尺寸均勻性(CDU)會受到不利的影響。應該注意到，以上說明指出，MTJ堆疊件650形成在金屬化層之一中。例如，在實施例中，導電焊盤114可以形成在第三個金屬化層中。然而，在其他實施例中，MTJ堆疊件650可以形成在更低或更高的金屬化堆疊件中或形成在襯底102上。應該進一步注意，所提供的材料和結(jié)構(gòu)(例如，較低電極126的結(jié)構(gòu))僅用于說明目的，并且其他實施例可以使用不同的材料和結(jié)構(gòu)。圖8示出的是由本發(fā)明的MTJ單元的實施例所形成的MARM陣列60。MTJ單元30被布置成具有列和行的陣列60。每個MTJ單元30都連接在位線BL之一(稱為BL0、BL1、···等)和源極線SL之一(稱為SLO、SL1、· · ·等)之間。通過字線WL (稱為WL0、WL1、...等)控制選擇晶體管62。MTJ單元30的寫入電流被施加在位線BL和源極線SL之間。字線WL還控制操作MTJ單元30之一的電流。
在實施例中，提供了一種形成集成電路結(jié)構(gòu)的方法。該方法包括提供具有形成在其上的底部電極層和MTJ疊加層的襯底。形成覆蓋著MTJ堆疊層的掩模層，并且在掩模層中形成用于暴露MTJ堆疊層的一部分的開口。在該開口中形成頂部電極，該頂部電極隨后被當作用于圖案化MTJ堆疊層的掩模，由此形成MTJ堆疊件。在另一個實施例中，提供了一種形成集成電路結(jié)構(gòu)(諸如，MRAM陣列)的方法。該方法包括提供具有形成在其上的底部電極層和多個MTJ層的襯底。掩模層形成在MTJ層上方并且多個開口形成在該掩模層中。形成多個頂部電極，每個都被設(shè)置在多個開口中的相應的那個開口中。然后，去除該掩模層并且多個頂部電極用于圖案化多個MTJ層。在又一個實施例中，提供了一種集成電路。該集成電路包括具有形成在其上的底部電極和MTJ堆疊件的襯底。頂部電極被設(shè)置在MTJ堆疊件上方，頂部電極的鄰近MTJ堆疊件的部分比頂部電極的頂部窄。
盡管已經(jīng)詳細地描述了本發(fā)明及其優(yōu)勢，但應該理解，可以在不背離所附權(quán)利要求限定的本發(fā)明主旨和范圍的情況下，做各種不同的改變，替換和更改。而且，本申請的范圍并不僅限于本說明書中描述的工藝、機器、制造、材料組分、器件、方法和步驟的特定實施例。作為本領(lǐng)域普通技術(shù)人員應理解，通過本發(fā)明，現(xiàn)有的或今后開發(fā)的用于執(zhí)行與根據(jù)本發(fā)明所采用的所述相應實施例基本相同的功能或獲得基本相同結(jié)果的工藝、機器、制造，材料組分、器件、方法或步驟根據(jù)本發(fā)明可以被使用。因此，所附權(quán)利要求應該包括在這樣的工藝、機器、制造、材料組分、器件、方法或步驟的范圍內(nèi)。此外，每條權(quán)利要求構(gòu)成單獨的實施例，并且多個權(quán)利要求和實施例的組合在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種形成集成電路的方法，所述方法包括 提供襯底，所述襯底具有形成在其上的底部電極層和磁隧道結(jié)(MTJ)堆疊層； 形成覆蓋著所述MTJ堆疊層的掩模層； 在所述掩模層中形成開口，以暴露出所述MTJ堆疊層的一部分； 在所述開口中形成頂部電極；以及 使用所述頂部電極作為掩模來圖案化所述MTJ堆疊層，從而形成MTJ堆疊件。
2.根據(jù)權(quán)利要求I所述的方法，進一步包括在圖案化所述MTJ堆疊層之前去除所述 掩模層。
3.一種形成集成電路的方法，所述方法包括 提供襯底，所述襯底具有形成在其上的底部電極層和多個磁隧道結(jié)(MTJ)層； 在所述多個MTJ層上方形成薄頂部電極膜； 在所述薄頂部電極膜上方形成掩模層； 在所述掩模層中形成多個開口； 形成多個頂部電極，所述多個頂部電極中的每一個都被設(shè)置在所述多個開口中的相應的開口中； 去除所述掩模層；以及 使用所述多個頂部電極作為掩模來圖案化所述多個MTJ層，從而形成MTJ堆疊件。
4.一種器件，包括 襯底，具有形成在其上的底部電極和磁隧道結(jié)(MTJ)堆疊件；以及頂部電極，位于所述MTJ堆疊件上方，所述頂部電極的鄰近所述MTJ堆疊件的部分比所述頂部電極的頂部窄。
5.根據(jù)權(quán)利要求4所述的器件，其中，所述頂部電極包含鉭。
6.根據(jù)權(quán)利要求4所述的器件，其中，所述底部電極包含鉭。
7.根據(jù)權(quán)利要求4所述的器件，進一步包括一個或多個絕緣層，位于所述底部電極下面。
8.根據(jù)權(quán)利要求7所述的器件，其中，所述一個或多個絕緣層包括SiN層。
9.根據(jù)權(quán)利要求7所述的器件，其中，所述一個或多個絕緣層包括SiC層。
10.根據(jù)權(quán)利要求7所述的器件，其中，所述MTJ堆疊件包括固定層、隧道層、以及自由層。
全文摘要
本發(fā)明提供了一種半導體器件及制造方法，諸如，MTJ器件及制造MTJ器件的方法。該MTJ器件可以包括底部電極、MTJ堆疊件以及頂部電極，其中，使用孔洞填充技術(shù)形成該頂部電極。該頂部電極可以具有傾斜的側(cè)壁。可以通過沉積對應的MTJ層來形成該MTJ堆疊件?？梢栽贛TJ層上方形成并且圖案化經(jīng)過圖案化的掩模，從而形成限定出頂部電極的開口。利用導電材料填充該開口，從而形成頂部電極。然后，將該頂部電極用作掩模來圖案化MTJ層，從而形成MTJ堆疊件。本發(fā)明還提供了一種孔洞在先的硬掩模限定。
文檔編號H01L27/22GK102956816SQ20121002553
公開日2013年3月6日 申請日期2012年2月6日 優(yōu)先權(quán)日2011年8月17日
發(fā)明者黃韋翰, 劉世昌, 徐晨祐, 宋福庭, 蔡嘉雄 申請人:臺灣積體電路制造股份有限公司