專(zhuān)利名稱(chēng)：芯片堆疊封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種芯片堆疊封裝，尤其是一種具有位在各芯片間的類(lèi)DNA互連結(jié)構(gòu)的芯片堆疊封裝結(jié)構(gòu)。所述類(lèi)DNA互連結(jié)構(gòu)包括多個(gè)金屬層組成且呈現(xiàn)螺旋狀的電子傳遞鏈，位在各個(gè)芯片上或是位于各直通娃晶孔(Through-Silicon Via, TSV)之中，以連接各個(gè)
芯片。
背景技術(shù)：
為滿足市場(chǎng)對(duì)集成電路的微型化與效率提升的要求，封裝技術(shù)亦不斷精進(jìn)。當(dāng)電子產(chǎn)品朝向微型化與高效率的趨勢(shì)發(fā)展，各種不同的堆疊封裝技術(shù)也陸續(xù)被開(kāi)發(fā)，并且越顯得重要。舉例來(lái)說(shuō)，使用堆疊封裝技術(shù)的存儲(chǔ)器，相較于沒(méi)有使用堆疊技術(shù)的存儲(chǔ)器，擁有兩倍以上的存儲(chǔ)容量。此外，使用堆疊封裝技術(shù)更可以有效地利用芯片的面積。近年來(lái)，具有直通娃晶孔(Through-Silicon Via, TSV)結(jié)構(gòu)的芯片堆疊封裝結(jié)構(gòu)因?yàn)槠溥B接芯片的方便性而受到注目。圖I所示為公知具有TSV的芯片堆疊封裝，總而言之，是先形成孔洞在各芯片104上，再填入導(dǎo)電材質(zhì)即可形成TSV 102。各個(gè)直通硅晶孔102a、102b、102c以及102d在芯片104a、104b、104c以及104d之間形成電性導(dǎo)通路徑。比起公知焊線封裝結(jié)構(gòu)，可省去焊線的額外空間，所以使得芯片100的面積與重量減少，達(dá)到更加微型化的目的。然而，上述背景技術(shù)仍有問(wèn)題需要克服。舉例來(lái)說(shuō)，當(dāng)某個(gè)使用者選擇以一連串輸A /輸出信號(hào)去驅(qū)動(dòng)芯片104a,在一開(kāi)始就必須要有一個(gè)獨(dú)立地芯片選擇信號(hào)傳送至芯片104a。然而，由于各個(gè)直通硅晶孔102a、102b、102c以及102d都互相連接在一起，所以并沒(méi)有僅針對(duì)芯片104a獨(dú)立的信號(hào)傳送路徑。當(dāng)基板106傳送一個(gè)芯片選擇信號(hào)到各個(gè)直通硅晶孔102a、102b、102c以及102d時(shí)，各個(gè)芯片104a、104b、104c以及104d都會(huì)接收到此相同信號(hào)。因此，以公知的芯片封裝結(jié)構(gòu)100而言，要借由直通硅晶孔102傳送信號(hào)到某個(gè)特定的芯片是很困難的。為克服此問(wèn)題，在芯片制作過(guò)程中，有將每個(gè)芯片標(biāo)示各自的辨識(shí)碼，以達(dá)到選擇芯片功能。但此方法既復(fù)雜費(fèi)時(shí)也消耗成本?？偠灾?，目前業(yè)界仍需要一種不用在制作過(guò)程中個(gè)別標(biāo)示芯片，而能將芯片選擇信號(hào)獨(dú)立地傳送至各指定芯片的解決方案。

發(fā)明內(nèi)容
本發(fā)明提供一種具有直通硅晶孔的芯片堆疊封裝結(jié)構(gòu)，且有一螺旋狀的電子傳遞鏈用以傳送芯片選擇信號(hào)，以解決上述公知技藝的不足與缺點(diǎn)。根據(jù)本發(fā)明的一優(yōu)選實(shí)施例，本發(fā)明提供一芯片堆疊封裝結(jié)構(gòu)，包含有n個(gè)芯片相互堆疊，以及n條電子傳遞鏈與各芯片連接，其中各電子傳遞鏈呈螺旋狀且彼此互相隔絕。在本發(fā)明的其中一個(gè)實(shí)施例中，各個(gè)芯片即使彼此間重量或尺寸可能存在有些微差異，但結(jié)構(gòu)基本上仍大致相同。在本發(fā)明的另一個(gè)實(shí)施例中，每一條電子傳遞鏈皆與一芯片選擇信號(hào)電耦合。
根據(jù)本發(fā)明的另一優(yōu)選實(shí)施例，本發(fā)明提供一芯片堆疊封裝結(jié)構(gòu)，包含一類(lèi)DNA互連結(jié)構(gòu)，位在多個(gè)芯片間，其中所述的類(lèi)DNA互連結(jié)構(gòu)包含多個(gè)由金屬層組成呈現(xiàn)螺旋狀的電子傳遞鏈位在各芯片以及多個(gè)直通硅晶孔內(nèi)部或上方，以使各芯片互相連接。由于此具有類(lèi)似DNA結(jié)構(gòu)螺旋狀電子傳遞鏈，芯片選擇信號(hào)得以獨(dú)立傳輸?shù)絺€(gè)芯片上，且此結(jié)構(gòu)可節(jié)省芯片使用空間，進(jìn)而使得芯片堆疊封裝結(jié)構(gòu)上更有彈性。


圖I是公知具有TSV的芯片堆疊封裝示意圖。
圖2至圖5是本發(fā)明第一優(yōu)選實(shí)施例的芯片堆疊封裝結(jié)構(gòu)示意圖。
圖6至圖8是本發(fā)明第二優(yōu)選實(shí)施例的芯片堆疊封裝結(jié)構(gòu)示意圖。
圖9至圖10是本發(fā)明第三優(yōu)選實(shí)施例的芯片堆疊封裝結(jié)構(gòu)示意圖。
圖11是本發(fā)明第三優(yōu)選實(shí)施例的另一實(shí)施態(tài)樣示意圖。
其中，附圖標(biāo)記說(shuō)明如下102(102a 102d)直通硅晶孔 104 (104a 104d) 芯片106基板300芯片封裝堆疊結(jié)構(gòu)400 (400a 400d)芯片402 (402a 402d) 直通硅晶孔(TSV)402 a底直通硅晶孔 402 3頂直通硅晶孔404 (404a 404d)導(dǎo)線元件 406底層408連接元件 410頂層412焊點(diǎn)500(500a 500d) 電子傳遞鏈600基板602集成電路604電極端
具體實(shí)施例方式為使本發(fā)明所屬技術(shù)領(lǐng)域的技術(shù)人員能更進(jìn)一步了解本發(fā)明，下文特列舉本發(fā)明的優(yōu)選實(shí)施例，并配合附圖，詳細(xì)說(shuō)明本發(fā)明的構(gòu)成內(nèi)容及所欲實(shí)現(xiàn)的技術(shù)效果。圖2為依據(jù)本發(fā)明一優(yōu)選實(shí)施例所繪示的芯片堆疊封裝結(jié)構(gòu)示意圖。如圖2所示，芯片封裝堆疊結(jié)構(gòu)300包含4個(gè)芯片400a、400b、400c以及400d，以及四條電子傳遞鏈500a.500b.500c以及500d用來(lái)連接與傳輸芯片400的信號(hào)。所述的四條電子傳遞鏈500a、500b、500c以及500d在四個(gè)芯片400a、400b、400c以及400d之間，形成一類(lèi)DNA的四股螺旋互連結(jié)構(gòu)。也就是說(shuō)，四條電子傳遞鏈500a、500b、500c以及500d呈現(xiàn)螺旋狀扭曲且彼此之間相互隔離?！甭菪?spiral) ”一詞在此定義為三度空間中，一點(diǎn)繞著一直線固定往單一方向旋轉(zhuǎn)所產(chǎn)生的軌跡。例如，圖2所示，電子傳遞鏈500向垂直上方旋轉(zhuǎn)并在一個(gè)旋轉(zhuǎn)周期結(jié)束后回到起始出發(fā)點(diǎn)的同一垂直線上。在本發(fā)明的一個(gè)優(yōu)選實(shí)施例中，電子傳遞鏈500用以傳輸一芯片選擇信號(hào)，也就是說(shuō)，針對(duì)每一條電子傳遞鏈500,所述的芯片選擇信號(hào)可經(jīng)由此條電子傳遞鏈500傳輸?shù)教囟ǖ男酒?00，而選定此芯片400。接著，被選定的芯片400即可被其它一連串的輸入/輸入信號(hào)(圖未示)所驅(qū)動(dòng)。因?yàn)楦麟娺B接練500皆呈現(xiàn)螺旋狀扭轉(zhuǎn)且彼此之間相互隔絕，故針對(duì)特定芯片400所發(fā)出的芯片選擇信號(hào)可以獨(dú)立地傳輸而不會(huì)互相干擾，且此結(jié)構(gòu)可以節(jié)省芯片使用空間，進(jìn)而使得芯片堆疊封裝結(jié)構(gòu)上更具有彈性。在本發(fā)明一實(shí)施例中，類(lèi)DNA互連結(jié)構(gòu)包含多個(gè)由金屬層組成而呈現(xiàn)螺旋狀的電子傳遞鏈500位在各芯片400以及多個(gè)直通硅晶孔內(nèi)部或上方，更詳細(xì)說(shuō)明，請(qǐng)參閱圖3至圖5，圖3至圖5所示為本發(fā)明第一優(yōu)選實(shí)施例的芯片堆疊封裝結(jié)構(gòu)結(jié)構(gòu)。如圖3所示，芯片400包含了四個(gè)直通硅晶孔，分別為402I、402II、402III、402IV，以及四個(gè)導(dǎo)線元件404I、404II、404III、404IV。每個(gè)直通硅穿孔402從芯片400的其中一面穿透至另一面，且分別與各導(dǎo)線元件404電性連接。在本發(fā)明實(shí)施例中，導(dǎo)線元件404是一形成于芯片400上的重分配層(redistribution layer, RDL),且每個(gè)導(dǎo)線元件404包含一底層406、一連接元件408以及一頂層410。底層406以及頂層410，例如是兩層獨(dú)立的金屬層，如銅箔。每一底層406借由一連接元件408與一頂層410相連接，連接元件408在本發(fā)明中例如為一焊點(diǎn)。在本發(fā)明其它實(shí)施例中，每一底層406可以不借由連接元件408而直接與一頂層410相連接，直通硅晶孔(TSV) 402與各導(dǎo)線元件404的底層406相連接。值得注意的是，本發(fā)明中導(dǎo)線元件404不僅與單一直通硅晶孔(TSV)相連，也會(huì)延伸到其它相鄰的TSV，例如導(dǎo)線元件4041與TSV 4021連接，并且借著調(diào)整兩金屬層，也就是底層4061與頂層4101的設(shè)置，可延伸到TSV 402II的上方空間，但不與TSV 402II連接。導(dǎo)線元件4041中的頂層4101與底層406II在垂直方向重疊。此外，如圖3的右側(cè)，導(dǎo)線元件404IV與TSV 402IV相連，且延伸到4021的上方。接下來(lái)將對(duì)于本實(shí)施例的立體圖進(jìn)行描述。借由堆疊數(shù)量相同的芯片與TSV(本實(shí)施例中為四個(gè))，即可完成具有電子傳遞鏈500的芯片堆疊封裝結(jié)構(gòu)300。圖4所示為本發(fā)明芯片堆疊封裝結(jié)構(gòu)的立體示意圖，圖5所示為圖4中沿著剖面線GG’得到的剖面示意圖。如圖4與圖5所示，本實(shí)施例的芯片堆疊封裝結(jié)構(gòu)300包含4個(gè)如圖3所提到，結(jié)構(gòu)上大致相同的芯片400a、400b、400c、400d。芯片400a、400b、400c、400d堆疊于一基板600上，舉例來(lái)說(shuō)，基板600例如為一 PCB板，包括有一集成電路602以及至少四個(gè)電極端604形成于所述的基板上?；?00可以提供芯片選擇信號(hào)A，B，C，D分別對(duì)應(yīng)到芯片400a、400b、400c以及400d。本發(fā)明的一個(gè)特點(diǎn)，芯片400是通過(guò)一芯片上的TSV 402與隔壁芯片400上的TSV402以對(duì)角線的方式互相連接而結(jié)合的。也就是說(shuō)，一芯片400上的TSV 402不會(huì)直接與垂直方向上隔壁芯片400上的TSV402連接，而是與隔壁芯片400位置在對(duì)角線的TSV 402連接。舉例來(lái)說(shuō)，TSV 402al借由導(dǎo)線元件404al與TSV 402bII相連，TSV 402bII通過(guò)導(dǎo)線元件404bl與TSV 402cII相連，TSV 402cIII通過(guò)導(dǎo)線元件404cIII與TSV 402dIV相連，因此，TSV 402aI，402bII，402cIII，402dIV 通過(guò)導(dǎo)線元件 404aI，404bII，404cIII，404dIV彼此互相連接，而形成如圖2所示的電子傳遞鏈500。舉例來(lái)說(shuō)，電子傳遞鏈500a為螺旋狀結(jié)構(gòu)，其中導(dǎo)線元件的末端404dIV(請(qǐng)見(jiàn)圖4的點(diǎn)E)與TSV 402al位在同一垂直位置上，也就是說(shuō)，螺旋狀的電子傳遞鏈在旋轉(zhuǎn)一圈而回到與出發(fā)點(diǎn)同一垂直位置上時(shí)，將會(huì)從最底部的芯片400a移動(dòng)到最頂層的芯片400d。而電子傳遞鏈500a與基板600發(fā)出的芯片選擇信號(hào)A電耦合，其中A用以選定芯片400a。同樣地，芯片選擇信號(hào)B、C、D也同樣通過(guò)電子傳遞鏈500b、500c以及500d對(duì)應(yīng)到芯片400b、400c以及400d。請(qǐng)參考圖4，從上視角看來(lái)，各個(gè)TSV 402的排列呈現(xiàn)一正方形，舉例來(lái)說(shuō)，芯片400a上面的TSV 402aI、402aII、402aIII以及402aIV分別位在四個(gè)角而排成正方形，而在、其它實(shí)施例中，以四個(gè)TSV為例，也可排列成其它形狀的四角型。另外在其它實(shí)施例中，各TSV也不限定要與垂直方向相鄰的TSV連接，透過(guò)適當(dāng)?shù)恼{(diào)整，可以與相鄰芯片其它位置的TSV連接，例如TSV 402al可以與TSV 402bII相連接。圖6至圖8所示為本發(fā)明第二優(yōu)選實(shí)施例的芯片堆疊封裝結(jié)構(gòu)示意圖，在此實(shí)施例中與本發(fā)明第一實(shí)施例相同的兀件是用相同的標(biāo)號(hào)表不，以利各實(shí)施例之間互相參照。如圖6所示，芯片400包含了四個(gè)直通硅晶孔(TSV)，分別為402I、402II、402III、402IV以及四個(gè)導(dǎo)線元件 404I、404II、404III、404IV，四個(gè)直通硅晶孔(TSV)402I、402II、402III、402IV位在芯片400的其中一邊，而四個(gè)導(dǎo)線元件404I、404II、404III、404IV則位在芯片400的另外一邊。在本實(shí)施例中，導(dǎo)線元件404是屬于金屬互連系統(tǒng)的一部分，每一個(gè)導(dǎo)線元件404包含一底層406、一連接元件408以及一頂層410，底層406以及頂層410例如通過(guò)公知的微機(jī)電工藝所形成，底層406例如為一金屬導(dǎo)線層，而頂層410例如是一襯墊層，每個(gè)底層406皆與一頂層410借由連接元件408相連,連接元件408例如為一介層插塞(viaplug)。在本發(fā)明其它實(shí)施例中，每一底層406可以不借由連接元件408而直接與一頂層410相連接，直通硅晶孔402與導(dǎo)線元件404中的底層406相連接。而本實(shí)施例中導(dǎo)線元件404也與一 TSV相連，此外更可延伸至其它相鄰的TSV上，細(xì)部結(jié)構(gòu)與第一優(yōu)選實(shí)施例相 同，在此不再贅述。借由堆疊數(shù)量相同的芯片與TSV(本實(shí)施例中為四個(gè))，即可完成具有類(lèi)DNA四股螺旋結(jié)構(gòu)電子傳遞鏈500的芯片堆疊封裝結(jié)構(gòu)300。圖7所示為本實(shí)施例芯片堆疊封裝結(jié)構(gòu)的立體示意圖，圖8所示為圖7中沿著剖面線HH’得到的剖面示意圖。如圖7與圖8所示，本實(shí)施例的芯片封裝堆疊結(jié)構(gòu)300包含四個(gè)如圖6所提到，結(jié)構(gòu)上大致相同的芯片400a,400b,400c以及400d。芯片400a、400b、400c以及400d堆疊于一基板600上，舉例來(lái)說(shuō)，基板600例如為一 PCB板，包括有一集成電路602以及至少四個(gè)電極端604形成于所述的基板上?；?00可以提供芯片選擇信號(hào)A，B，C，D分別對(duì)應(yīng)到芯片400a、400b、400c以及 400d。芯片400是借由一芯片上的TSV 402與隔壁芯片400上的TSV 402以對(duì)角線的方式互相連接而結(jié)合的。也就是說(shuō)，芯片400上的TSV 402不會(huì)直接與垂直方向隔壁芯片400上的TSV402連接，而是與隔壁芯片400位置在對(duì)角線的TSV 402連接。如圖7與圖8所示，TSV 402al借由導(dǎo)線元件404al以及一焊點(diǎn)412aII與TSV 402bII相連，TSV 402bII借由導(dǎo)線元件404bl以及一焊點(diǎn)412bIII與TSV 402cII相連，TSV 402cIII借由導(dǎo)線元件404cIII 以及一焊點(diǎn) 412cIV與 TSV 402dIV相連，因此，TSV 402al, 402bII, 402cIII, 402dIV借由導(dǎo)線元件404al，404b 11，404cII I，404dIV彼此互相連接，而形成如圖2所示的電子傳遞鏈500。電子傳遞鏈500a為螺旋狀結(jié)構(gòu)，其中導(dǎo)線元件的末端404dIV(請(qǐng)見(jiàn)圖7的點(diǎn)J)與TSV 402al位在同一垂直位置上，也就是說(shuō)，螺旋狀的電子傳遞鏈500a在旋轉(zhuǎn)一周而回到與出發(fā)點(diǎn)同一垂直位置上時(shí)，將會(huì)從最底部的芯片400a移動(dòng)到最頂層的芯片400d。而電子傳遞鏈500a與基板600發(fā)出的芯片選擇信號(hào)A電耦合，其中A用以選定芯片400a。同樣地，芯片選擇信號(hào)B、C、D也同樣借由電子傳遞鏈500b、500c以及500d對(duì)應(yīng)到芯片400b、400c 以及 400d。值得注意的是，本發(fā)明的電子傳遞鏈500數(shù)量并不限定為四個(gè)，而可以為任意不小于2的數(shù)字，因?yàn)楸仨氂袃蓚€(gè)以上的芯片，才會(huì)有堆疊結(jié)構(gòu)的需要。圖9與圖10所示為本發(fā)明第三優(yōu)選實(shí)施例的芯片堆疊封裝結(jié)構(gòu)示意圖，如圖9所示，芯片400包含有兩個(gè)TSV分別為4021與40211，以及兩個(gè)導(dǎo)線元件分別為4041與40411。TSV 4021穿透芯片400的表面，且與導(dǎo)線元件4041在芯片400的另一面相連，TSV 402II穿透芯片400的表面，且與導(dǎo)線元件404II在芯片400的另一面相連。在本發(fā)明的一個(gè)實(shí)施例中，導(dǎo)線元件4041與404II可為金屬互連系統(tǒng)，且每個(gè)導(dǎo)線元件包含一底層406、一連接元件408以及一頂層410。每個(gè)底層406皆與一頂層410借由連接元件408相連，連接元件408例如為一介層插塞(via plug)。而每一底層406與頂層410從上視角來(lái)看都彼此垂直，使得電子傳遞鏈500呈現(xiàn)”直角轉(zhuǎn)彎”的形狀，例如TSV 4021與導(dǎo)線元件4041相連，并延伸到TSV 402II上方，但彼此不相連。如圖10所示，借由堆疊兩芯片，而呈現(xiàn)類(lèi)似DNA的雙股螺旋形狀的互連結(jié)構(gòu)，此芯片堆疊封裝結(jié)構(gòu)與前面實(shí)施例相似，故不再重復(fù)說(shuō)明，總之，本實(shí)施例特征在于雙股螺旋結(jié)構(gòu)的電子傳遞鏈。如圖4與圖7所示，共有四個(gè)呈現(xiàn)螺旋狀的電子傳遞鏈500a、500b、500c以及500d，位在四個(gè)芯片400a、400b、400c以及400d間。如圖10所示，共有兩個(gè)呈現(xiàn)螺旋狀的 電子傳遞鏈500a、500b位在兩個(gè)芯片400a、400b間，在本發(fā)明中，電子傳遞鏈與芯片的數(shù)量可為任意大于2的整數(shù)，所以芯片堆疊封裝結(jié)構(gòu)300將會(huì)具有n個(gè)芯片400以及n個(gè)電子傳遞鏈500，其中每個(gè)芯片400將會(huì)包含n個(gè)底直通硅晶孔(TSV) 402 a，n個(gè)頂直通硅晶孔(TSV) 402 P以及n個(gè)導(dǎo)線元件404，因此形成n股螺旋結(jié)構(gòu)，本實(shí)施例特點(diǎn)在于第k個(gè)底直通硅晶孔402 a將與第k+1個(gè)頂直通硅晶孔402B相連，而第n個(gè)底直通硅晶孔402 a將與第I個(gè)頂直通硅晶孔402B相連，其中KkSn且n彡2。圖11所示為本發(fā)明第三優(yōu)選實(shí)施例的芯片堆疊封裝結(jié)構(gòu)示意圖，如圖11所示，本發(fā)明的芯片堆疊封裝結(jié)構(gòu)300包含多組芯片400，這里所指每組芯片400皆包含同樣數(shù)量的電子傳遞鏈500。如圖11所示，芯片堆疊封裝結(jié)構(gòu)300包含有芯片組400A以及芯片組400B彼此相疊，且400A與400B皆包含有四個(gè)芯片400a、400b、400c以及400d.共有四條電子傳遞鏈500a、500b、500c以及500d與各芯片組上的芯片相連。更明確說(shuō)明，電子傳遞鏈500a連接芯片組400A的各芯片(由點(diǎn)J到點(diǎn)K)，也同時(shí)連接芯片組400B的各芯片(由點(diǎn)K到點(diǎn)L)。因此一芯片選擇信號(hào)A可以借由電子傳遞鏈500a同時(shí)選擇位在芯片組400A與芯片組400B之中的芯片400a。也就是說(shuō)，位在芯片組400A與芯片組400B之中的芯片400a皆可借由電子傳遞鏈500a傳送一芯片選擇信號(hào)A而被選擇。同理,位在芯片組400A與芯片組400B之中的芯片400b、400c、400d可分別借由電子傳遞鏈500b、500c、500d傳送一芯片選擇信號(hào)B、C、D而被選擇。此結(jié)構(gòu)可以設(shè)計(jì)成不同產(chǎn)品，愈多芯片組存在，就有愈多芯片可以同時(shí)被一個(gè)芯片選擇信號(hào)所驅(qū)動(dòng)。綜上所述，本發(fā)明提供一芯片堆疊封裝結(jié)構(gòu)，具有n個(gè)芯片以及n條電子傳遞鏈，借由類(lèi)似DNA結(jié)構(gòu)螺旋狀電子傳遞鏈，芯片選擇信號(hào)得以獨(dú)立傳輸?shù)絺€(gè)芯片上，且此結(jié)構(gòu)可以節(jié)省芯片使用空間，進(jìn)而使得芯片堆疊封裝結(jié)構(gòu)配置上更加彈性。以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種芯片堆疊封裝結(jié)構(gòu)，其特征在于，包括有 n個(gè)芯片互相堆疊；以及 n個(gè)電子傳遞鏈與所述芯片連接，且各所述電子傳遞鏈呈螺旋狀且彼此互相隔絕。
2.根據(jù)權(quán)利要求I所述的芯片堆疊封裝結(jié)構(gòu)，其特征在于所述電子傳遞鏈與一芯片選擇信號(hào)電I禹合。
3.根據(jù)權(quán)利要求I所述的芯片堆疊封裝結(jié)構(gòu)，其特征在于各所述芯片結(jié)構(gòu)彼此相同。
4.根據(jù)權(quán)利要求3所述的芯片堆疊封裝結(jié)構(gòu)，其特征在于所述芯片包括n個(gè)直通硅晶孔穿透所述芯片，排序第k的所述直通硅晶孔與相鄰的所述芯片上排序第k+1的所述直通硅晶孔連接，排序第n的所述直通硅晶孔與相鄰的所述芯片上排序第I的所述直通硅晶孔連接，其中I彡k彡n且n彡2。
5.根據(jù)權(quán)利要求4所述的芯片堆疊封裝結(jié)構(gòu)，其特征在于所述直通硅晶孔與其它芯片上的所述直通硅晶孔是借由一導(dǎo)線元件連接。
6.根據(jù)權(quán)利要求5所述的芯片堆疊封裝結(jié)構(gòu)，其特征在于所述導(dǎo)線元件包括一底層以及一頂層。
7.根據(jù)權(quán)利要求6所述的芯片堆疊封裝結(jié)構(gòu)，其特征在于所述導(dǎo)線元件更包括一連接元件位于所述底層以及所述頂層之間。
8.根據(jù)權(quán)利要求7所述的芯片堆疊封裝結(jié)構(gòu)，其特征在于所述導(dǎo)線元件包括有一重分配層。
9.根據(jù)權(quán)利要求8所述的芯片堆疊封裝結(jié)構(gòu)，其特征在于所述連接元件包括一焊點(diǎn)。
10.根據(jù)權(quán)利要求7所述的芯片堆疊封裝結(jié)構(gòu)，其特征在于所述導(dǎo)線元件包括一金屬互連系統(tǒng)。
11.根據(jù)權(quán)利要求10所述的芯片堆疊封裝結(jié)構(gòu)，其特征在于所述連接元件包括一穿孔插塞，所述頂層包括一襯墊層。
12.根據(jù)權(quán)利要求6所述的芯片堆疊封裝結(jié)構(gòu)，其特征在于各所述電子傳遞鏈包括位在所述芯片上的一個(gè)直通硅晶孔、一個(gè)底層以及一個(gè)頂層。
13.根據(jù)權(quán)利要求I所述的芯片堆疊封裝結(jié)構(gòu)，其特征在于所述n個(gè)芯片形成一第一芯片組。
14.根據(jù)權(quán)利要求13所述的芯片堆疊封裝結(jié)構(gòu)，其特征在于更包括另一組數(shù)量為n的芯片形成一第二芯片組，且所述第一芯片組是位在所述第二芯片組上。
15.根據(jù)權(quán)利要求14所述的芯片堆疊封裝結(jié)構(gòu)，其特征在于所述第一芯片組與所述第二芯片組結(jié)構(gòu)上相同。
16.根據(jù)權(quán)利要求15所述的芯片堆疊封裝結(jié)構(gòu)，其特征在于所述第一芯片組與所述第二芯片組皆同時(shí)與一芯片選擇信號(hào)電耦合。
17.—種芯片堆疊封裝結(jié)構(gòu)，包括有一類(lèi)DNA互連結(jié)構(gòu)，位在多個(gè)芯片中，特征在于所述類(lèi)DNA互連結(jié)構(gòu)包括多個(gè)由金屬層組成并呈現(xiàn)螺旋狀的電子傳遞鏈，位在所述芯片以及多個(gè)直通硅晶孔內(nèi)部或上方，使所述芯片互相連接。
全文摘要
本發(fā)明公開(kāi)了一芯片堆疊封裝結(jié)構(gòu)，包括有n個(gè)芯片彼此堆疊，以及n條電子傳遞鏈與各芯片連接，各所述電子傳遞鏈呈現(xiàn)螺旋狀扭轉(zhuǎn)且彼此間互相絕緣，在本發(fā)明的其中一個(gè)實(shí)施例中，各個(gè)芯片結(jié)構(gòu)基本上大致相同。在本發(fā)明的另一個(gè)實(shí)施例中，每一條電子傳遞鏈與一芯片選擇信號(hào)電耦合。
文檔編號(hào)H01L23/538GK102751261SQ20121003516
公開(kāi)日2012年10月24日 申請(qǐng)日期2012年2月16日 優(yōu)先權(quán)日2011年4月20日
發(fā)明者寗樹(shù)梁 申請(qǐng)人:南亞科技股份有限公司