專利名稱：一種減小半導(dǎo)體器件柵誘導(dǎo)漏極泄漏的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制備技術(shù)領(lǐng)域，尤其涉及一種減小半導(dǎo)體器件柵誘導(dǎo)漏極泄漏的方法。
背景技術(shù)：
柵致漏極泄漏(GIDL，Gate-Induced Drain Leakage)是指，當(dāng)器件在關(guān)斷 (off-state)的情況下(即Vg=0)，若漏極與Vdd相連(即Vd=Vdd),由于柵極和漏極之間的交疊，在柵極和漏極之間的交疊區(qū)域會(huì)存在強(qiáng)電場(chǎng)，載流子會(huì)在強(qiáng)電場(chǎng)作用下發(fā)生帶帶隧穿效應(yīng)(Band-to-band Tunne 1 ing)，從而引起漏極到柵極之間的漏電流。
柵致漏極泄漏電流已經(jīng)成為影響小尺寸MOS器件可靠性、功耗等方面的主要原因之一，它同時(shí)也對(duì)EEPROM等存儲(chǔ)器件的擦寫(xiě)操作有重要影響。當(dāng)工藝進(jìn)入超深亞微米時(shí)代后，由于器件尺寸日益縮小，GIDL電流引發(fā)的眾多可靠性問(wèn)題變得愈加嚴(yán)重。
中國(guó)專利CN 101350301A公開(kāi)了一種半導(dǎo)體器件及其制造方法，該制造方法可以包括在半導(dǎo)體襯底上選擇性地形成氧化層圖樣，在相同的襯底上形成絕緣層圖樣以覆蓋該氧化層圖樣的邊緣部分，蝕刻該氧化層圖樣和該襯底以形成凹槽和相應(yīng)于該氧化層圖樣邊緣部分的第一和第二氧化層圖樣，在凹槽中的襯底上形成第三氧化層圖樣以產(chǎn)生包括第一、第二和第三氧化層圖樣的柵極絕緣層，以及在該凹槽中形成柵極圖樣。該方法工藝較為復(fù)雜。
通常工藝中，側(cè)墻刻蝕工藝如圖IAlC所示，首先是在具有柵極3的襯底0表面進(jìn)行側(cè)墻薄膜1沉積，沉積后器件的截面如圖IA所示；接下來(lái)采用各向異性的干法刻蝕，刻蝕后源漏極上方的側(cè)墻2成對(duì)稱結(jié)構(gòu)，如圖IB所示；然后是源漏重?fù)诫s以及退火工藝，源漏形成的摻雜離子分布如圖IC所示，摻雜離子距離器件溝道的距離，由側(cè)墻2的寬度所決定。發(fā)明內(nèi)容
針對(duì)上述存在的問(wèn)題，本發(fā)明的目的是提供一種減小半導(dǎo)體器件柵誘導(dǎo)漏極泄漏的方法，在保持溝道有效長(zhǎng)度(Effective Channel Length)不變的情況下，降低了漏端的縱向電場(chǎng)強(qiáng)度，從而減小了半導(dǎo)體器件柵致漏極泄漏電流，工藝簡(jiǎn)單。
本發(fā)明的目的是通過(guò)下述技術(shù)方案實(shí)現(xiàn)的一種減小半導(dǎo)體器件柵誘導(dǎo)漏極泄漏的方法，其中，包括下列步驟 在一已完成兩側(cè)淺溝槽隔離工藝的襯底上生長(zhǎng)一層側(cè)墻薄膜； 用光刻膠覆蓋半導(dǎo)體器件的漏極，對(duì)源極的側(cè)墻薄膜進(jìn)行離子注入； 去除光刻膠，對(duì)側(cè)墻薄膜進(jìn)行刻蝕，在半導(dǎo)體器件的柵極上形成側(cè)墻，調(diào)節(jié)側(cè)墻刻蝕菜單以使得刻蝕后的側(cè)墻源極的寬度減小，漏極的寬度增大； 進(jìn)行源漏重?fù)诫s以及退火工藝。
在本發(fā)明的另一個(gè)實(shí)施例中，對(duì)源極上方的側(cè)墻薄膜進(jìn)行離子注入的離子為氙離子或者鍺離子。
在本發(fā)明的又一個(gè)實(shí)施例中，在45nm CMOS器件工藝中，側(cè)墻刻蝕前采用鍺元素對(duì)源極上方的側(cè)墻薄膜進(jìn)行離子預(yù)注入。
在本發(fā)明的另一個(gè)實(shí)施例中，在襯底源極與柵極的交界處、以及漏極與柵極的交界處分別具有低摻雜源漏區(qū)。
在本發(fā)明的又一個(gè)實(shí)施例中，所述側(cè)墻薄膜為氧化硅或者氮化硅薄膜。
在本發(fā)明的另一個(gè)實(shí)施例中，對(duì)側(cè)墻薄膜進(jìn)行刻蝕采用干法刻蝕。
與已有技術(shù)相比，本發(fā)明的有益效果在于1、在側(cè)墻薄膜生長(zhǎng)工藝完成后，在進(jìn)行刻蝕工藝前，利用光刻膠覆蓋器件的漏端，采用中性元素(如鍺、氙等)對(duì)源端的側(cè)墻薄膜進(jìn)行離子注入，注入的效果是增加被注入的部分相對(duì)于剩余部分的側(cè)墻刻蝕速率。
2、側(cè)墻刻蝕后，源端側(cè)墻寬度減小，漏端側(cè)墻寬度增大，源漏重?fù)诫s注入以及退火工藝后，源端的摻雜離子與溝道距離被拉近，漏端的摻雜離子與溝道距離被拉遠(yuǎn)。
3、在漏端，由于重?fù)诫s離子與溝道間的距離被拉遠(yuǎn)，當(dāng)柵極關(guān)斷而漏極接Vdd時(shí)， 在柵極與漏端交疊區(qū)域的電場(chǎng)強(qiáng)度減弱，從而降低了載流子的帶帶隧穿效應(yīng)，減小了半導(dǎo)體器件柵致漏極泄漏電流。
4、在漏端的摻雜離子與溝道的距離被拉遠(yuǎn)的同時(shí)，源端的摻雜離子與溝道的距離被拉近，因此器件的有效溝道長(zhǎng)度(Effective Channel Length)基本保持不變，器件的其他性能得以保持。


圖1A、圖IB和圖IC是傳統(tǒng)工藝的側(cè)墻刻蝕工藝步驟示意圖；圖2是本發(fā)明減小半導(dǎo)體器件柵誘導(dǎo)漏極泄露的方法的流程示意圖； 圖3A、圖;3B和圖3C是本發(fā)明減小半導(dǎo)體器件柵誘導(dǎo)漏極泄漏的方法步驟示意圖。
具體實(shí)施方式
下面結(jié)合原理圖和具體操作實(shí)施例對(duì)本發(fā)明作進(jìn)一步說(shuō)明。
參看圖2所示，本發(fā)明減小半導(dǎo)體器件柵誘導(dǎo)漏極泄漏的方法具體包括下列步驟在一已完成兩側(cè)淺溝槽隔離工藝(STI) 4的襯底0上生長(zhǎng)一層側(cè)墻薄膜1，側(cè)墻薄膜1 可以為氧化硅或者氮化硅薄膜，在襯底源極與柵極的交界處、以及漏極與柵極的交界處分別具有低摻雜源漏區(qū)(LDD)8，如圖3A所示，用光刻膠5覆蓋半導(dǎo)體器件的漏極7，對(duì)源極6 的側(cè)墻薄膜1進(jìn)行離子注入。在本發(fā)明的一個(gè)具體實(shí)施例中，對(duì)源極6上方的側(cè)墻薄膜1 進(jìn)行離子注入的離子為氙離子或者鍺離子，在45nm CMOS器件工藝中，側(cè)墻刻蝕前采用鍺元素對(duì)源極上方的側(cè)墻薄膜1進(jìn)行離子預(yù)注入，注入的效果是增加被注入的部分相對(duì)于剩余部分的側(cè)墻刻蝕速率。
去除光刻膠5，對(duì)側(cè)墻薄膜1進(jìn)行刻蝕，對(duì)側(cè)墻薄膜1進(jìn)行刻蝕采用具有各向異性的干法刻蝕，在半導(dǎo)體器件的柵極3上形成側(cè)墻2，調(diào)節(jié)側(cè)墻刻蝕菜單(recipe)以使得刻蝕后的側(cè)墻源極6的寬度減小，漏極7的寬度增大，如圖;3B所示，由于源端側(cè)墻薄膜的刻蝕速率要高于漏端側(cè)墻薄膜的刻蝕速率，適當(dāng)調(diào)節(jié)側(cè)墻刻蝕菜單，最終刻蝕后的側(cè)墻2，在源極6的寬度會(huì)減小，在漏極7的寬度會(huì)增大。
進(jìn)行源漏重?fù)诫s以及退火工藝，最終完成后的半導(dǎo)體截面圖如圖3C所示。由于摻雜離子與器件溝道的距離由側(cè)墻2的寬度所決定，因此摻雜后，源端的摻雜離子與器件溝道的距離被拉近，漏極7的摻雜離子與器件溝道的距離被拉遠(yuǎn)，但由于源漏側(cè)墻的寬度之和保持不變，所以源漏重?fù)诫s離子之間的距離保持不變。
在漏極7，由于重?fù)诫s離子與溝道間的距離被拉遠(yuǎn)，當(dāng)柵極3關(guān)斷而漏極7接Vdd 時(shí)，在柵極3與漏極7交疊區(qū)域的電場(chǎng)強(qiáng)度減弱，從而降低了載流子的帶帶隧穿效應(yīng)，減小了半導(dǎo)體器件柵致漏極泄漏電流。此外，由于在漏極7的重?fù)诫s離子與溝道的距離被拉遠(yuǎn)的同時(shí)，源極6的重?fù)诫s離子與溝道的距離被拉近，總的源漏重?fù)诫s離子之間的距離保持不變，因此器件的有效溝道長(zhǎng)度基本保持不變，器件的其他性能得以保持，工藝簡(jiǎn)單。
以上對(duì)本發(fā)明的具體實(shí)施例進(jìn)行了詳細(xì)描述，但本發(fā)明并不限制于以上描述的具體實(shí)施例，其只是作為范例。對(duì)于本領(lǐng)域技術(shù)人員而言，任何等同修改和替代也都在本發(fā)明的范疇之中。因此，在不脫離本發(fā)明的精神和范圍下所作出的均等變換和修改，都應(yīng)涵蓋在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種減小半導(dǎo)體器件柵誘導(dǎo)漏極泄漏的方法，其特征在于，包括下列步驟在一已完成兩側(cè)淺溝槽隔離工藝的襯底上生長(zhǎng)一層側(cè)墻薄膜；用光刻膠覆蓋半導(dǎo)體器件的漏極，對(duì)源極的側(cè)墻薄膜進(jìn)行離子注入；去除光刻膠，對(duì)側(cè)墻薄膜進(jìn)行刻蝕，在半導(dǎo)體器件的柵極上形成側(cè)墻，調(diào)節(jié)側(cè)墻刻蝕菜單以使得刻蝕后的側(cè)墻源極的寬度減小，漏極的寬度增大；進(jìn)行源漏重?fù)诫s以及退火工藝。
2.如權(quán)利要求1所述的減小半導(dǎo)體器件柵誘導(dǎo)漏極泄露的方法，其特征在于，對(duì)源極上方的側(cè)墻薄膜進(jìn)行離子注入的離子為氙離子或者鍺離子。
3.如權(quán)利要求2所述的減小半導(dǎo)體器件柵誘導(dǎo)漏極泄露的方法，其特征在于，在45nmCMOS器件工藝中，側(cè)墻刻蝕前采用鍺元素對(duì)源極上方的側(cè)墻薄膜進(jìn)行離子預(yù)注入。
4.如權(quán)利要求1所述的減小半導(dǎo)體器件柵誘導(dǎo)漏極泄露的方法，其特征在于，在襯底源極與柵極的交界處、以及漏極與柵極的交界處分別具有低摻雜源漏區(qū)。
5.如權(quán)利要求1至4中任意一項(xiàng)所述的減小半導(dǎo)體器件柵誘導(dǎo)漏極泄露的方法，其特征在于，所述側(cè)墻薄膜為氧化硅或者氮化硅薄膜。
6.如權(quán)利要求1至4中任意一項(xiàng)所述的減小半導(dǎo)體器件柵誘導(dǎo)漏極泄露的方法，其特征在于，對(duì)側(cè)墻薄膜進(jìn)行刻蝕采用干法刻蝕。
全文摘要
本發(fā)明公開(kāi)了一種減小半導(dǎo)體器件柵誘導(dǎo)漏極泄漏的方法，其包括下列步驟在一已完成兩側(cè)淺溝槽隔離工藝的襯底上生長(zhǎng)一層側(cè)墻薄膜；用光刻膠覆蓋半導(dǎo)體器件的漏極，對(duì)源極的側(cè)墻薄膜進(jìn)行離子注入；去除光刻膠，對(duì)側(cè)墻薄膜進(jìn)行刻蝕，在半導(dǎo)體器件的柵極上形成側(cè)墻，調(diào)節(jié)側(cè)墻刻蝕菜單以使得刻蝕后的側(cè)墻源極的寬度減小，漏極的寬度增大；進(jìn)行源漏重?fù)诫s以及退火工藝。本發(fā)明在保持溝道有效長(zhǎng)度不變的情況下，降低了漏端的縱向電場(chǎng)強(qiáng)度，從而減小了半導(dǎo)體器件柵致漏極泄漏電流。
文檔編號(hào)H01L21/336GK102569094SQ20121004736
公開(kāi)日2012年7月11日 申請(qǐng)日期2012年2月28日 優(yōu)先權(quán)日2012年2月28日
發(fā)明者俞柳江 申請(qǐng)人:上海華力微電子有限公司