專利名稱：一種提高sonos存儲器擦寫速度的方法
技術領域：
本發(fā)明涉及硅一氧化硅一氮化硅一氧化硅一硅(S0N0Q存儲器，特別涉及一種提高SONOS存儲器擦寫速度的方法。
背景技術：
存儲器大致可分為兩類揮發(fā)性存儲器和非揮發(fā)性存儲器。揮發(fā)性存儲器在系統(tǒng)關系時立即失去存儲在內(nèi)的信息，它需要持續(xù)的電源供應以維持數(shù)據(jù)。大部分的隨機存儲器(RAM)都屬于揮發(fā)性存儲器。非揮發(fā)性存儲器在系統(tǒng)關系或無電源供應時仍能繼續(xù)保持數(shù)據(jù)信息。非揮發(fā)性存儲器又可分為兩類，電荷阱型存儲器和浮柵型存儲器。在浮柵型存儲器中，電荷被存儲在浮柵中，它們在無電源供應的情況下仍然可以保持。存儲在浮柵中的電荷數(shù)量可以影響器件的閾值電壓，由此區(qū)分器件狀態(tài)的邏輯值1或0。非揮發(fā)性半導體存儲器的基本工作原理是在一個MOSFET的柵介質中存儲電荷。 其中電荷被存儲在一個適當?shù)慕橘|層的分立的俘獲中心里的器件被稱為電荷俘獲器件。這類器件中最常用的是硅一氧化硅一氮化硅一氧化硅一硅(S0N0Q存儲器。硅氧化物氮化物氧化物半導體(S0N0Q存儲器是一種非揮發(fā)性存儲器件。圖1說明(SONOS)存儲器的典型結構。參照圖1，漏和源區(qū)2和3在襯底1的表面處間隔開。柵氧化物層4配置在漏和源區(qū)2和3之間的襯底1上。俘獲層(trap layer) 5配置在柵氧化物層4上。俘獲層5是記錄位數(shù)據(jù)的存儲節(jié)點層，通常由氧化物膜(Si3N4) 形成。在數(shù)據(jù)寫入操作中，電子在俘獲層5的俘獲位置(trap site)被俘獲。阻擋層6形成在俘獲層5上，并且當電子被俘獲在俘獲層5中時，其阻擋電子流入柵7。阻擋層6由例如氧化硅膜形成。柵7形成在阻擋層6上。盡管未說明，但包含柵氧化物層4、俘獲層5、阻擋層6和柵7的柵堆疊主體的側面被由絕緣材料形成的柵間隔物(spacer)覆蓋。中國專利CN200610106197提供一種編程硅氧化物氮化物氧化物半導體(SONOS) 存儲器件的方法。該SONOS存儲器件包括襯底、在襯底上間隔開的第一和第二雜質區(qū)域、 形成在第一和第二雜質區(qū)域之間該襯底上方的柵氧化物層、形成在柵氧化物層上方的俘獲層、形成在俘獲層上方的絕緣層、和形成在絕緣層上方的柵電極。編程SONOS器件的方法包括通過將第一電壓施加到第一雜質區(qū)域、將柵電壓施加到柵電極、和將第二電壓施加到第二雜質區(qū)域來將數(shù)據(jù)寫入到SONOS存儲器件，其中第二電壓是負電壓。中國專利CN200510128880揭露了一種形成具有鑲嵌式浮置柵極之非揮發(fā)性存儲器的方法。包括提供一襯底，該襯底具有一墊介電層于其上與一第一介電層于該墊介電層上。接著轉移一埋藏擴散區(qū)圖案進入該第一介電層以暴露出該墊介電層。然后形成一埋藏擴散區(qū)于該襯底內(nèi)。接著形成一第二介電層于該襯底上。然后回蝕刻該第二介電層與該墊介電層以暴露出該埋藏擴散區(qū)及該第一介電層。接著蝕刻該曝露之埋藏擴散區(qū)以形成溝渠。然后形成淺溝渠隔離于該溝渠。接著轉移一浮置柵極圖案至該第一介電層與該第二介電層，并移除該第一介電層以曝露部分該墊介電層。接著移除該曝露之墊介電層以暴露出該襯底。然后形成一隧道氧化層于該襯底暴露出的部分。接著形成一第一導體層于該隧道氧化層與該襯底上。然后平坦化該第一導體層以暴露出該淺溝渠隔離。接著形成一間間介電層該第一導體層與該淺溝渠隔離上。最后形成一第二導體層于該閘間介電層上。中國專利CN200710046812涉及一種柵極結構的制作方法，包括在半導體襯底上形成隧穿氧化層；用化學氣相沉積法在隧穿氧化層上形成離散的金屬納米點；在離散的金屬納米點上依次形成柵間介電層和導電層；刻蝕導電層、柵間介電層、離散的金屬納米點和隧穿氧化層至露出半導體襯底，形成柵極結構。本發(fā)明還提供一種非揮發(fā)性半導體存儲器的制作方法。本發(fā)明使用化學氣相沉積法，使金屬納米點形成簡單，且使金屬納米點的尺寸和密度容易控制。用于快閃存儲器單元中的存儲數(shù)據(jù)的主要兩種存儲機制是溝道熱電子(CHE )注入和F-N隧穿效應。溝道熱電子注入被認為在經(jīng)過長期循環(huán)后仍然是相當可靠的，原因是它沒有在隧穿氧化層上施加很大的應力。但是CHE的缺點在于編程效率低。溝道熱電子注入是用溝道中的橫向電場來加速電子，當電子被加速到獲得一個足以克服勢壘的高能量時， 就會發(fā)生熱電子注入。編程時，漏極和柵極都要施加相對較高的電壓，漏極直接與電壓源相連，而柵極電壓則取決于電容耦合。為了有效編程，晶體管應當偏置在飽和區(qū)，使穿過夾斷點的電子在漏端耗盡區(qū)內(nèi)建立起大的橫向電場。柵的這種偏置狀態(tài)使源附近的溝道反型層較寬，并隨著趨近夾斷點，溝道反型層變得較窄，以使穿過夾斷點的電子在漏端耗盡區(qū)內(nèi)的高電場內(nèi)被強烈的加速。這樣部分電子獲得足夠的高能量時，就發(fā)生熱電子注入，但由于只有一小部分溝道對編程是有效的，因此熱電子注入編程效率不高。

發(fā)明內(nèi)容
鑒于上述問題，為了提高SONOS編程效率及速度，本發(fā)明的目的在于提供一種提高SONOS存儲器擦寫速度的方法，以實現(xiàn)低電場溝道從而提高電子遷移率，改善熱電子注入機制的SONOS編程效率及速度，非常適于實用。本發(fā)明的目的及解決其技術問題是采用以下技術方案來實現(xiàn)的。本發(fā)明提供一種提高SONOS存儲器擦寫速度的方法，其特征在于該方法包括如下步驟
步驟1，提供半導體襯底；
步驟2，在半導體襯底上形成P阱區(qū)或N阱區(qū)；
步驟3，在所述具有P阱區(qū)或N阱區(qū)的半導體襯底上形成氧化物層；
步驟4，在半導體襯底和氧化物層中形成淺溝槽隔離(STI)；
步驟5，在NMOS區(qū)域將Ge離子注入，再覆蓋一層Si，形成SiGe低電場溝道；
步驟6，在阱區(qū)和STI之上形成柵極氧化物層和多晶硅層；
步驟7，通過對柵極氧化物層和多晶硅層構圖形成控制柵極圖形；
步驟8，在控制柵極圖形的對側形成源極區(qū)和漏極區(qū)。本發(fā)明的目的及解決其技術問題還可采用以下技術措施進一步實現(xiàn)
作為優(yōu)選，所述步驟1中的半導體襯底上還包括場區(qū)、有源區(qū)和溝道，其中在有源區(qū)通過植入形成N阱或P阱。作為優(yōu)選，所述步驟5中的Ge離子注入的工藝條件為注入劑量1 X 1014at°ms/cm2 6X 1014at°m7cm2，注入能量范圍60 550KeV，注入溫度即靶溫為77 871。
作為優(yōu)選，所述步驟6之后還包括輕摻雜漏極以及在多晶硅柵極側壁形成側壁氧化物的步驟。作為優(yōu)選，所述步驟7控制柵極圖形的形成過程中，多晶硅是單層。上述說明僅是本發(fā)明技術方案的概述，為了能夠更清楚了解本發(fā)明的技術手段， 而可依照說明書的內(nèi)容予以實施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細說明如下。


參考所附附圖，以更加充分的描述本發(fā)明的實施例。然而，所附附圖僅用于說明和闡述，并不構成對本發(fā)明范圍的限制。圖1繪示傳統(tǒng)SONOS存儲器的典型結構示意圖。圖2繪示本發(fā)明涉及的一種非揮發(fā)性存儲器單元結構示意圖。圖3繪示本發(fā)明涉及的一種提高SONOS存儲器擦寫速度的方法的工藝流程圖。附圖標注1.襯底，2.源極區(qū)，3.漏極區(qū)，4.柵氧化物層，5.俘獲層，6.阻擋層，7. 柵。
具體實施例方式為更進一步闡述本發(fā)明為達成預定發(fā)明目的所采取的技術手段及功效，以下結合附圖及較佳實施例，對依據(jù)本發(fā)明提出的一種提高SONOS存儲器擦寫速度的方法，詳細說明如下。本發(fā)明的不同實施例將詳述如下，以實施本發(fā)明的不同的技術特征，可理解的是， 以下所述的特定實施例的單元和配置用以簡化本發(fā)明，其僅為范例而不限制本發(fā)明的范圍。圖1是傳統(tǒng)SONOS存儲器的典型結構。參照圖1，漏和源區(qū)2和3在襯底1的表面處間隔開。柵氧化物層4配置在漏和源區(qū)2和3之間的襯底1上。俘獲層(trap layer) 5配置在柵氧化物層4上。俘獲層5是記錄位數(shù)據(jù)的存儲節(jié)點層，通常由氧化物膜(Si3N4) 形成。在數(shù)據(jù)寫入操作中，電子在俘獲層5的俘獲位置(trap site)被俘獲。阻擋層6形成在俘獲層5上，并且當電子被俘獲在俘獲層5中時，其阻擋電子流入柵7。阻擋層6由例如氧化硅膜形成。柵7形成在阻擋層6上。盡管未說明，但包含柵氧化物層4、俘獲層5、阻擋層6和柵7的柵堆疊主體的側面被由絕緣材料形成的柵間隔物(spacer)覆蓋。圖2繪示本發(fā)明涉及的一種非揮發(fā)性存儲器單元結構示意圖。圖3繪示本發(fā)明涉及的一種提高SONOS存儲器擦寫速度的方法的工藝流程圖。結合參考圖2和圖3，揭示了本發(fā)明利用溝道應力工程提高SONOS存儲器擦寫速度的方法，其步驟包括首先提供半導體襯底；在半導體襯底之上形成氧化物層，將摻雜物注入半導體襯底以形成HP阱或HN阱區(qū)； 然后為了形成如圖2所示的淺溝槽隔離(STI)，在氧化物層的除用于形成器件絕緣層(未示出)的區(qū)域之外的區(qū)域之上配置光刻膠。當使用光刻膠作為蝕刻掩膜來蝕刻氧化物層時， 形成多個溝道。接著利用溝道應力工程，在SONOS的柵極形成之前，在NMOS區(qū)域，在注入劑 fi 1 X IO14atomVcm2 6X 1014at。ms/cm2，注入能量范圍60 550KeV，注入溫度即靶溫為77 873K的工藝條件下將Ge離子注入，再覆蓋一層Si，形成SiGe低電場溝道，通過Ge離子注入將原來的溝道的襯底由Sife代替，通過SiGe的對硼元素擴散的調制減少能帶彎曲以實現(xiàn)低電場溝道從而提高電子遷移率，改善熱電子注入機制的SONOS編程效率及速度。然后在阱區(qū)和STI之上形成柵極氧化物層；再在柵極氧化物層之上形成多晶硅層，對對柵極氧化物層和多晶硅層構圖以形成如圖2所示的控制柵極圖形。形成的控制柵極圖形穿過由絕緣層限定的多個有源區(qū)。接著，如圖2所示，使用氧化物形成覆蓋層，以覆蓋包括柵極氧化物層和多晶硅層的控制柵極圖形。在覆蓋層上配置了預定的光刻膠圖形(未示出)，通過使用光刻膠圖形作為掩膜將摻雜劑離子注入到襯底。因此，如圖2所示，在一個區(qū)域內(nèi)形成輕微摻雜了 η+摻雜劑和ρ+摻雜劑的源極區(qū)以作為源極，在一個區(qū)域內(nèi)形成ρ型輕微摻雜的漏極(LDD)區(qū)以作為漏極。作為優(yōu)選，半導體襯底上還包括場區(qū)、有源區(qū)和溝道，其中在有源區(qū)通過植入形成 N阱或P阱。作為優(yōu)選，形成柵極氧化物層和多晶硅層之后還包括輕摻雜漏極以及在多晶硅柵極側壁形成側壁氧化物的步驟。作為優(yōu)選，控制柵極圖形的形成過程中，多晶硅是單層。為了提高SONOS編程效率及速度，本專利從提高溝道載流子遷移率的角度著手， 利用溝道應力工程，在SONOS的柵極形成之前，通過Ge離子注入將原來的溝道的襯底由 SiGe代替，通過SiGe的對硼元素擴散的調制減少能帶彎曲以實現(xiàn)低電場溝道從而提高電子遷移率，改善熱電子注入機制的SONOS編程效率及速度。通過說明和附圖，給出了具體實施方式
的特定結構的典型實施例。盡管上述發(fā)明提出了現(xiàn)有的較佳實施例，然而，這些內(nèi)容并不作為局限。對于本領域的技術人員而言，閱讀上述說明后，各種變化和修正無疑將顯而易見。因此，所附的權利要求書應看作是涵蓋本發(fā)明的真實意圖和范圍的全部變化和修正。在權利要求書范圍內(nèi)任何和所有等價的范圍與內(nèi)容，都應認為仍屬本發(fā)明的意圖和范圍內(nèi)。
權利要求
1.一種提高SONOS存儲器擦寫速度的方法，其特征在于該方法包括如下步驟 步驟1，提供半導體襯底；步驟2，在半導體襯底上形成P阱區(qū)或N阱區(qū)； 步驟3，在所述具有P阱區(qū)或N阱區(qū)的半導體襯底上形成氧化物層； 步驟4，在半導體襯底和氧化物層中形成淺溝槽隔離(STI)； 步驟5，在NMOS區(qū)域將Ge離子注入，形成SiGe低電場溝道； 步驟6，在阱區(qū)和STI之上形成柵極氧化物層和多晶硅層； 步驟7，通過對柵極氧化物層和多晶硅層構圖形成控制柵極圖形； 步驟8，在控制柵極圖形的對側形成源極區(qū)和漏極區(qū)。
2.如權利要求1所述的提高SONOS存儲器擦寫速度的方法，其特征在于所述步驟1中的半導體襯底上還包括場區(qū)、有源區(qū)和溝道，其中在有源區(qū)通過植入形成N阱或P阱。
3.如權利要求1所述的提高SONOS存儲器擦寫速度的方法，其特征在于所述步驟5 中的Ge離子注入的工藝條件為注入劑量1 X IO14atomVcm2 6 X IO14atomVcm2,注入能量范圍 60 550KeV，注入溫度即靶溫為77 871。
4.如權利要求1所述的提高SONOS存儲器擦寫速度的方法，其特征在于所述步驟6之后還包括輕摻雜漏極以及在多晶硅柵極側壁形成側壁氧化物的步驟。
5.如權利要求1所述的提高SONOS存儲器擦寫速度的方法，其特征在于所述步驟7控制柵極圖形的形成過程中，多晶硅是單層。
全文摘要
本發(fā)明提供一種利用溝道應力工程提高SONOS存儲器擦寫速度的方法，該方法包括如下步驟提供半導體襯底；在半導體襯底上形成P阱區(qū)或N阱區(qū)；在所述具有P阱區(qū)或N阱區(qū)的半導體襯底上形成氧化物層；在半導體襯底和氧化物層中形成淺溝槽隔離(STI)；在NMOS區(qū)域將Ge離子注入，再覆蓋一層Si，形成SiGe低電場溝道；在阱區(qū)和STI之上形成柵極氧化物層和多晶硅層；通過對柵極氧化物層和多晶硅層構圖形成控制柵極圖形；在控制柵極圖形的對側形成源極區(qū)和漏極區(qū)。本專利從提高溝道載流子遷移率的角度著手，利用溝道應力工程提高電子遷移率，改善熱電子注入機制的SONOS編程效率及速度，非常適于實用。
文檔編號H01L21/8247GK102543888SQ201210047369
公開日2012年7月4日 申請日期2012年2月28日 優(yōu)先權日2012年2月28日
發(fā)明者劉格致, 黃曉櫓 申請人:上海華力微電子有限公司