專(zhuān)利名稱(chēng)：雙排焊盤(pán)布局結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種焊盤(pán)的布局結(jié)構(gòu)，尤其是一種雙排焊盤(pán)的布局結(jié)構(gòu)。
背景技術(shù)：
在許多芯片外圍連接的設(shè)計(jì)中一般涉及焊盤(pán)布局結(jié)構(gòu)，這些布局結(jié)構(gòu)一般由焊盤(pán)和驅(qū)動(dòng)線路組成，所述芯片包括位于中心的核區(qū)和位于所述核區(qū)周?chē)暮副P(pán)環(huán)線區(qū)域，按照這種方式設(shè)計(jì)的焊盤(pán)結(jié)構(gòu)，可以在焊盤(pán)結(jié)構(gòu)較大情況下承受靜電釋放裝置(由于要包含靜電釋放裝置，所以通常要求焊盤(pán)結(jié)構(gòu)會(huì)比較大)。由于若設(shè)置多個(gè)焊盤(pán)單元需占用芯片上大量的區(qū)域，因此在芯片設(shè)計(jì)中一般需要一個(gè)較小的焊盤(pán)間隙。對(duì)于具有高引腳數(shù)目的芯片，至少一定的焊盤(pán)間隙可以導(dǎo)致在引腳數(shù)目一定的情況下將焊盤(pán)布設(shè)在至少一定的芯片區(qū)域內(nèi)，在這種情況下，請(qǐng)參考圖1所述目前常見(jiàn)的單排焊盤(pán)的布局結(jié)構(gòu)，圖1僅顯示了位于所述核區(qū)一側(cè)的焊盤(pán)環(huán)線區(qū)域的布局結(jié)構(gòu)，所述芯片的最終面積會(huì)受限于焊盤(pán)的大小。為了提高芯片核的面積利用率，減少內(nèi)部無(wú)用空間的浪費(fèi)，芯片面積最好由芯片中的核所決定。如果一個(gè)芯片的焊盤(pán)成單排布局時(shí)，這將造成在核區(qū)域內(nèi)存在較多的冗余面積，如圖1所示，由此如果將焊盤(pán)區(qū)域呈雙排布局時(shí)，如圖2所示，將大大減少冗余面積，提高了核利用率。這種布局結(jié)構(gòu)對(duì)于顯示的驅(qū)動(dòng)電極而言是常見(jiàn)的，即所述焊盤(pán)環(huán)線直接與芯片上的核功能模塊相連接，從而用于傳遞信號(hào)。現(xiàn)有兩排的焊盤(pán)布局結(jié)構(gòu)中，每一排的焊盤(pán)在它們的位置上都是交錯(cuò)排列的，由此當(dāng)在芯片的一邊增加焊盤(pán)的數(shù)目時(shí)，就能夠以可接受的焊盤(pán)間隙而進(jìn)行整體布局。上述雙排布局中，所述焊盤(pán)布局的結(jié)構(gòu)雖然產(chǎn)生了優(yōu)點(diǎn)，但是還是存在很多問(wèn)題，比如整個(gè)線路較復(fù)雜，控制信號(hào)總線較大；再者，對(duì)于高電壓應(yīng)用來(lái)說(shuō)，需要在焊盤(pán)線路內(nèi)部設(shè)置電平轉(zhuǎn)移電路，因?yàn)楦邏翰季忠笸瑯宇?lèi)型的晶體管將布局在一起，所以在N型和P型晶體管之間的信號(hào)線數(shù)目將變得很大，這導(dǎo)致所述焊盤(pán)線路布圖中需要有最小的寬度。如果采用最小寬度，對(duì)應(yīng)具有多個(gè)引腳數(shù)目來(lái)說(shuō)，常見(jiàn)的解決方式是制造狹長(zhǎng)的焊盤(pán)線路模塊，那么使焊盤(pán)之間像之前論述的相互交錯(cuò)就不再可能。因此，在需要滿(mǎn)足具有多焊盤(pán)引腳數(shù)目，同時(shí)節(jié)省芯片面積的情況下，提出一種優(yōu)化焊盤(pán)布局結(jié)構(gòu)及相關(guān)的邏輯模塊布局的新型雙排焊盤(pán)布局結(jié)構(gòu)更顯得尤為重要。

發(fā)明內(nèi)容
本發(fā)明實(shí)際所要解決的技術(shù)問(wèn)題是如何滿(mǎn)足多焊盤(pán)引腳數(shù)目，同時(shí)節(jié)省芯片面積，更有利于高壓應(yīng)用中的信號(hào)線布局，據(jù)此提供一種新型的雙排焊盤(pán)布局結(jié)構(gòu)。為了實(shí)現(xiàn)本發(fā)明的上述目的，本發(fā)明提供了一種雙排焊盤(pán)布局結(jié)構(gòu)，首先涉及一種芯片，所述芯片包括位于中心的核區(qū)和位于所述核區(qū)周?chē)暮副P(pán)環(huán)線區(qū)域，所述核區(qū)內(nèi)設(shè)有核功能模塊，所述焊盤(pán)環(huán)線區(qū)域分為內(nèi)焊盤(pán)環(huán)線區(qū)域和外焊盤(pán)環(huán)線區(qū)域以及輸入輸出控制邏輯線路，所述內(nèi)焊盤(pán)環(huán)線區(qū)域和外焊盤(pán)環(huán)線區(qū)域均包括封裝引線焊盤(pán)和焊盤(pán)驅(qū)動(dòng)線路，所述內(nèi)焊盤(pán)環(huán)線區(qū)域和外焊盤(pán)環(huán)線區(qū)域分別布設(shè)在所述輸入輸出控制邏輯線路的兩側(cè)。本發(fā)明所述的雙排焊盤(pán)布局結(jié)構(gòu)，整個(gè)線路較為簡(jiǎn)單，而且控制線路總線較少；再者，對(duì)于高電壓應(yīng)用來(lái)說(shuō)，即使不需要在其電路內(nèi)部設(shè)置電平轉(zhuǎn)移裝置，也能實(shí)現(xiàn)焊盤(pán)布局結(jié)構(gòu)中的最小布圖，同時(shí)也保證了具有多個(gè)焊盤(pán)引腳數(shù)目情況下節(jié)省芯片中所述焊盤(pán)占用的空間。


圖1是現(xiàn)有單排焊盤(pán)的布局結(jié)構(gòu)；圖2是現(xiàn)有雙排焊盤(pán)的布局結(jié)構(gòu)；
圖3是根據(jù)本發(fā)明所述雙排焊盤(pán)的布局結(jié)構(gòu)。
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步的說(shuō)明。請(qǐng)參考圖3所示，本發(fā)明所述的雙排焊盤(pán)布局結(jié)構(gòu)，首先涉及一種芯片，所述芯片包括位于中心的核區(qū)和位于所述核區(qū)周?chē)暮副P(pán)環(huán)線區(qū)域，所述核區(qū)內(nèi)設(shè)有核功能模塊，且所述核功能模塊中包括輸入輸出控制邏輯線路；所述焊盤(pán)環(huán)線區(qū)域包括焊盤(pán)和焊盤(pán)線路以及輸入輸出控制邏輯線路。本發(fā)明中，所述焊盤(pán)在是指封裝引線焊盤(pán)，所述焊盤(pán)線路是指焊盤(pán)驅(qū)動(dòng)線路，所述焊盤(pán)與焊盤(pán)線路通過(guò)導(dǎo)線連接用于傳遞信號(hào)；所述焊盤(pán)環(huán)線區(qū)域分為內(nèi)焊盤(pán)環(huán)線區(qū)域和外焊盤(pán)環(huán)線區(qū)域，且所述內(nèi)焊盤(pán)環(huán)線區(qū)域和外焊盤(pán)環(huán)線區(qū)域分別布設(shè)在所述輸入輸出控制邏輯線路的兩側(cè)。本發(fā)明所述的雙排焊盤(pán)布局中，所述核功能模塊控制所述輸入輸出控制邏輯線路，且所述輸入輸出控制邏輯線路從所述核功能模塊控制中分離且位于所述核功能模塊的外圍。所述輸入輸出控制邏輯線路位于所述內(nèi)焊盤(pán)環(huán)線區(qū)域與外焊盤(pán)環(huán)線區(qū)域之間，且所述輸入輸出控制邏輯線路位于雙排焊盤(pán)布局結(jié)構(gòu)的中心，所述內(nèi)焊盤(pán)環(huán)線區(qū)域中的焊盤(pán)驅(qū)動(dòng)線路與外焊盤(pán)環(huán)線區(qū)域中的焊盤(pán)驅(qū)動(dòng)線路相互對(duì)稱(chēng)。其中外焊盤(pán)環(huán)線區(qū)域中，所述焊盤(pán)先與焊盤(pán)線路連接，然后焊盤(pán)線路再與輸入輸出控制邏輯線路連接；而內(nèi)焊盤(pán)環(huán)線區(qū)域中，所述焊盤(pán)也是先與焊盤(pán)線路連接，然后焊盤(pán)線路再與輸入輸出控制邏輯線路連接，上述布局方式導(dǎo)致內(nèi)、外焊盤(pán)環(huán)線區(qū)域與所述輸入輸出控制邏輯線路呈對(duì)稱(chēng)結(jié)構(gòu)。所述輸入輸出控制邏輯線路直接連接到所述核功能模塊上。在上述布局結(jié)構(gòu)中，其僅顯示了位于所述核區(qū)一側(cè)的焊盤(pán)環(huán)線區(qū)域的布局結(jié)構(gòu)，根據(jù)設(shè)計(jì)需要，也可以將所述雙層焊盤(pán)布局設(shè)置在所述核區(qū)的四個(gè)周?chē)?。所述焊盤(pán)被固定在所述以輸入輸出控制邏輯線路為對(duì)稱(chēng)結(jié)構(gòu)的內(nèi)、外焊盤(pán)環(huán)線區(qū)域中，為了減少控制信號(hào)的數(shù)量，所有用于直接與焊盤(pán)線路通訊的邏輯被置于輸入輸出邏輯線路中，以最少化輸入輸出控制線路和核功能模塊的通訊走線；所述焊盤(pán)的位置和距離可以調(diào)整，以使信號(hào)線走線更為合理。為了節(jié)省整個(gè)焊盤(pán)結(jié)構(gòu)的區(qū)域，所述焊盤(pán)被固定在所述焊盤(pán)線路立體空間的正上方。本發(fā)明所述的雙排焊盤(pán)布局結(jié)構(gòu)中，所涉及的線路較為簡(jiǎn)單，而且控制線路總線較少；再者，對(duì)于高電壓應(yīng)用帶來(lái)的較多信號(hào)線走線來(lái)說(shuō)，即使不需要在其電路內(nèi)部設(shè)置電平轉(zhuǎn)移裝置，也能實(shí)現(xiàn)焊盤(pán)布局結(jié)構(gòu)中的最小布圖，同時(shí)也保證了在具有多個(gè)焊盤(pán)引腳數(shù)目情況下，最大程度地減少受焊盤(pán)布局造成的核面積冗余，有效地提高核的利用率，最小化最終的芯片面積。
權(quán)利要求
1.一種雙排焊盤(pán)布局結(jié)構(gòu)，首先涉及一種芯片，所述芯片包括位于中心的核區(qū)和位于所述核區(qū)周?chē)暮副P(pán)環(huán)線區(qū)域，所述核區(qū)內(nèi)設(shè)有核功能模塊，所述焊盤(pán)環(huán)線區(qū)域分為內(nèi)焊盤(pán)環(huán)線區(qū)域和外焊盤(pán)環(huán)線區(qū)域以及輸入輸出控制邏輯線路，所述內(nèi)焊盤(pán)環(huán)線區(qū)域和外焊盤(pán)環(huán)線區(qū)域均包括封裝引線焊盤(pán)和焊盤(pán)驅(qū)動(dòng)線路，其特征在于所述內(nèi)焊盤(pán)環(huán)線區(qū)域和外焊盤(pán)環(huán)線區(qū)域分別布設(shè)在所述輸入輸出控制邏輯線路的兩側(cè)。
2.如權(quán)利要求1所述的雙排焊盤(pán)布局結(jié)構(gòu)，其特征在于所述輸入輸出控制邏輯線路位于所述內(nèi)焊盤(pán)環(huán)線區(qū)域與外焊盤(pán)環(huán)線區(qū)域之間。
3.如權(quán)利要求1所述的雙排焊盤(pán)布局結(jié)構(gòu)，其特征在于所述內(nèi)焊盤(pán)環(huán)線區(qū)域中的焊盤(pán)驅(qū)動(dòng)線路與外焊盤(pán)環(huán)線區(qū)域中的焊盤(pán)驅(qū)動(dòng)線路相互對(duì)稱(chēng)。
4.如權(quán)利要求1或3所述的雙排焊盤(pán)布局結(jié)構(gòu)，其特征在于所述輸入輸出控制邏輯線路分別連接所述內(nèi)焊盤(pán)環(huán)線區(qū)域和外焊盤(pán)環(huán)線區(qū)域。
5.如權(quán)利要求1或3所述的雙排焊盤(pán)布局結(jié)構(gòu)，其特征在于所述核功能模塊控制所述輸入輸出控制邏輯線路，且所述輸入輸出控制邏輯線路從所述核功能模塊控制中分離且位于所述核功能模塊的外圍。
6.如權(quán)利要求1或3所述的雙排焊盤(pán)布局結(jié)構(gòu)，其特征在于所述內(nèi)焊盤(pán)環(huán)線區(qū)域與外焊盤(pán)環(huán)線區(qū)域中，所述焊盤(pán)驅(qū)動(dòng)線路均連接所述輸入輸出控制邏輯線路。
7.如權(quán)利要求1或3所述的雙排焊盤(pán)布局結(jié)構(gòu)，其特征在于所述輸入輸出控制邏輯線路位于內(nèi)焊盤(pán)環(huán)線區(qū)域的外側(cè)。
8.如權(quán)利要求1所述的雙排焊盤(pán)布局結(jié)構(gòu)，其特征在于所述輸入輸出控制邏輯線路直接連接到所述核功能模塊上。
9.如權(quán)利要求1所述的雙排焊盤(pán)布局結(jié)構(gòu)，其特征在于所述焊盤(pán)環(huán)線區(qū)域中，所述內(nèi)焊盤(pán)環(huán)線區(qū)域與外焊盤(pán)環(huán)線區(qū)域中的封裝引線焊盤(pán)和焊盤(pán)驅(qū)動(dòng)線路連接后再連接到所述輸入輸出控制邏輯線路上。
10.如權(quán)利要求1所述的雙排焊盤(pán)布局結(jié)構(gòu)，其特征在于所述封裝引線焊盤(pán)的位置和距離可以調(diào)整。
全文摘要
本發(fā)明涉及一種雙排焊盤(pán)布局結(jié)構(gòu)，首先涉及一種芯片，所述芯片包括位于中心的核區(qū)和位于所述核區(qū)周?chē)暮副P(pán)環(huán)線區(qū)域，所述核區(qū)內(nèi)設(shè)有核功能模塊，所述焊盤(pán)環(huán)線區(qū)域分為內(nèi)焊盤(pán)環(huán)線區(qū)域和外焊盤(pán)環(huán)線區(qū)域以及輸入輸出控制邏輯線路，所述內(nèi)焊盤(pán)環(huán)線區(qū)域和外焊盤(pán)環(huán)線區(qū)域均包括封裝引線焊盤(pán)和焊盤(pán)驅(qū)動(dòng)線路，所述內(nèi)焊盤(pán)環(huán)線區(qū)域和外焊盤(pán)環(huán)線區(qū)域分別布設(shè)在所述輸入輸出控制邏輯線路的兩側(cè)。本發(fā)明所述的雙排焊盤(pán)布局結(jié)構(gòu)，整個(gè)線路較為簡(jiǎn)單，而且控制線路總線較少；再者，對(duì)于高電壓應(yīng)用來(lái)說(shuō)，即使不需要在其電路內(nèi)部設(shè)置電平轉(zhuǎn)移裝置，也能實(shí)現(xiàn)焊盤(pán)布局結(jié)構(gòu)中的最小布圖。
文檔編號(hào)H01L23/488GK102569240SQ201210048998
公開(kāi)日2012年7月11日 申請(qǐng)日期2012年2月29日 優(yōu)先權(quán)日2012年2月29日
發(fā)明者保羅·格蘭德維茲 申請(qǐng)人:蘇州瀚瑞微電子有限公司