專利名稱：半導(dǎo)體器件側(cè)墻空洞層結(jié)構(gòu)及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體エ藝領(lǐng)域，涉及ー種半導(dǎo)體器件側(cè)墻結(jié)構(gòu)及其制備方法，尤其涉及ー種半導(dǎo)體器件側(cè)墻空洞層結(jié)構(gòu)及其制備方法。
背景技術(shù)：
短溝道效應(yīng)(Short Channel Effect)是CMOS器件溝道長度縮小時常見的現(xiàn)象，它會造成閾值電壓漂移，源漏穿通、DIBL ( Drain induction barrier lower,漏極感應(yīng)勢壘降低)(較高漏壓下)等特性，嚴(yán)重時會造成CMOS器件性能失效。其原理可用電荷共享模型來解釋，即當(dāng)溝道變短吋，源襯、漏襯PN結(jié)分享溝道耗盡區(qū)電荷與溝道總電荷的比例將増大，從而導(dǎo)致柵控能力下降。 但傳統(tǒng)的電荷共享模型未把器件源漏的邊緣電場通過側(cè)墻的電容耦合影響溝道的效應(yīng)考慮進去，因為傳統(tǒng)的SiO2或者SiON介質(zhì)層較薄，這種效應(yīng)還不明顯。但當(dāng)采用高K材料的厚柵介質(zhì)層時，這種效應(yīng)將對器件影響變大，嚴(yán)重時會造成器件特性衰退。在高K厚柵介質(zhì)層的器件中如何減小這種效應(yīng)，從理論分析可知有兩種方法一是增大側(cè)墻的厚度，ニ是降低側(cè)墻的介電常數(shù)。前者不利于集成密度増大，后者是ー種有效的辦法，可以減小側(cè)墻的耦合電容，從而減弱器件源漏的邊緣電場通過側(cè)墻的電容耦合影響溝道的效應(yīng)。隨著器件尺寸的不斷減小，短溝道效應(yīng)越來越嚴(yán)重，為了克服短溝道效應(yīng)的影響，柵氧層需要采用高K材料的厚柵介質(zhì)層，這時，器件源漏的邊緣電場通過側(cè)墻的電容耦合效應(yīng)對溝道的影響會變大。同時，器件尺寸的不斷減小的同時，側(cè)墻的厚度也不斷減小，這時，接觸孔通過側(cè)墻的電容偶合影響柵極電勢的效應(yīng)會變大。因此，本領(lǐng)域的技術(shù)人員致力于開發(fā)ー種能有效降低側(cè)墻材料的介電常數(shù)，從而減弱電容耦合影響溝道和柵極電勢，井能防止接觸孔短路問題的半導(dǎo)體器件側(cè)墻結(jié)構(gòu)。

發(fā)明內(nèi)容
鑒于上述的現(xiàn)有技術(shù)中的問題，本發(fā)明所要解決的技術(shù)問題是現(xiàn)有的技術(shù)中缺乏有效的降低側(cè)墻材料的介電常數(shù)的側(cè)墻結(jié)構(gòu)。本發(fā)明提供的一種半導(dǎo)體器件側(cè)墻空洞層結(jié)構(gòu)，包括半導(dǎo)體襯底、柵極、介質(zhì)層和接觸孔，所述柵極的外側(cè)設(shè)有空洞層，所述空洞層的外側(cè)設(shè)有外側(cè)墻層，所述空洞層和所述柵極和半導(dǎo)體襯底之間設(shè)有SiO2層。在本發(fā)明的ー個較佳實施方式中，所述半導(dǎo)體襯底為硅襯底。在本發(fā)明的另ー較佳實施方式中，所述外側(cè)墻層的材料為Si02、Si3N4、Si0N中的一種或者幾種的組合。本發(fā)明還提供了半導(dǎo)體器件側(cè)墻空洞層結(jié)構(gòu)的制備方法，包括以下步驟
步驟I，在設(shè)有柵極的半導(dǎo)體襯底上沉積ー層無定形碳層；
步驟2，自對準(zhǔn)刻蝕形成無定形碳側(cè)墻；步驟3，沉積外側(cè)墻層材料；
步驟4，自對準(zhǔn)刻蝕形成外側(cè)墻層，所述外側(cè)墻層封閉住無定形碳側(cè)墻；
步驟5，進行源、漏極離子注入、高溫退火；
步驟6，沉積介質(zhì)層，隨后采用化學(xué)機械研磨至柵極頂部，并直至無定形碳側(cè)墻露出；步驟7，進行灰化處理將無定形碳側(cè)墻全部灰化干凈，并繼續(xù)灰化直至柵極和露出的硅表面形成ー層Si O2層；
步驟8，快速填充介質(zhì)層，使去除了無定形碳側(cè)墻的部分仍然保留著孔隙；
步驟9，進行接觸孔エ藝。在本發(fā)明的另ー較佳實施方式中，所述步驟I中的沉積采用化學(xué)氣相法沉積。在本發(fā)明的另ー較佳實施方式中，所述步驟I為先在設(shè)有柵極的半導(dǎo)體襯底上生長或沉積ー層SiO2層，再沉積ー層無定形碳層。本發(fā)明的半導(dǎo)體器件側(cè)墻空洞層結(jié)構(gòu)結(jié)構(gòu)簡單，方法簡便易行，通過在側(cè)墻中引入空洞層和外側(cè)墻層，有效的降低側(cè)墻材料的介電常數(shù)，并防止了接觸孔短路。尤其是針對具有高K厚柵介質(zhì)層MOSFET和非揮發(fā)性存儲器単元，可以有效減弱器件源漏的邊緣電場通過側(cè)墻的電容耦合影響溝道的效應(yīng)和接觸孔通過側(cè)墻的電容偶合影響柵極電勢的效應(yīng)。


圖I是本發(fā)明的實施例的結(jié)構(gòu)示意 圖2是本發(fā)明的實施例的沉積無定形碳層的結(jié)構(gòu)示意 圖3是本發(fā)明的實施例的形成無定形碳側(cè)墻結(jié)構(gòu)示意 圖4是本發(fā)明的實施例的沉積外側(cè)墻層材料結(jié)構(gòu)示意 圖5是本發(fā)明的實施例的形成外側(cè)墻層結(jié)構(gòu)示意 圖6是本發(fā)明的實施例化學(xué)機械研磨層間介質(zhì)層后的結(jié)構(gòu)示意 圖7是本發(fā)明的實施例的灰化無定形碳側(cè)墻結(jié)構(gòu)示意圖。
具體實施例方式以下將結(jié)合附圖對本發(fā)明做具體闡釋。如圖I中所示的本發(fā)明的實施例的一種半導(dǎo)體器件側(cè)墻空洞層結(jié)構(gòu)，包括半導(dǎo)體襯底I、柵極2、介質(zhì)層3和接觸孔4。柵極2的外側(cè)設(shè)有空洞層5，所述空洞層5的外側(cè)設(shè)有外側(cè)墻層6，所述空洞層5和所述柵極2和半導(dǎo)體襯底I之間設(shè)有SiO2層7。本發(fā)明的半導(dǎo)體器件側(cè)墻空洞層結(jié)構(gòu)結(jié)構(gòu)簡單，方法簡便易行，通過在側(cè)墻中引入空洞層和外側(cè)墻層，有效的降低側(cè)墻材料的介電常數(shù)，并防止了接觸孔短路。在本發(fā)明的實施例中，所述半導(dǎo)體襯底為硅襯底。此外，在本發(fā)明的實施例中，外側(cè)墻層的材料為Si02、Si3N4, SiON中的一種或者幾種的組合。由于有足夠硬度和對介質(zhì)層刻蝕高選擇比的外側(cè)墻層，不會造成可能出現(xiàn)的接觸孔和柵極及溝道短路問題和器件可靠性問題。本發(fā)明的實施例的半導(dǎo)體器件側(cè)墻空洞層結(jié)構(gòu)的制備方法，包括以下步驟
如圖2中所示，步驟1，在設(shè)有柵極2的半導(dǎo)體襯底I上沉積ー層無定形碳層8 ;優(yōu)選步
驟I為先在設(shè)有柵極2的半導(dǎo)體襯底I上生長或沉積ー層SiO2層7，再沉積ー層無定形碳層8。
如圖3中所示，步驟2，自對準(zhǔn)刻蝕形成無定形碳側(cè)墻81 ；
如圖4中所示，步驟3，沉積外側(cè)墻層材料61 ；
如圖5中所示，步驟4，自對準(zhǔn)刻蝕形成外側(cè)墻層6，所述外側(cè)墻層6封閉住無定形碳側(cè)墻81 ;
步驟5，進行源、漏極離子注入、高溫退火；
如圖6中所示，步驟6，沉積介質(zhì)層3，隨后采用化學(xué)機械研磨至柵極頂部，并直至無定形碳側(cè)墻81露出；
如圖7中所示，步驟7，進行灰化處理將無定形碳側(cè)墻81全部灰化干凈，并繼續(xù)灰化直至柵極2和露出的硅表面形成ー層SiO2層7 ;該薄層SiO2可有效防止柵極和溝道短路。當(dāng)步驟I中已生成SiO2層時，步驟7中進行灰化處理將無定形碳側(cè)墻81全部灰化干凈即可，不需繼續(xù)灰化。步驟8，快速填充介質(zhì)層，使去除了無定形碳側(cè)墻的部分仍然保留著孔隙；
如圖I中所示，步驟9，進行接觸孔エ藝。在本發(fā)明的實施例中，步驟I中的沉積采用化學(xué)氣相法沉積。以上對本發(fā)明的具體實施例進行了詳細(xì)描述，但其只是作為范例，本發(fā)明并不限制于以上描述的具體實施例。對于本領(lǐng)域技術(shù)人員而言，任何對本發(fā)明進行的等同修改和替代也都在本發(fā)明的范疇之中。因此，在不脫離本發(fā)明的精神和范圍下所作的均等變換和修改，都應(yīng)涵蓋在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體器件側(cè)墻空洞層結(jié)構(gòu)，包括半導(dǎo)體襯底、柵極、介質(zhì)層和接觸孔，其特征在于，所述柵極的外側(cè)設(shè)有空洞層，所述空洞層的外側(cè)設(shè)有外側(cè)墻層，所述空洞層和所述柵極和半導(dǎo)體襯底之間設(shè)有SiO2層。
2.如權(quán)利要求I所述的半導(dǎo)體器件側(cè)墻空洞層結(jié)構(gòu)，其特征在于，所述半導(dǎo)體襯底為硅襯底。
3.如權(quán)利要求I所述的半導(dǎo)體器件側(cè)墻空洞層結(jié)構(gòu)，其特征在于，所述外側(cè)墻層的材料為SiO2、Si3N4, SiON中的一種或者幾種的組合。
4.如權(quán)利要求I所述的半導(dǎo)體器件側(cè)墻空洞層結(jié)構(gòu)的制備方法，其特征在于，包括以下步驟 步驟I，在設(shè)有柵極的半導(dǎo)體襯底上沉積一層無定形碳層； 步驟2，自對準(zhǔn)刻蝕形成無定形碳側(cè)墻； 步驟3，沉積外側(cè)墻層材料； 步驟4，自對準(zhǔn)刻蝕形成外側(cè)墻層，所述外側(cè)墻層封閉住無定形碳側(cè)墻； 步驟5，進行源、漏極離子注入、高溫退火； 步驟6，沉積介質(zhì)層，隨后采用化學(xué)機械研磨至柵極頂部，并直至無定形碳側(cè)墻露出； 步驟7，進行灰化處理將無定形碳側(cè)墻全部灰化干凈，并繼續(xù)灰化直至柵極和露出的硅表面形成一層SiO2層； 步驟8，快速填充介質(zhì)層，使去除了無定形碳側(cè)墻的部分仍然保留著孔隙； 步驟9，進行接觸孔工藝。
5.如權(quán)利要求4所述的方法，其特征在于，所述外側(cè)墻層的材料為Si02、Si3N4、Si0N中的一種或者幾種的組合。
6.如權(quán)利要求4所述的方法，其特征在于，所述步驟I中的沉積采用化學(xué)氣相法沉積。
7.如權(quán)利要求4所述的方法，其特征在于，所述步驟I為先在設(shè)有柵極的半導(dǎo)體襯底上生長或沉積一層SiO2層，再沉積一層無定形碳層。
全文摘要
本發(fā)明提供的一種半導(dǎo)體器件側(cè)墻空洞層結(jié)構(gòu)，包括半導(dǎo)體襯底、柵極、介質(zhì)層和接觸孔，柵極的外側(cè)設(shè)有空洞層，空洞層的外側(cè)設(shè)有外側(cè)墻層，空洞層和柵極和半導(dǎo)體襯底之間設(shè)有SiO2層。本發(fā)明還提供了側(cè)墻空洞層結(jié)構(gòu)的制備方法，包括在設(shè)有柵極的半導(dǎo)體襯底上沉積一層無定形碳層，自對準(zhǔn)刻蝕形成無定形碳側(cè)墻；沉積外側(cè)墻層材料，自對準(zhǔn)刻蝕形成外側(cè)墻層，外側(cè)墻層封閉住無定形碳側(cè)墻；化學(xué)機械研磨介質(zhì)層至露出無定形碳側(cè)墻后進行灰化處理將無定形碳側(cè)墻全部灰化干凈，并繼續(xù)灰化直至柵極和露出的硅表面形成一層SiO2層；快速填充介質(zhì)層，使去除了無定形碳側(cè)墻的部分仍然保留著孔隙。本發(fā)明的側(cè)墻空洞層結(jié)構(gòu)結(jié)構(gòu)簡單，方法簡便易行。
文檔編號H01L21/336GK102623343SQ20121006652
公開日2012年8月1日 申請日期2012年3月14日 優(yōu)先權(quán)日2012年3月14日
發(fā)明者黃曉櫓 申請人:上海華力微電子有限公司