專利名稱：半導體器件及其制造方法
半導體器件及其制造方法
相關申請的交叉引用
本申請基于并主張2011年9月21日提交的日本專利申請No. 2011-206392的優(yōu)先權，這里引入?yún)⒖计淙績?nèi)容。技術領域
實施方式總的涉及一種半導體器件及其制造方法。
背景技術：
上下電極構造的功率MOSFET (Metal Oxide Semiconductor Field Effect Transistor,金屬氧化物半導體場效應晶體管)例如是家庭用電氣設備、汽車馬達的功率變換等中使用的半導體器件。這種半導體器件由于用于功率，所以需要高耐壓。另外，這種元件為了低功耗，需要降低導通動作時的阻抗(下面稱為導通阻抗)。
作為降低導通阻抗的手段，有場板(field plate)構造。在場板構造中，隔著柵極絕緣膜在溝槽內(nèi)設置柵極電極，同時，隔著場板氧化膜，在柵極電極之下設置場板電極。通過設置場板電極，能使MOSFET的漂移層的電阻率降低，所以具有MOSFET的導通阻抗變小的優(yōu)點。另外，在這種MOSFET中，漂移層的耗盡因場板電極而變?nèi)菀?，維持高耐壓。
但是，隨著功率MOSFET的細微化，溝槽的間距傾向于越來越窄。若溝槽的間距變小，則夾持在溝槽間的基底(base)區(qū)域的寬度會越來越窄。相應地，在基底區(qū)域的表面形成的源極區(qū)域、在基底區(qū)域內(nèi)形成的載流子去除(日本語抜t )區(qū)域變得細微，源極區(qū)域和載流子去除區(qū)域各自的對準、細微加工變困難。 發(fā)明內(nèi)容
本發(fā)明的實施方式提供一種促進細微化的半導體器件及其制造方法。
實施方式的半導體器件具備第I導電型的半導體層；設置在所述半導體層上的第 2導電型的基底區(qū)域；設置在所述基底區(qū)域上的第2導電型的第I接觸區(qū)域；柵極電極，隔著柵極絕緣膜，設置在貫通所述第I接觸區(qū)域和所述基底區(qū)域并到達所述半導體層的溝槽內(nèi)；層間絕緣膜，設置在所述溝槽內(nèi)、所述柵極電極之上，包含第I導電型的雜質(zhì)元素；第I 導電型的源極區(qū)域，設置在所述層間絕緣膜與所述第I接觸區(qū)域之間，與所述層間絕緣膜的側面相接，延伸到所述基底區(qū)域的內(nèi)部；與所述半導體層電連接的第I主電極；和第2主電極，設置在所述層間絕緣膜上，連接于所述源極區(qū)域和所述第I接觸區(qū)域。
根據(jù)本發(fā)明的實施方式，可提供一種促進細微化的半導體器件及其制造方法。


圖1是涉及第I實施方式的半導體器件的示意圖，圖1 (a)是截面示意圖，圖1 (b) 是平面不意圖。圖1 (a)表不圖1 (b)的X-Y截面。
圖2是用于說明涉及第I實施方式的半導體器件的制造過程的截面示意圖。
圖3是用于說明涉及第I實施方式的半導體器件的制造過程的截面示意圖。
圖4是用于說明涉及第I實施方式的半導體器件的制造過程的截面示意圖。
圖5是用于說明涉及第I實施方式的半導體器件的制造過程的截面示意圖。
圖6是用于說明涉及第I實施方式的半導體器件的制造過程的截面示意圖。
圖7是用于說明涉及第I實施方式的半導體器件的制造過程的截面示意圖。
圖8是用于說明涉及第I實施方式的半導體器件的制造過程的截面示意圖。
圖9是涉及第I實施方式的變形例的半導體器件的截面示意圖，圖9(a)是第I變形例的截面示意圖，圖9(b)是第2變形例的截面示意圖。
圖10是用于說明涉及第I實施方式的半導體器件的制造過程的變形例的截面示意圖。
圖11是涉及第2實施方式的半導體器件的截面示意圖。
圖12是用于說明涉及第3實施方式的半導體器件的制造過程的截面示意圖。
圖13是用于說明涉及第3實施方式的半導體器件的制造過程的截面示意圖。
圖14是用于說明涉及第3實施方式的半導體器件的制造過程的截面示意圖。
圖15是用于說明涉及第3實施方式的半導體器件的制造過程的截面示意圖。
圖16是用于說明涉及第3實施方式的半導體器件的制造過程的截面示意圖。
圖17是用于說明涉及第3實施方式的另一半導體器件的制造過程的截面示意圖。
圖18是用于說明涉及第3實施方式的再一半導體器件的制造過程的截面示意圖。
圖19是用于說明涉及第4實施方式的半導體器件的制造過程的截面示意圖。
圖20是用于說明涉及第5實施方式的半導體器件的制造過程的截面示意圖。
圖21是用于說明涉及第6實施方式的半導體器件的制造過程的截面示意圖。
圖22是用于說明涉及第6實施方式的半導體器件的制造過程的截面示意圖。
具體實施方式
以下，參照

實施方式。在下面的說明中，向同一部件附加同一符號，對說明過一次的部件適當省略其說明。
(第I實施方式)
圖1是涉及第I實施方式的半導體器件的示意圖，圖1 (a)是截面示意圖，圖1 (b) 是平面不意圖。圖1 (a)表不圖1 (b)的X-Y截面。
涉及第I實施方式的半導體器件I是上下電極構造的功率M0SFET。半導體器件I 具備場板構造。半導體器件I例如是η溝道型功率M0SFET。
半導體器件I中，在η+型半導體層10上，設置η型雜質(zhì)元素的濃度比半導體層 10(漏極層)低的η型半導體層11(漂移層)。在半導體層11的表面，分別選擇地設置P 型的多個基底區(qū)域12。在多個基底區(qū)域12各自上設置P+型接觸區(qū)域(第I接觸區(qū)域)13。 例如，在多個基底區(qū)域12各自的上側，接觸區(qū)域13與基底區(qū)域12相接。接觸區(qū)域13用作載流子去除區(qū)域。源極區(qū)域14與接觸區(qū)域13的側面13w相接。例如，源極區(qū)域14對置于接觸區(qū)域13的側面13w。源極區(qū)域14的厚度例如是O. 2 μ m (微米) O. 5 μ m。源極區(qū)域 14從基底區(qū)域12各自的表面的一部分到達基底區(qū)域12的內(nèi)部。S卩，源極區(qū)域14的下端 14d位于比接觸區(qū)域13的下表面13d低的位置。接觸區(qū)域13中包含的P型雜質(zhì)濃度比源極區(qū)域14中包含的η型雜質(zhì)濃度低。
半導體器件I中，溝槽20貫通在多個基底區(qū)域12的各個之間。溝槽20從源極區(qū)域14的上端14u到達半導體層11的內(nèi)部。溝槽20內(nèi)隔著柵極絕緣膜21設置柵極電極 22Α。溝槽20內(nèi)，在柵極電極22Α之下，隔著場板絕緣膜25設置場板電極26Α。柵極電極 22Α與場板電極26Α之間夾設絕緣膜27。溝槽20內(nèi)，包含η型雜質(zhì)元素的層間絕緣膜30設置在柵極電極22Α之上和柵極絕緣膜21之上。柵極電極22Α的上表面22u位于比接觸區(qū)域13的上表面13u低的位置。層間絕緣膜30的上表面30u、源極區(qū)域14的上端14u和接觸區(qū)域13的上表面13u共面。即，層間絕緣膜30的上表面30u與源極區(qū)域14的上端14u 之間無階差，源極區(qū)域14的上端14u與接觸區(qū)域13的上表面13u之間無階差。
半導體器件I中，漏極電極(第I主電極)50與半導體層10相接。漏極電極50 電連接于半導體層11。在層間絕緣膜30之上設置源極電極(第2主電極)51。既可使源極電極51接地，也可電連接源極電極51與場板電極26A?！?br> 源極電極51連接于源極區(qū)域14和接觸區(qū)域13。層間絕緣膜30設置在柵極電極 22A與源極電極51之間。層間絕緣膜30與柵極電極22A和源極區(qū)域14相接。源極區(qū)域 14的上端14與半導體層11的背面Ilr之間的距離比柵極電極22A的上表面22u與半導體層11的背面Ilr之間的距離長。源極區(qū)域14的下端14d與半導體層11的背面Ilr之間的距離比柵極電極22A的上表面22u與半導體層11的背面Ilr之間的距離短。源極區(qū)域14的下端14d與半導體層11的背面Ilr之間的距離比接觸區(qū)域13的下表面13d與半導體層11的背面Ilr之間的距離短。也可在源極電極51與層間絕緣膜30之間和源極電極51與半導體件之間設置TiW等勢壘金屬層。
半導體層10、半導體層U、基底區(qū)域12、接觸區(qū)域13和源極區(qū)域14的主要成分例如是硅元素(Si)。柵極絕緣膜21和場板絕緣膜25的主要成分例如是氧化硅(SiO2)。柵極電極22A和場板電極26A的材質(zhì)是多晶硅。該多晶硅中也可包含η型或P型雜質(zhì)元素。層間絕緣膜30的材質(zhì)是包含η型或P型雜質(zhì)元素的氧化硅(SiO2)、包含η型或P型雜質(zhì)元素的氮氧化硅(SiON)、或包含η型或P型雜質(zhì)元素的氮化硅(Si3N4)等。漏極電極50的材質(zhì)是銅(Cu)或鋁(Al)等金屬。源極電極51的材質(zhì)是鑰(Mo)、鋁(Al)、銅(Cu)等金屬。
也可將η型、η+型作為第I導電型，將P型、P+型作為第2導電型。作為第I導電型的雜質(zhì)元素，例如磷⑵、砷(As)等。作為第2導電型的雜質(zhì)元素，例如硼(B)。
說明半導體器件I的制造過程。
圖2 圖8是用于說明涉及第I實施方式的半導體器件的制造過程的截面示意圖。
首先，如圖2(a)所示，準備在半導體層10上形成有半導體層11的半導體基板。在半導體層11的表面中形成圖案化后的抗蝕劑層90。
接著，如圖2(b)所示，從未由抗蝕劑層90覆蓋的半導體層11的表面到內(nèi)部有選擇地形成溝槽20。溝槽20例如通過干蝕刻形成。
接著，如圖3 (a)所示，去除抗蝕劑層90。
之后，如圖3(b)所示，在溝槽20的內(nèi)側面，形成場板絕緣膜25。場板絕緣膜25通過對溝槽20內(nèi)的半導體層11的露出面進行氧化來形成。半導體層11的表面氧化例如通過氧化氣氛中的LOCOS (Local Oxidation of Silicon,娃的局部氧化)來進行。由此,在半導體層11的露出面形成場板絕緣膜25。
接著，如圖4 (a)所示，在溝槽20內(nèi)，隔著場板絕緣膜25形成場板電極26A。場板電極26A通過CVD (Chemical Vapor Deposition,化學汽相淀積)形成。
接著，如圖4 (b)所示，有選擇地蝕刻場板絕緣膜25，直到場板電極26A的上端比場板絕緣膜25的上端低。這里，采用濕蝕刻作為蝕刻。
之后，如圖5(a)所示，在溝槽20的內(nèi)側面，形成柵極絕緣膜21。并且，在場板電極 26A之上形成絕緣膜27。柵極絕緣膜21和絕緣膜27例如通過氧化氣氛中的熱氧化來同時形成。
接著，如圖5(b)所示，在溝槽20內(nèi)，在場板電極26A之上，隔著柵極絕緣膜21形成柵極電極22A。此時，形成柵極電極22A，使得柵極電極22A的上表面22u比半導體層11 的表面低。柵極電極22A的上表面22u的高度利用成膜時間及蝕刻來調(diào)整。
接著，如圖6(a)所示，向位置比柵極電極22A的下端高的半導體層11導入P型雜質(zhì)元素。由此，將位置比柵極電極22A的下端高的半導體層11改性(日本語改質(zhì))為P 型基底區(qū)域12。例如通過離子注入來向半導體層11中導入P型雜質(zhì)元素。
之后，如圖6(b)所示，通過進一步向位置比柵極電極22A的上表面22u高的基板區(qū)域12中導入P型雜質(zhì)元素，從而將位置比柵極電極22A的上表面22u高的基底區(qū)域12 改性為P+型接觸區(qū)域13。在該階段，在被細微化的柱狀半導體層11的上部的全部區(qū)域中， 形成濃度比源極區(qū)域14低的接觸區(qū)域13。
接著，如圖7(a)所示，利用包含η型雜質(zhì)元素的層間絕緣膜30覆蓋柵極電極22Α 的上表面22u和接觸區(qū)域13的上表面13u和側面13w。層間絕緣膜30例如是包含磷(P) 的PSG(PhoSphor Silicate Glass，磷硅玻璃)膜。層間絕緣膜30中的磷(P)的雜質(zhì)濃度既 可均勻，也可不均勻。例如，為了促進后述的磷(P)向接觸區(qū)域13內(nèi)的熱擴散，也可越是層間絕緣膜30與接觸區(qū)域13相接的一側，使用雜質(zhì)濃度越高的層間絕緣膜30。
接著，如圖7(b)所示，將層間絕緣膜30中包含的η型雜質(zhì)元素導入接觸區(qū)域13的上表面13u和側面13w、及基底區(qū)域12的表面12u的一部分中。例如，若對層間絕緣膜30 實施加熱處理，則層間絕緣膜30中包含的η型雜質(zhì)元素通過熱擴散，導入接觸區(qū)域13的上表面13u和側面13w中。并且，η型雜質(zhì)元素還導入基底區(qū)域12的表面12u的一部分中。 作為加熱處理，采用急熱退火處理(Rapid Thermal Anneal, RTA,快速加熱退火)。由此,將接觸區(qū)域13的上表面13u和側面13w與基底區(qū)域12的表面12u的一部分改性為n+型源極區(qū)域14。
S卩，從層間絕緣膜30擴散了磷(P)的部分的接觸區(qū)域13極性反轉(zhuǎn)，在該部分形成極薄的源極區(qū)域14。與此同時，在半導體層11的上部中央部分形成細微化后的接觸區(qū)域 13。
接著，如圖8(a)所示，例如通過濕蝕刻來蝕刻層間絕緣膜30，使接觸區(qū)域13的上表面13u形成的源極區(qū)域14從層間絕緣膜30的上表面30u露出。
接著，如圖8(b)所示，去除在接觸區(qū)域13的上表面13u形成的源極區(qū)域14，以便在接觸區(qū)域13的側面13w和基底區(qū)域12的表面12u的一部分殘留源極區(qū)域14。在接觸區(qū)域13的上表面13u形成的源極區(qū)域14例如通過干蝕刻、濕蝕刻、CMP (Chemical Mechanical Polishing,化學機械拋光)等去除。
通過去除在接觸區(qū)域13的上表面13u形成的源極區(qū)域14，從而在接觸區(qū)域13的側面13w和基底區(qū)域12的表面12u的一部分一體形成的源極區(qū)域14分離。另外，在該階段，層間絕緣膜30的上表面30u、源極區(qū)域14的上端14u和接觸區(qū)域13的上表面13u共面。
之后，如圖1所示，形成電連接于半導體層11的漏極電極50、及在層間絕緣膜30 上連接于源極區(qū)域14和接觸區(qū)域13的源極電極51。由此，形成涉及第I實施方式的半導體器件I。
根據(jù)第I實施方式，對層間絕緣膜30實施急熱退火處理，η型雜質(zhì)元素擴散到漂移層上方的接觸區(qū)域13。通過該急熱退火處理，雜質(zhì)擴散停止于極淺處，結果，形成極薄的源極區(qū)域14。另外，因為層間絕緣膜30的材質(zhì)是絕緣層，所以關于雜質(zhì)元素的層間絕緣膜 30的擴散系數(shù)極低。因此，抑制雜質(zhì)元素在層間絕緣膜30中的熱擴散，不會將過剩量的雜質(zhì)元素導入接觸區(qū)域13中。由此，形成包含高濃度雜質(zhì)元素且極薄的源極區(qū)域14。源極區(qū)域14的雜質(zhì)濃度例如是3X IO19(atoms/cm3) 3X IO20(atoms/cm3)。結果，源極區(qū)域14的電阻率變低，形成導通阻抗低的半導體器件I。
例如，若通過離子注入形成這種高濃度的源極區(qū)域14，則有可能因過剩的離子注入，源極區(qū)域14非晶化。在第I實施方式中，形成不引起這種非晶化、極薄且高濃度的源極區(qū)域14。
根據(jù)第I實施方式，層間絕緣膜30兼?zhèn)鋿艠O電極22A與源極電極51之間的層間絕緣膜、及用于形成源極區(qū)域14的雜質(zhì)元素的供給源。由此，可以低成本制造半導體器件Io
根據(jù)第I實施方式，不必使用PEP(Photo Engraving Process,照片雕刻工藝)工序來 定位源極區(qū)域14。即，η型雜質(zhì)元素的擴散自整合(自對齊)地產(chǎn)生。因此，即便進行半導體層11的細微化，也能高精度定位源極區(qū)域14。
根據(jù)第I實施方式，在形成源極區(qū)域14之前，在由溝槽20夾持的半導體層11上部的全部區(qū)域中，形成接觸區(qū)域13。因此，接觸區(qū)域13不依賴于PEP工序形成。接觸區(qū)域 13中包含的雜質(zhì)濃度設定得比源極區(qū)域14中包含的雜質(zhì)濃度低。另外，通過急熱退火處理，自整合地形成源極區(qū)域14。因此，在以高精度使源極區(qū)域14極薄化(細微化)的同時， 也以高精度使接觸區(qū)域13細微化。
但是，已知使接觸區(qū)域13深深插入到基底區(qū)域12的內(nèi)部的元件。不過在這種元件中，若接觸區(qū)域13的厚度因制造加工而有差異，則接觸區(qū)域13有可能深入到基底區(qū)域12 中。在這種情況下，有時高濃度的接觸區(qū)域13接近溝道，MOS的閾值電壓(Vth)比目標值增加。相反，根據(jù)第I實施方式，接觸區(qū)域13比源極區(qū)域14淺。因此，接觸區(qū)域13也不接近溝道，MOS的閾值電壓(Vth)不增加。
根據(jù)第I實施方式，層間絕緣膜30的上表面30u、源極區(qū)域14的上端和接觸區(qū)域 13的上表面13u共面。因此，源極電極51與層間絕緣膜30之間和源極電極51與半導體件之間設置的勢壘金屬層中難以產(chǎn)生階差。若勢壘金屬層中產(chǎn)生階差，則階差部分的膜厚變得極薄，有可能發(fā)生源極電極51中的金屬成分從該階差部分泄漏到源極電極51中或接觸區(qū)域13中的穿透(spike)效應。根據(jù)第I實施方式，因為勢壘金屬層中難以產(chǎn)生階差，所以難以引起這種穿透效應。另外，因為勢壘金屬層中難以產(chǎn)生階差，所以也能極薄地形成勢壘金屬層。由此，能將勢壘金屬層的材料費抑制得低，縮短勢壘金屬層的制造時間。另外， 因為層間絕緣膜30的上表面30u、源極區(qū)域14的上端14u和接觸區(qū)域13的上表面13u共面，所以源極區(qū)域14的上端確實地接觸源極電極51。結果，源極區(qū)域14與源極電極的接觸性良好。
根據(jù)第I實施方式，若設半導體層10、11為P型，基底區(qū)域12為η型，使用例如包含硼(B) ^ BSG (Boron Silicate Glass，硼硅玻璃)膜作為層間絕緣膜30，則形成極性與 η溝道型功率MOSFET反轉(zhuǎn)的ρ溝道型功率MOSFET。
圖9是涉及第I實施方式的變形例的半導體器件的截面示意圖，圖9(a)是第I變形例的截面示意圖，(b)是第2變形例的截面示意圖。
圖9(a)所示的半導體器件2的基本構造與半導體器件I相同。但是，半導體器件 2中，場板電極26B的上端由柵極電極22B夾持。在場板電極26B的上端與柵極電極22B之間設置絕緣膜28。
半導體器件2的源極區(qū)域14和接觸區(qū)域13由與半導體器件I的源極區(qū)域14和接觸區(qū)域13的制造過程一樣的制造過程來形成。因此，即便半導體器件2中，也在以高精度使源極區(qū)域14極薄化的同時，也以高精度使接觸區(qū)域13細微化。
圖9(b)所示的半導體器件3的基本構造與半導體器件I相同。但是，場板電極 26C與柵極電極22C對置的面各自平坦。另外，由溝槽20和與溝槽20相鄰的其他溝槽20 夾持的基底區(qū)域12的寬度比由溝槽20和其他溝槽20夾持的半導體層11的一部分的寬度寬。半導體器件3中，由溝槽20夾持的接觸區(qū)域13的寬度比半導體器件I中由溝槽20夾持的接觸區(qū)域13的寬度寬。
因此，半導體器件3與半導體器件I相比，載流子能經(jīng)接觸區(qū)域13向源極電極51 流過的效果增加。結果，半導體器件3的雪崩耐量比半導體器件I的雪崩耐量進一步增加。
另外，半導體器件I可由其他制造過程來制造。
圖10是用于說明涉及第I實施方式的半導體器件的制造過程的變形例的截面示意圖。
例如，圖2 (a)至圖7 (a)的制造過程相同，從圖7 (a)的狀態(tài)開始，向?qū)娱g絕緣膜30 實施蝕刻。該狀態(tài)示于圖10(a)中。
在圖10(a)中，示出柵極電極22A的上表面22u和接觸區(qū)域13的側面13w被包含 η型雜質(zhì)元素的層間絕緣膜30覆蓋的狀態(tài)。層間絕緣膜30的上表面30u與接觸區(qū)域13的上表面13u共面。接觸區(qū)域13的上表面13u露出。
接著，如圖10(b)所示，向?qū)娱g絕緣膜30實施急熱退火處理，將層間絕緣膜30中包含的η型雜質(zhì)元素導入接觸區(qū)域13的側面13w與基底區(qū)域12的表面12u的一部分。由此，將接觸區(qū)域13的側面13w與基底區(qū)域12的表面12u的一部分改性為η型源極區(qū)域14。
之后，如圖1所示，在電連接于半導體層11的漏極電極50與層間絕緣膜30上，形成連接于源極區(qū)域14和接觸區(qū)域13的源極電極51。利用這種制造過程也可形成涉及第I 實施方式的半導體器件I。
若經(jīng)過圖10所示的制造過程，則不像圖8示例的那樣對在接觸區(qū)域13的上表面 13u形成的源極區(qū)域14進行蝕刻，而形成源極區(qū)域14。
(第2實施方式)
圖11是涉及第2實施方式的半導體器件的截面示意圖。
涉及第2實施方式的半導體器件4的基本構造與半導體器件I相同。但是，半導體器件4中柵極電極22A與源極電極51電連接。并且，半導體器件4中，通過將源極區(qū)域 12中的ρ型雜質(zhì)濃度設定得低，從而例如將閾值電壓(Vth)設定為O.1V左右。
半導體器件4中，可將柵極電極22k和源極電極51設為陽極電極，將漏極電極50 設為陰極電極。即，半導體器件4可視為2端子構造的柵極自偏壓型二極管。
半導體器件4中，向陽極電極(柵極電極22A和源極電極51)施加正電位，向陰極電極(漏極電極50)施加負電位(正向偏壓)時，柵極絕緣膜21附近的基底區(qū)域12反轉(zhuǎn)， 在柵極絕緣膜21附近的基底區(qū)域12中形成溝道，在陽極電極與陰極電極之間流過電流。
另外，半導體器件4中，向陽極電極施加負電位，向陰極電極施加正電位(反向偏壓)時，柵極絕緣膜21附近的基底區(qū)域12中不形成溝道，在陽極電極與陰極電極之間不流過電流。當反向偏壓時，盡管通過基底區(qū)域12與半導體層11的界面(pn結面)流過微量電流，但該微量電流的電流值與正向偏壓時的電流相比極小。因此，半導體器件4示出良好的整流作用。另外，當反向偏壓時，因為向柵極電極22A施加負電位，所以在柵極絕緣膜21 附近的基底區(qū)域12中感應正電荷。因此，從pn結面延伸到基底區(qū)域12側的耗盡層難以到達源極區(qū)域14。由此,半導體器件4中難以引起所謂的穿通(Punch-through)。
另外，因為半導體器件4具備場板電極26A，所以能將半導體層11中含有的雜質(zhì)濃度設 定得高。因此，半導體層11的電阻率變低，二極管正向流過電流所需的電壓(正向電壓降(VF))變低。
另外，在半導體器件4中，通過將基底區(qū)域12中含有的雜質(zhì)濃度設定得更低，能形成常導通型二極管。根據(jù)常導通型半導體器件4，若向陽極電極施加正電位，則基底區(qū)域12 更強地反轉(zhuǎn)，流過溝道的電流進一步增加。因此，正向電壓降(VF)進一步降低。
(第3實施方式)
圖12 圖16是用于說明涉及第3實施方式的半導體器件的制造過程的截面示意圖。
在第3實施方式中，在形成場板電極26A之后，向半導體層11的上部I Iu導入ρ型雜質(zhì)元素。半導體層11的上部IlU例如定義為場板電極26Α上方的半導體層11的部分。
首先，準備上述圖5(a)的狀態(tài)。接著，如圖12(a)所示，與半導體層的背面Ilr的法線91非平行地將例如硼(B)等ρ型雜質(zhì)元素入射到半導體層11的上部llu。法線91與硼的入射方向所成的角Θ例如是O 70°。具體地，Θ為60°。
在圖12(a)所示的階段中，例如從圖的右側向左側方向，向由相鄰的溝槽20夾持的半導體11的上部IlU注入硼。在硼的注入中，調(diào)整硼的入射能量、劑量、入射角度等。并且，如圖12(b)所示，從圖的左側向右側方向，向由相鄰的溝槽20夾持的半導體11的上部 Ilu注入硼。此時的Θ是O 70°。具體地，Θ為60°。其他條件與圖12(a)所示的階段相同。
由此，在半導體層11的上部Ilu內(nèi)形成從半導體層11的上部Ilu的表面向半導體層10延伸的P型接觸區(qū)域16A。在第3實施方式中，通過控制Θ進行調(diào)整，使接觸區(qū)域 16A的下端16Ad比后述的基底區(qū)域12的下表面低。
接著，如圖13(a)所示，在溝槽20內(nèi)，在場板電極26A上隔著柵極絕緣膜21形成柵極電極22A。此時，形成柵極電極22A，使柵極電極22A的上表面22u比半導體層11的表面低。柵極電極22A的上表面22u的高度利用成膜時間或蝕刻來調(diào)整。
接著，如圖13(b)所示，向位置比柵極電極22A的下端高的半導體層11導入ρ型雜質(zhì)元素。由此，將位置比柵極電極22Α的下端高的半導體層11改性為ρ型基底區(qū)域12。 例如通過離子注入來向半導體層11中導入P型雜質(zhì)元素。這里，調(diào)整成基底區(qū)域12中包含的P型雜質(zhì)濃度比接觸區(qū)域16Α中包含的ρ型雜質(zhì)濃度低。
接著，如圖14(a)所示，通過向位置比柵極電極22Α的上表面22u高的基底區(qū)域12 進一步導入P型雜質(zhì)元素，從而將位置比柵極電極22A的上表面22u高的基底區(qū)域12改性為P+型接觸區(qū)域13。在該階段中，在被細微化的柱狀半導體層11的上部的全部區(qū)域中，形成濃度比源極區(qū)域14低的接觸區(qū)域13。調(diào)整成接觸區(qū)域13中包含的ρ型雜質(zhì)濃度比接觸區(qū)域16A中包含的ρ型雜質(zhì)濃度高。
之后，如圖14(b)所示，由包含η型雜質(zhì)元素的層間絕緣膜30覆蓋柵極電極22A 的上表面22u和接觸區(qū)域13的上表面13u和側面13w。層間絕緣膜30例如是包含磷(P) 的PSG膜。層間絕緣膜30中的磷(P)的雜質(zhì)濃度既可均勻，也可不均勻。例如，為了促進后述的磷(P)向接觸區(qū)域13內(nèi)的熱擴散，也可越是層間絕緣膜30與接觸區(qū)域13相接的一偵牝使用雜質(zhì)濃度越高的層間絕緣膜30。
接著，如圖15(a)所示，將層間絕緣膜30中包含的η型雜質(zhì)元素導入接觸區(qū)域13 的上表面13u和側面13w與基底區(qū)域12的表面12u的一部分中。例如，若對層間絕緣膜30 實施加熱處理，則層間絕緣膜30中包含的η型雜質(zhì)元素通過熱擴散，導入接觸區(qū)域13的上表面13u和側面13w中。并且，η型雜質(zhì)元素還導入基底區(qū)域12的表面12u的一部分中。 作為加熱處理，采用急 熱退火處理。由此，將接觸區(qū)域13的上表面13u和側面13w與基底區(qū)域12的表面12u的一部分改性為n+型源極區(qū)域14。
S卩，從層間絕緣膜30擴散磷(P)的部分的接觸區(qū)域13極性反轉(zhuǎn)，在該部分形成極薄的源極區(qū)域14。與此同時，在半導體層11的上部中央部分形成細微化后的接觸區(qū)域13。
接著，如圖15 (b)所示，例如通過濕蝕刻來蝕刻層間絕緣膜30，使在接觸區(qū)域13的上表面13u形成的源極區(qū)域14從層間絕緣膜30的上表面30u露出。
接著，如圖16 (a)所示，去除在接觸區(qū)域13的上表面13u形成的源極區(qū)域14，以便在接觸區(qū)域13的側面13w和基底區(qū)域12的表面12u的一部分中殘留源極區(qū)域14。在接觸區(qū)域13的上表面13u形成的源極區(qū)域14例如通過干蝕刻、濕蝕刻、CMP等去除。
通過去除在接觸區(qū)域13的上表面13u形成的源極區(qū)域14，從而在接觸區(qū)域13的側面13w和基底區(qū)域12的表面12u的一部分一體形成的源極區(qū)域14分離。另外，在該階段，層間絕緣膜30的上表面30u、源極區(qū)域14的上端14u和接觸區(qū)域13的上表面13u共面。
之后，如圖16(b)所示，形成電連接于半導體層11的漏極電極50、及在層間絕緣膜 30上連接于源極區(qū)域14和接觸區(qū)域13的源極電極51。由此，形成涉及第3實施方式的半導體器件5。
半導體器件5在具備半導體器件I的構成的同時，還具備連接于接觸區(qū)域13的ρ 型接觸區(qū)域16A。接觸區(qū)域16A從接觸區(qū)域13延伸到半導體層11側。接觸區(qū)域16A的下端16Ad與半導體層11的背面Ilr之間的距離比源極區(qū)域14的下端14d與半導體層11的背面Ilr之間的距離短。S卩，接觸區(qū)域16A的下端16Ad位于比源極區(qū)域14的下端14d低的位置。接觸區(qū)域16A中包含的ρ型雜質(zhì)濃度比接觸區(qū)域13中包含的ρ型雜質(zhì)濃度低，比基底區(qū)域12中包含的ρ型雜質(zhì)濃度高或為相同程度。
另外，半導體器件5中，接觸區(qū)域16A的下端16Ad與半導體層11的背面Ilr之間的距離比基底區(qū)域12的下表面與半導體層11的背面Ilr之間的距離短。即，半導體器件 5中，接觸區(qū)域16A突出到半導體層11。
根據(jù)第3實施方式，因為除接觸區(qū)域13外，還設置有用作載流子去除區(qū)域的接觸區(qū)域16A，所以空穴更容易通過接觸區(qū)域16A排出。由此，半導體器件5與半導體器件I相 t匕，雪崩耐量進一步增加。
另外，在第3實施方式中，形成接觸區(qū)域16A的定時不限于上述順序。
圖17和圖18是用于說明涉及第3實施方式的另一半導體器件的制造過程的截面示意圖。
首先，如圖17(a)所示，事先準備與圖6(b)相同的狀態(tài)。即，在半導體層11上，形成基底區(qū)域12和接觸區(qū)域13。
之后，如圖17(b)所示，對半導體層11的上部Ilu實施上述傾斜離子注入。由此， 在半導體層11的上部IlU內(nèi)形成從半導體層11的上部Ilu的表面向半導體層10延伸的接觸區(qū)域16A。另外，因為接觸區(qū)域16A的雜質(zhì)濃度比接觸區(qū)域13的雜質(zhì)濃度低，所以圖 17(b)中，用虛線表示接觸區(qū)域13內(nèi)的接觸區(qū)域16A。
之后，通過圖14(b)之后的制造過程來形成半導體器件5。通過這種順序，也可形成接觸區(qū)域16A。
另外，如圖18(a)所示，事先準備與圖6(a)相同的狀態(tài)。即，在半導體層11上事先形成基底區(qū)域12。
之后，如圖18(b)所示，對半導體層11的上部Ilu實施上述傾斜離子注入。由此， 在半導體層11的上部IlU內(nèi)形成從半導體層11的上部Ilu的表面向半導體層10延伸的接觸區(qū)域16A。之后，通過圖14(a)之后的制造過程來形成半導體器件5。通過這種順序， 也可形成接觸區(qū)域16A。
根據(jù)圖17和圖18所示的制造過程，即便為了實現(xiàn)基底區(qū)域12的活性化而實施熱處理(例如900 950°C )，也因為在該熱處理后經(jīng)過形成接觸區(qū)域16A的過程，所以接觸區(qū)域16A內(nèi)的雜質(zhì)元素不會被基底區(qū)域12的活性化處理熱擴散。
另外，存在利用PEP工序來形成接觸區(qū)域16A的方法。但是，若使用PEP工序，則制造工序會相應增加。另外，由溝槽20夾持的半導體層11是細柱狀。因此，若使用PEP工序，則有可能接觸區(qū)域16A的位置偏離目標位置。例如，有可能接觸區(qū)域16A會與基底區(qū)域 12的溝道重疊。另外，PEP工序后，在如圖13所示深深地形成接觸區(qū)域16A的下端16Ad的情況下，在離子注入的垂直入射(Θ =0° )中，需要3 4次的離子注入工序。另外，在垂直入射的離子注入中，為了深深地形成接觸區(qū)域16A的下端16Ad，有意增大底層結構(4 > 7° 7 )加速，所以有時產(chǎn)生離子的橫向散射。結果，MOS的閾值電壓(Vth)會變動。
相反，在第3實施方式中，不需要PEP工序。因此，接觸區(qū)域16A的位置不易偏差。 另外，當深深地形成接觸區(qū)域 16A的下端16d時，如圖12 (a) (b)所示，從左右共計2次的傾斜離子注入就足以。并且，雜質(zhì)元素通過硅的寬度為其1/2左右，所以散射的影響小。
(第4實施方式)
圖19是用于說明涉及第4實施方式的半導體器件的制造過程的截面示意圖。
在第4實施方式中，在形成場板電極26A之后，在半導體層11的上部Ilu導入ρ 型雜質(zhì)元素。
首先，準備上述圖5(a)的狀態(tài)。接著，如圖19(a)所示，與半導體層的背面Ilr的法線91非平行地將例如硼(B)等ρ型雜質(zhì)元素入射到半導體層11的上部llu。法線91與硼的入射方向所成的角Θ例如是O 70°。具體地，Θ為65°。
例如從圖的右側向左側的方向和從圖的左側向右側的方向，向由相鄰的溝槽20 夾持的半導體11的上部IlU注入硼。在硼的注入中，調(diào)整硼的入射能量、劑量、入射角度等。 此時的Θ設定得比第3實施方式的Θ小。
由此，在半導體層11的上部Ilu內(nèi)形成從半導體層11的上部Ilu的表面向半導體層10延伸的P型接觸區(qū)域16B。在第4實施方式中，通過控制Θ進行調(diào)整，使接觸區(qū)域 16B的下端16Bd比接觸區(qū)域16A的下端16Ad淺。
接著，經(jīng)與上述圖13(a)至圖16(a)同樣的過程，形成圖19(b)所示的半導體器件6。也可在半導體器件6中設置漏極電極50和源極電極51。
半導體器件6具備半導體器件I的構成，同時，還具備連接于接觸區(qū)域13的ρ型接觸區(qū)域16B。接觸區(qū)域16B從接觸區(qū)域13延伸到半導體層11偵彳。接觸區(qū)域16B的下端 16Bd與半導體層11的背面Ilr之間的距離比源極區(qū)域14的下端14d與半導體層11的背面Ilr之間的距離短。S卩，接觸區(qū)域16B的下端16Bd位于比源極區(qū)域14的下端14d低的位置。接觸區(qū)域16B中包含的ρ型雜質(zhì)濃度比接觸區(qū)域13中包含的ρ型雜質(zhì)濃度低，比基底區(qū)域12中包含的ρ型雜質(zhì)濃度高或為相同程度。
另外，半導體器件6中，接觸區(qū)域16B的下端16Bd與半導體層11的背面Ilr之間的距離與基底區(qū)域12的下表面與半導體層11的背面Ilr之間的距離大致相同。S卩，半導體器件6中，接觸區(qū)域16B的下端16Bd位于基底區(qū)域12的下表面。
根據(jù)第4實施方式，因為除接觸區(qū)域13外，還設置有用作載流子去除區(qū)域的接觸區(qū)域16B，所以空穴更容易通過接觸區(qū)域16B排出。由此，半導體器件6與半導體器件I相 t匕，雪崩耐量進一步增加。
另外，第4實施方式也如第3實施方式那樣，也可在形成接觸區(qū)域13或基底區(qū)域 12之后，向半導體層11的上部Ilu導入ρ型雜質(zhì)元素，形成接觸區(qū)域16B。
(第5實施方式)
圖20是用于說明涉及第5實施方式的半導體器件的制造過程的截面示意圖。
在第5實施方式中，在形成場板電極26A之 后，向半導體層11的上部Ilu導入ρ 型雜質(zhì)元素。
首先，準備上述圖5(a)的狀態(tài)。接著，如圖20(a)所示，與半導體層的背面Ilr的法線91非平行地將例如硼(B)等ρ型雜質(zhì)元素入射到半導體層11的上部llu。法線91與硼的入射方向所成的角Θ例如是O 70°。具體地，Θ為70°。即，在第3 第5實施方式中，以Θ為60。以上、70°以下的范圍實施傾斜離子注入。
例如從圖的右側向左側的方向和從圖的左側向右側的方向，向由相鄰的溝槽20 夾持的半導體11的上部IlU注入硼。在硼的注入中，調(diào)整硼的入射能量、劑量、入射角度等。此時的Θ設定得比第4實施方式的Θ小。
由此，在半導體層11的上部Ilu內(nèi)形成從半導體層11的上部Ilu的表面向半導體層10延伸的P型接觸區(qū)域16C。在第5實施方式中，通過控制Θ進行調(diào)整，使接觸區(qū)域 16C的下端16Cd比接觸區(qū)域16B的下端16Bd淺。
之后，經(jīng)與上述圖13(a)至圖16(a)同樣的過程，形成圖20(b)所示的半導體器件7。也可在半導體器件7中設置漏極電極50和源極電極51。
半導體器件7具備半導體器件I的構成，同時，還具備連接于接觸區(qū)域13的ρ型接觸區(qū)域16C。接觸區(qū)域16C從接觸區(qū)域13延伸到半導體層11側。接觸區(qū)域16C的下端 16Cd與半導體層11的背面Ilr之間的距離比源極區(qū)域14的下端14d與半導體層11的背面Ilr之間的距離短。S卩，接觸區(qū)域16C的下端16Cd位于比源極區(qū)域14的下端14d低的位置。接觸區(qū)域16C中包含的ρ型雜質(zhì)濃度比接觸區(qū)域13中包含的ρ型雜質(zhì)濃度低，比基底區(qū)域12中包含的ρ型雜質(zhì)濃度高或為相同程度。
另外，半導體器件7中，接觸區(qū)域16C的下端16Cd與半導體層11的背面Ilr之間的距離比基底區(qū)域12的下表面與半導體層11的背面Ilr之間的距離長。即，半導體器件 7中，接觸區(qū)域16C的下端16Cd位于基底區(qū)域12的下表面的上側。
根據(jù)第5實施方式，因為除接觸區(qū)域13外，還設置有用作載流子去除區(qū)域的接觸區(qū)域16C，所以空穴更容易通過接觸區(qū)域16C排出。由此，半導體器件7與半導體器件I相 t匕，雪崩耐量進一步增加。
另外，第5實施方式也如第3實施方式那樣，也可在形成接觸區(qū)域13或基底區(qū)域 12之后，向半導體層11的上部Ilu導入ρ型雜質(zhì)元素，形成接觸區(qū)域16C。
(第6實施方式)
圖21和圖22是用于說明涉及第6實施方式的半導體器件的制造過程的截面示意圖。
在第6實施方式中，如圖21(a)所示，準備上述圖20(a)的狀態(tài)。即，在基底區(qū)域 12內(nèi)形成接觸區(qū)域16C。之后，在第6實施方式中，不形成接觸區(qū)域13。
接著，如圖21 (b)所示，由包含η型雜質(zhì)元素的層間絕緣膜30覆蓋柵極電極22Α 的上表面和基底區(qū)域12。
接著，如圖22(a)所示，將層間絕緣膜30中包含的η型雜質(zhì)元素導入到基底區(qū)域 12的表面12u。例如，若對層間絕緣膜30實施加熱處理，則層間絕緣膜30中包含的η型雜質(zhì)元素通過熱擴散，導入到基底區(qū)域12的表面12u。作為加熱處理，采用急熱退火處理。由此，將基底區(qū)域12的表面12u改性為η+型源極區(qū)域14。
即，從層間絕緣膜30擴散磷(P)的部分的基底區(qū)域12極性反轉(zhuǎn)，在該部分形成極薄的源極區(qū)域14。
如圖22(b)所示，例如通過濕蝕刻來蝕刻層間絕緣膜30，再進一步去除源極區(qū)域 14的一部分，以在基底區(qū)域12的表面12u的一部分殘留源極區(qū)域14。源極區(qū)域14的一部分例如通過干蝕刻、濕蝕刻、CMP等去除。
通過去除源極區(qū)域14的一部分，在基底區(qū)域12的表面一體形成的源極區(qū)域14分離。另外，在該階段，層間絕緣膜30的上表面30u、源極區(qū)域14的上端14u共面。
利用這種制造過程形成半導體器件8。在半導體器件8中，在基底區(qū)域12的上側，接觸區(qū)域16與基底區(qū)域12相接。源極區(qū)域14對置于接觸區(qū)域16C的側面。也可在半導體器件8中設置漏極電極50與源極電極51。
半導體器件8構成為從半導體器件I的構成中去除接觸區(qū)域13，但具備接觸區(qū)域 16C來代替接觸區(qū)域13。接觸區(qū)域16C從基底區(qū)域12的表面延伸到半導體層11側。接觸區(qū)域16C的下端16Cd與半導體層11的背面Ilr之間的距離比源極區(qū)域14的下端14d 與半導體層11的背面Ilr之間的距離短。S卩，接觸區(qū)域16C的下端16Cd位于比源極區(qū)域 14的下端14d低的位置。接觸區(qū)域16C中包含的ρ型雜質(zhì)濃度比基底區(qū)域12中包含的 P型雜質(zhì)濃度高或為相同程度。例如，形成涉及第6實施方式的接觸區(qū)域16C時的劑量為IX IO17 (atoms/cm3)。
根據(jù)第6實施方式，因為設置有用作載流子去除區(qū)域的接觸區(qū)域16C，所以空穴容易通過接觸區(qū)域16C排出。由此，半導體器件8具有高的雪崩耐量。
以上參照具體例來說明了實施方式。但是，實施方式不限于這些具體例。即，本領域技術人員對這些具體例適當加以設計變更后的方案只要具備實施方式的特征，則也包含在實施方式的范圍中。上述各具體例具備的各要素及其配置、材料、條件、形狀、尺寸等是示例，不加以限定，可適當變更。
另外，上述各實施方式具備的各要素只要技術上可行，可復合，組合這些實施方式的方案只要包含實施方式的特征，則也包含在實施方式的范圍中。另外，在實施方式的思想范疇下，本領域技術人員能想到各種變更例及修正例，理解為這些變更例及修正例也屬于實施方式的范圍。
盡管已描述了特定實施方式，但這些實施方式僅以示例出現(xiàn)，不用于限制本發(fā)明的范圍。這里描述的新的發(fā)明實際上可以多種其他方式實施，并且，在不脫離本發(fā)明精神之下可對這里描述的實施方式進行不同的省略、替代和改變。下面的權利要求及其等同描述用于覆蓋落入本·發(fā)明范圍和精神中的這種方式或變更。
權利要求
1.一種半導體器件，具備 第I導電型的半導體層； 設置在所述半導體層上的第2導電型的基底區(qū)域； 設置在所述基底區(qū)域上的第2導電型的第I接觸區(qū)域； 柵極電極，隔著柵極絕緣膜，設置在貫通所述第I接觸區(qū)域和所述基底區(qū)域并到達所述半導體層的溝槽內(nèi)； 層間絕緣膜，設置在所述溝槽內(nèi)、所述柵極電極之上，包含第I導電型的雜質(zhì)元素； 第I導電型的源極區(qū)域，設置在所述層間絕緣膜與所述第I接觸區(qū)域之間，與所述層間絕緣膜的側面相接，延伸到所述基底區(qū)域的內(nèi)部； 與所述半導體層電連接的第I主電極；和 第2主電極，設置在所述層間絕緣膜上，與所述源極區(qū)域和所述第I接觸區(qū)域連接。
2.根據(jù)權利要求1所述的半導體器件，其特征在于， 所述源極區(qū)域中包含的第I導電型的雜質(zhì)元素與所述層間絕緣膜中包含的雜質(zhì)元素相同。
3.根據(jù)權利要求1所述的半導體器件，其特征在于， 所述源極區(qū)域的上端與所述半導體層的背面之間的距離比所述柵極電極的上表面與所述半導體層的背面之間的距離長。
4.根據(jù)權利要求1所述的半導體器件，其特征在于， 還具備場板電極，設置在所述溝槽內(nèi)、所述柵極電極之下，隔著場絕緣膜與所述半導體層對置。
5.根據(jù)權利要求4所述的半導體器件，其特征在于， 具有貫通所述第I接觸區(qū)域和所述基底區(qū)域的多個所述溝槽， 相鄰的2個所述溝槽間夾持的所述基底區(qū)域比與之相接的所述半導體層的一部分、即所述相鄰的2個所述溝槽間的所述半導體層的最小寬度寬。
6.根據(jù)權利要求1所述的半導體器件，其特征在于， 所述源極區(qū)域的下端與所述半導體層的所述背面之間的距離比所述第I接觸區(qū)域的下表面與所述半導體層的所述背面之間的距離短。
7.根據(jù)權利要求1所述的半導體器件，其特征在于， 所述層間絕緣膜的上表面、所述源極區(qū)域的上端和所述第I接觸區(qū)域的上表面共面。
8.根據(jù)權利要求1所述的半導體器件，其特征在于， 所述第I接觸區(qū)域中包含的第2導電型的雜質(zhì)濃度比所述源極區(qū)域中包含的第I導電型的雜質(zhì)濃度低。
9.根據(jù)權利要求1所述的半導體器件，其特征在于， 所述柵極電極與所述第2主電極電連接。
10.根據(jù)權利要求1所述的半導體器件，其特征在于， 還具備與所述第I接觸區(qū)域連接的第2導電型的第2接觸區(qū)域， 所述第2接觸區(qū)域從所述第I接觸區(qū)域延伸到所述半導體層側， 所述第2接觸區(qū)域的下端與所述半導體層的所述背面之間的距離比所述源極區(qū)域的下端與所述半導體層的所述背面之間的距離短。
11.根據(jù)權利要求10所述的半導體器件，其特征在于， 所述第2接觸區(qū)域的下端與所述半導體層的所述背面之間的距離比所述基底區(qū)域的下表面與所述半導體層的所述背面之間的距離短。
12.根據(jù)權利要求10所述的半導體器件，其特征在于， 所述第2接觸區(qū)域的下端與所述半導體層的所述背面之間的距離與所述基底區(qū)域的下表面與所述半導體層的所述背面之間的距離相同。
13.根據(jù)權利要求10所述的半導體器件，其特征在于， 所述第2接觸區(qū)域的下端與所述半導體層的所述背面之間的距離比所述基底區(qū)域的下表面與所述半導體層的所述背面之間的距離長。
14.根據(jù)權利要求10所述的半導體器件，其特征在于， 所述第2接觸區(qū)域中包含的第2導電型的雜質(zhì)濃度比所述第I接觸區(qū)域中包含的第2導電型的雜質(zhì)濃度低，比所述基底區(qū)域中包含的第2導電型的雜質(zhì)濃度高。
15.一種半導體器件的制造方法，具備如下工序 從第I導電型的半導體層的表面向內(nèi)部有選擇地形成溝槽的工序； 在所述溝槽內(nèi)隔著場板絕緣膜，形成場板電極的工序； 在所述溝槽內(nèi)、所述場板電極之上，隔著柵極絕緣膜形成柵極電極，以使得形成所述柵極電極時，所述柵極電極的上表面比所述半導體層的表面低的工序；通過向位置比所述柵極電極的下端高的所述半導體層導入第2導電型的雜質(zhì)元素，將位置比所述柵極電極的所述下端高的所述半導體層改性為第2導電型的基底區(qū)域的工序；通過向位置比所述柵極電極的所述上表面高的所述基底區(qū)域進一步導入第2導電型的所述雜質(zhì)元素，從而將位置比所述柵極電極的所述上表面高的所述基底區(qū)域改性為第2導電型的第I接觸區(qū)域的工序； 由包含第I導電型的雜質(zhì)元素的層間絕緣層覆蓋所述柵極電極的所述上表面和所述第I接觸區(qū)域的側面的工序； 通過將所述層間絕緣層中包含的第I導電型的所述雜質(zhì)元素導入所述第I接觸區(qū)域的所述側面與所述基底區(qū)域的表面的一部分，從而將所述第I接觸區(qū)域的所述側面與所述基底區(qū)域的所述表面的所述一部分改性為第I導電型的源極區(qū)域的工序；和 形成與所述半導體層電連接的第I主電極，并在所述層間絕緣層上形成與所述源極區(qū)域和所述第I接觸區(qū)域連接的第2主電極的工序。
16.一種半導體器件的制造方法，具備如下工序 從第I導電型的半導體層的表面向內(nèi)部有選擇地形成溝槽的工序； 在所述溝槽內(nèi)隔著場板絕緣膜，形成場板電極的工序； 在所述溝槽內(nèi)、所述場板電極上，隔著柵極絕緣膜形成柵極電極，以使得形成所述柵極電極時，所述柵極電極的上表面比所述半導體層的表面低的工序；通過向位置比所述柵極電極的下端高的所述半導體層導入第2導電型的雜質(zhì)元素，將位置比所述柵極電極的所述下端高的所述半導體層改性為第2導電型的基底區(qū)域的工序；通過向位置比所述柵極電極的所述上表面高的所述基底區(qū)域進一步導入第2導電型的所述雜質(zhì)元素，從而將位置比所述柵極電極的所述上表面高的所述基底區(qū)域改性為第2導電型的第I接觸區(qū)域的工序；由包含第I導電型的雜質(zhì)元素的層間絕緣層覆蓋所述柵極電極的所述上表面和所述第I接觸區(qū)域的上表面和側面的工序； 通過將所述層間絕緣層中包含的第I導電型的所述雜質(zhì)元素導入所述第I接觸區(qū)域的所述上表面和所述側面與所述基底區(qū)域的表面的一部分，從而將所述第I接觸區(qū)域的所述上表面和所述側面與所述基底區(qū)域的所述表面的所述一部分改性為第I導電型的源極區(qū)域的工序； 蝕刻所述層間絕緣層，使在所述第I接觸區(qū)域的所述上表面形成的所述源極區(qū)域從所述層間絕緣層的上表面突出的工序； 去除在所述第I接觸區(qū)域的所述上表面形成的所述源極區(qū)域，使得在所述第I接觸區(qū)域的所述側面和所述源極區(qū)域的所述表面的所述一部分殘留所述源極區(qū)域的工序；和 形成與所述半導體層電連接的第I主電極，在所述層間絕緣層上形成與所述源極區(qū)域和所述第I接觸區(qū)域連接的第2主電極的工序。
17.根據(jù)權利要求16所述的半導體器件的制造方法，其特征在于， 具備進一步形成連接于所述第I接觸區(qū)域、并延伸到所述半導體層側的第2導電型的第2接觸區(qū)域的工序。
18.根據(jù)權利要求17所述的半導體器件的制造方法，其特征在于， 在形成所述第I接觸區(qū)域或所述基底區(qū)域之后，通過向所述半導體層的上部導入第2導電型的雜質(zhì)元素，形成所述第2接觸區(qū)域。
19.根據(jù)權利要求18所述的半導體器件的制造方法，其特征在于， 與所述半導體層背面的法線非平行地向所述半導體層的所述上部射入所述第2導電型的雜質(zhì)元素。
20.根據(jù)權利要求19所述的半導體器件的制造方法，其特征在于， 相對于所述半導體層的所述背面的法線傾斜60°以上、70°以下，向所述半導體層的所述上部注入所述第2導電型的雜質(zhì)元素。
全文摘要
一種半導體器件，具備第1導電型的半導體層；設置在所述半導體層上的第2導電型的基底區(qū)域；設置在所述基底區(qū)域上的第2導電型的第1接觸區(qū)域；柵極電極，隔著柵極絕緣膜，設置在貫通所述第1接觸區(qū)域和所述基底區(qū)域并到達所述半導體層的溝槽內(nèi)；層間絕緣膜，設置在所述溝槽內(nèi)、所述柵極電極之上，包含第1導電型的雜質(zhì)元素；第1導電型的源極區(qū)域，設置在所述層間絕緣膜與所述第1接觸區(qū)域之間，與所述層間絕緣膜的側面相接，延伸到所述基底區(qū)域的內(nèi)部；與所述半導體層電連接的第1主電極；和第2主電極，設置在所述層間絕緣膜上，連接于所述源極區(qū)域和所述第1接觸區(qū)域。
文檔編號H01L21/28GK103022094SQ201210070748
公開日2013年4月3日 申請日期2012年3月16日 優(yōu)先權日2011年9月21日
發(fā)明者大田剛志, 西脅達也, 安原紀夫, 新井雅俊, 河野孝弘 申請人:株式會社東芝