專利名稱：一種相變隨機(jī)存儲(chǔ)器陣列與外圍電路芯片的集成方法
技術(shù)領(lǐng)域：
本發(fā)明屬于微納電子學(xué)技術(shù)領(lǐng)域，涉及相變隨機(jī)存儲(chǔ)器芯片，具體涉及相變隨機(jī)存儲(chǔ)器陣列與CMOS流片外圍電路芯片的集成方法。
背景技術(shù)：
近年來，F(xiàn)lash作為非易失性存儲(chǔ)器的代表，在日常生活中得到廣泛應(yīng)用，手機(jī)、MP3播放器、U盤、數(shù)碼照相機(jī)等產(chǎn)品中均可見其身影。但是由于Flash技術(shù)在持續(xù)縮小上有一定的局限性，而且信息讀取時(shí)間較慢，擦寫次數(shù)只有約IO5次左右，許多先進(jìn)的半導(dǎo)體制作商和科研機(jī)構(gòu)均投入下一代非易失性存儲(chǔ)器的研發(fā)中。目前主要研究的新型非易失存儲(chǔ)器有鐵電隨機(jī)存儲(chǔ)器、磁性隨機(jī)存儲(chǔ)器、相變隨機(jī)存儲(chǔ)器、聚合物存儲(chǔ)器、納米點(diǎn)存儲(chǔ)器等。與其它嵌入式存儲(chǔ)器相比，相變隨機(jī)存儲(chǔ)器利用相變材料在晶態(tài)與非晶態(tài)之間轉(zhuǎn)換時(shí)呈現(xiàn)出不同的電阻特性來存儲(chǔ)“0”和“I”的數(shù)據(jù)信息。它具有以下優(yōu)點(diǎn)(1)較高讀寫速率現(xiàn)階段的相變隨機(jī)存儲(chǔ)器數(shù)據(jù)讀取速度可Flash相當(dāng)，且讀取時(shí)不會(huì)對(duì)原始數(shù)據(jù)產(chǎn)生破壞性；而寫入時(shí)間僅為Flash的1/500。(2)高循環(huán)讀寫能力信息循環(huán)擦寫壽命高達(dá)IO12 IO13次，遠(yuǎn)優(yōu)于Flash的IO5次；且具有無限的信息循環(huán)讀取能力；(3)高的存儲(chǔ)密度1T1R的存儲(chǔ)單元結(jié)構(gòu)，使其尺寸易縮小特性，且其所用的相變材料非常少，均大大降低了存儲(chǔ)單元的尺寸；(4)優(yōu)良的器件尺寸持續(xù)縮小能力寫入時(shí)間和能耗可隨存儲(chǔ)單元尺寸的縮小而變小；且存儲(chǔ)單元尺寸僅受光刻技術(shù)限制，而不受其它材料等因素影響；(5)低的編程能耗寫入時(shí)的耗電量也不足Flash芯片的1/2，且操作電壓與其周邊CMOS邏輯電路的功耗兼容，這點(diǎn)與便攜式電子產(chǎn)品需首要考慮的；(6)工藝簡(jiǎn)單、成本低僅在CMOS工藝中增加2 4張掩模版，工藝成本低；(7)優(yōu)良的耐環(huán)境工作特性由于PCM是采用電阻變化來存儲(chǔ)信息的，因而具有優(yōu)良的抗輻射能力(抗輻射劑量> IMrad)、高低溫工作特性(-55 125C)、抗強(qiáng)振動(dòng)能力和抗電磁干擾能力；(8)高的CMOS邏輯電路嵌入能力。總之，與其它非易失性存儲(chǔ)器相比，相變隨機(jī)存儲(chǔ)器因依靠電阻率的變化來存儲(chǔ)的模式，能較好地滿足未來嵌入式存儲(chǔ)器在高速率讀取、高循環(huán)擦寫次數(shù)、低的功耗、器件可持續(xù)縮小、非易失性、與傳統(tǒng)CMOS工藝技術(shù)兼容性高、成本低等七方面的要求，可廣泛應(yīng)用于體積小、成本低，但對(duì)速度要求并非很高的便攜式電子中；同時(shí)因其具優(yōu)良的抗輻射、抗電磁干擾、抗振動(dòng)等能力，還可廣泛應(yīng)用于航空航天和國(guó)防軍事等高科技領(lǐng)域。所以相變隨機(jī)存儲(chǔ)器是近年來被視為最有研發(fā)價(jià)值和應(yīng)用潛力的下一代非易失存儲(chǔ)器的首選存儲(chǔ)器件。自2003年以來，ISA 一直認(rèn)為相變隨機(jī)存儲(chǔ)器是最有可能在45nm以下技術(shù)代取代SRAM、DRAM和Flash等當(dāng)今主流產(chǎn)品而成為未來商用主流非易失存儲(chǔ)器件。對(duì)相變隨機(jī)存儲(chǔ)器單元及陣列的研究已經(jīng)有較多人做過研究，如專利文獻(xiàn)CN1588613A是對(duì)一種納米相變存儲(chǔ)器器件單元制備的發(fā)明，專利文獻(xiàn)CN101232038A是對(duì)相變隨機(jī)存儲(chǔ)器陣列的結(jié)構(gòu)及制備工藝的發(fā)明。但是如果要將相變存儲(chǔ)器成品化，必須要與CMOS工藝結(jié)合起來，利用CMOS工藝制作外圍譯碼、讀、寫電路，并利用外圍電路對(duì)相變隨機(jī)存儲(chǔ)器陣列進(jìn)行譯碼、讀、寫的操作。這樣可以進(jìn)一步研究CMOS工藝與相變隨機(jī)存儲(chǔ)器陣列的兼容性、CMOS寄生效應(yīng)對(duì)相變隨機(jī)存儲(chǔ)器陣列的影響等問題，故對(duì)相變隨機(jī)存儲(chǔ)器陣列與基于CMOS工藝的外圍電路之間集成的研究就顯得尤為重要。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種相變隨機(jī)存儲(chǔ)器陣列與CMOS流片外圍電路芯片的集成方法，該方法可以直接利用外圍電路對(duì)相變隨機(jī)存儲(chǔ)器陣列進(jìn)行譯碼、讀、寫的操作。本發(fā)明提供的一種相變隨機(jī)存儲(chǔ)器陣列與C MOS流片外圍電路芯片的集成方法，其特征在于，該方法包括下述步驟第I步去除在外圍電路芯片上待集成相變隨機(jī)存儲(chǔ)器陣列的區(qū)域的鈍化層，所述待集成相變隨機(jī)存儲(chǔ)器陣列的區(qū)域?yàn)轫攲咏饘訇嚵?，或者頂層鎢塞陣列，或者頂層金屬陣列和頂層鎢塞陣列所在的區(qū)域；保留頂層金屬陣列，或者去掉頂層金屬陣列并保留頂層金屬陣列與次頂層金屬陣列之間的頂層鎢塞陣列；第2步在外圍電路芯片頂層表面待集成相變隨機(jī)存儲(chǔ)器陣列的區(qū)域以外的位置制作定標(biāo)符號(hào)；第3步將相變隨機(jī)存儲(chǔ)器陣列的下電極層制作在頂層金屬陣列或者頂層鎢塞陣列上面；第4步依次制作相變隨機(jī)存儲(chǔ)器陣列的其他各層，實(shí)現(xiàn)外圍電路芯片與存儲(chǔ)器陣列的集成。本發(fā)明方法可以將相變隨機(jī)存儲(chǔ)器陣列集成在CMOS流片外圍電路芯片上，利用外圍電路對(duì)相變隨機(jī)存儲(chǔ)器陣列進(jìn)行譯碼、讀、寫的操作。這樣可以進(jìn)一步研究CMOS工藝與相變隨機(jī)存儲(chǔ)器的兼容性、CMOS寄生效應(yīng)對(duì)相變隨機(jī)存儲(chǔ)器的影響等問題，對(duì)相變隨機(jī)存儲(chǔ)器走向?qū)嵱没?，商業(yè)化具有較大的意義。


圖I在CMOS流片外圍電路芯片上的待集成相變隨機(jī)存儲(chǔ)器陣列的區(qū)域去掉鈍化層的不意圖；圖2保留頂層金屬陣列或者去掉頂層金屬陣列保留頂層金屬陣列與次頂層金屬陣列之間的頂層鎢塞陣列的示意圖，其中，(a)保留頂層金屬陣列的示意圖；(b)去掉頂層金屬陣列保留頂層金屬陣列與次頂層金屬陣列之間的頂層鎢塞陣列的示意圖；圖3在外圍電路芯片頂層表面待集成相變隨機(jī)存儲(chǔ)器陣列的區(qū)域以外的位置制作定標(biāo)符號(hào)的示意圖；圖4將T字型、工字型、線型結(jié)構(gòu)相變隨機(jī)存儲(chǔ)器陣列制作在頂層鎢塞陣列上面的示意圖，其中，(a)將T字型結(jié)構(gòu)的相變隨機(jī)存儲(chǔ)器陣列制作在頂層鎢塞陣列上面的示意圖；(b)將工字型結(jié)構(gòu)的相變隨機(jī)存儲(chǔ)器陣列制作在頂層鎢塞陣列上面的示意圖；(c)將線型結(jié)構(gòu)的相變隨機(jī)存儲(chǔ)器陣列制作在頂層鎢塞陣列上面的示意圖。圖中標(biāo)號(hào)1—CMOS流片外圍電路芯片、2—待集成相變隨機(jī)存儲(chǔ)器陣列的區(qū)域、3——鈍化層、4——定標(biāo)符號(hào)、5——頂層鎢塞陣列、6——頂層金屬陣列、7——相變隨機(jī)存儲(chǔ)器陣列中的下電極層、8—相變隨機(jī)存儲(chǔ)器陣列中的絕緣層、9—相變隨機(jī)存儲(chǔ)器陣列中的相變層、10—相變隨機(jī)存儲(chǔ)器陣列中的上電極層。
具體實(shí)施例方式本發(fā)明方法能將相變隨機(jī)存儲(chǔ)器陣列集成在COMS流片外圍電路芯片上，利用CMOS工藝制作外圍電路來對(duì)相變隨機(jī)存儲(chǔ)器陣列進(jìn)行譯碼、讀、寫等操作。本發(fā)明方法對(duì)相變隨機(jī)存儲(chǔ)器陣列中的單元結(jié)構(gòu)沒有特殊限制，可以是包括T字型、工字型或線型在內(nèi)的各種結(jié)構(gòu)。這種處理方法的內(nèi)容如下1，在CMOS流片外圍電路芯片上的頂層金屬陣列或者頂層鎢塞陣列部分去掉鈍化層；保留頂層金屬陣列或者去掉頂層金屬陣列保留頂層金屬陣列與次頂層金屬陣列之間的 頂層鎢塞陣列。對(duì)于常規(guī)的芯片設(shè)計(jì)來說，在做完芯片之后需要在頂層鋪設(shè)鈍化層以防止下面金屬互連層的氧化等問題。但是由于要在外圍電路上面集成相變隨機(jī)存儲(chǔ)器陣列，則將待集成相變隨機(jī)存儲(chǔ)器陣列部分的鈍化層去掉，如圖1，以保證存儲(chǔ)器陣列能與下面的外圍電路集成。由于鎢具有良好的臺(tái)階覆蓋性，所以主要用來填充接觸孔。頂層金屬與次頂層金屬之間用鎢塞作為連接。在電路設(shè)計(jì)時(shí)，將頂層金屬及頂層鎢塞做成陣列形式，以便與相變隨機(jī)存儲(chǔ)器陣列集成。本發(fā)明有以下兩種處理方法(I)保留頂層金屬陣列，如圖2(a)；(2)去掉頂層金屬陣列，保留頂層金屬陣列與次頂層金屬之間的頂層鎢塞陣列，如圖 2 (b)。以上兩種方法均屬于本發(fā)明范圍之內(nèi)。第一種方法考慮到頂層金屬陣列面積比頂層鎢塞陣列面積較大，與相變隨機(jī)存儲(chǔ)器陣列的下電極層接觸性較好；第二種方法是去掉頂層金屬陣列，將相變隨機(jī)存儲(chǔ)器陣列的下電極直接制作在頂層金屬陣列與次頂層金屬陣列之間的頂層鎢塞陣列上，相當(dāng)于在CMOS工藝流程中減少一步工藝步驟，節(jié)約成本。頂層金屬陣列與頂層鎢塞陣列可以同時(shí)出現(xiàn)在外圍電路芯片上，可以通過成品測(cè)試來對(duì)比制作頂層金屬陣列后芯片的性能是否有提高。2，在外圍電路芯片頂層表面待集成相變隨機(jī)存儲(chǔ)器陣列的區(qū)域以外的位置制作定標(biāo)符號(hào)。對(duì)于常規(guī)的芯片來說，頂層做完鈍化層之后直接進(jìn)行芯片封裝，不需要在頂層表面制作定標(biāo)符號(hào)。本發(fā)明在外圍電路芯片頂層表面待集成相變隨機(jī)存儲(chǔ)器陣列的區(qū)域以外的位置制作定標(biāo)符號(hào)，如圖3。目的是將相變隨機(jī)存儲(chǔ)器陣列與外圍電路芯片上的頂層金屬陣列或者頂層鎢塞陣列對(duì)準(zhǔn)。3，將相變隨機(jī)存儲(chǔ)器陣列的下電極層制作在頂層金屬陣列上或者頂層鎢塞陣列上面，然后依次制作相變隨機(jī)存儲(chǔ)器陣列的其他各層，實(shí)現(xiàn)外圍電路芯片與存儲(chǔ)器陣列的集成。將相變隨機(jī)存儲(chǔ)器陣列的下電極層制作在頂層金屬陣列上或者頂層鎢塞陣列上面，然后依次制作相變隨機(jī)存儲(chǔ)器陣列的其他各層。相變隨機(jī)存儲(chǔ)器陣列的結(jié)構(gòu)包括T字型(如圖4(a))、工字型(如圖4(b))或線型(如圖4(c))在內(nèi)的各種結(jié)構(gòu)。
下面通過借助實(shí)施例更加詳細(xì)地說明本發(fā)明，但以下實(shí)施例僅是說明性的，本發(fā)明的保護(hù)范圍并不受這些實(shí)施例的限制。 實(shí)施例I : IM相變隨機(jī)存儲(chǔ)器芯片外圍電路采用中芯國(guó)際半導(dǎo)體制造公司(SMIC)的0. 18 iim工藝線制作而成；將CMOS流片外圍電路芯片I上需要集成相變隨機(jī)存儲(chǔ)器陣列2部分的鈍化層3去掉；芯片表面四個(gè)角均制作定標(biāo)符號(hào)4 ;無頂層金屬陣列6，只有頂層鎢塞陣列5 ;相變隨機(jī)存儲(chǔ)器陣列選擇T型結(jié)構(gòu)，存儲(chǔ)器陣列的下電極層7制作在頂層鎢塞陣列5上面。實(shí)施例2 512K相變隨機(jī)存儲(chǔ)器芯片外圍電路采用中芯國(guó)際半導(dǎo)體制造公司(SMIC)的0. 35 iim工藝線制作而成；將 CMOS流片外圍電路芯片I上需要集成相變隨機(jī)存儲(chǔ)器陣列2部分的鈍化層3去掉；芯片表面四個(gè)角均制作定標(biāo)符號(hào)4 ;有頂層金屬陣列6 ;相變隨機(jī)存儲(chǔ)器陣列選擇工字型結(jié)構(gòu)，存儲(chǔ)器陣列的下電極層7制作在在頂層金屬陣列6上邊。以上結(jié)合附圖和實(shí)施例描述了本發(fā)明的實(shí)施方式，實(shí)施例給出的工藝流程及器件結(jié)構(gòu)并不構(gòu)成對(duì)本發(fā)明的限制，本領(lǐng)域內(nèi)普通技術(shù)人員在所附權(quán)利要求的范圍內(nèi)作出的各種變形或者修改均在保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種相變隨機(jī)存儲(chǔ)器陣列與外圍電路芯片的集成方法，其特征在于，該方法包括下述步驟第I步去除在外圍電路芯片上待集成相變隨機(jī)存儲(chǔ)器陣列的區(qū)域的鈍化層，所述待集成相變隨機(jī)存儲(chǔ)器陣列的區(qū)域?yàn)轫攲咏饘訇嚵?，或者頂層鎢塞陣列，或者頂層金屬陣列和頂層鎢塞陣列所在的區(qū)域；保留頂層金屬陣列，或者去掉頂層金屬陣列并保留頂層金屬層與次頂層金屬層之間的頂層鎢塞陣列； 第2步在外圍電路芯片頂層表面待集成相變隨機(jī)存儲(chǔ)器陣列的區(qū)域以外的位置制作定標(biāo)符號(hào)； 第3步將相變隨機(jī)存儲(chǔ)器陣列的下電極層制作在頂層金屬陣列或者頂層鎢塞陣列上面； 第4步依次制作相變隨機(jī)存儲(chǔ)器陣列的其他各層，實(shí)現(xiàn)外圍電路芯片與存儲(chǔ)器陣列的集成。
2.根據(jù)權(quán)利要求I所述相變隨機(jī)存儲(chǔ)器陣列與外圍電路芯片的集成方法，其特征在于，相變隨機(jī)存儲(chǔ)器陣列的結(jié)構(gòu)包括T字型、工字型或線型在內(nèi)的各種結(jié)構(gòu)。
3.根據(jù)權(quán)利要求I所述相變隨機(jī)存儲(chǔ)器陣列與外圍電路芯片的集成方法，其特征在于，頂層金屬陣列與頂層鎢塞陣列同時(shí)出現(xiàn)在外圍電路芯片上。
4.根據(jù)權(quán)利要求I所述相變隨機(jī)存儲(chǔ)器陣列與外圍電路芯片的集成方法，其特征在于，通過成品測(cè)試來對(duì)比制作頂層金屬陣列后芯片的性能是否有提高。
全文摘要
本發(fā)明屬于微納電子學(xué)技術(shù)領(lǐng)域，涉及一種相變隨機(jī)存儲(chǔ)器陣列與CMOS流片外圍電路芯片的集成方法，包括將外圍電路芯片上頂層金屬陣列或/和頂層鎢塞陣列的鈍化層去掉；保留頂層金屬陣列，或去掉頂層金屬陣列并保留頂層金屬層與次頂層金屬層之間的頂層鎢塞陣列；外圍電路芯片頂層表面待集成存儲(chǔ)器陣列的區(qū)域以外的位置制作定標(biāo)符號(hào)；將存儲(chǔ)器陣列的下電極層制作在頂層金屬陣列或者頂層鎢塞陣列上面，然后依次制作存儲(chǔ)器陣列其他各層，實(shí)現(xiàn)外圍電路芯片與存儲(chǔ)器陣列的集成。這樣可以進(jìn)一步研究CMOS工藝與相變隨機(jī)存儲(chǔ)器的兼容性、CMOS寄生效應(yīng)對(duì)相變隨機(jī)存儲(chǔ)器的影響等問題，對(duì)相變隨機(jī)存儲(chǔ)器走向?qū)嵱没虡I(yè)化具有較大的意義。
文檔編號(hào)H01L21/82GK102637641SQ20121007422
公開日2012年8月15日 申請(qǐng)日期2012年3月20日 優(yōu)先權(quán)日2012年3月20日
發(fā)明者周嬌, 周文利, 繆向水 申請(qǐng)人:華中科技大學(xué)