專利名稱：提高浮體效應存儲單元寫入速度的側墻刻蝕方法
技術領域：
本發(fā)明涉及半導體制造領域，尤其涉及一種提高浮體效應存儲單元寫入速度的側墻刻蝕方法。
背景技術：
嵌入式動態(tài)存儲技術的發(fā)展使得大容量動態(tài)存儲器(DRAM)在目前的系統(tǒng)級芯片 (SOC)中應用的非常普遍。大容量嵌入式動態(tài)存儲器(EDRAM)只能通過嵌入技術來改善SOC 的帶寬以及降低SOC的功耗。傳統(tǒng)的嵌入式動態(tài)存儲器的每個存儲單元除了包括晶體管之外，還包括一個深溝槽電容器結構，電容器的深溝槽使得存儲單元的高度比其寬度大很多， 造成制造工藝困難。此外，嵌入式動態(tài)存儲器的制作工藝與CMOS (互補金屬氧化物半導體) 超大規(guī)模集成電路的制作工藝非常不兼容，限制了它在嵌入式SOC中的應用。浮體效應存儲單元(Floating Body Cell,即FBC)是一種有希望替代EDRAM的動態(tài)存儲器。FBC是利用浮體效應(Floating Body Effect，即FBE)的動態(tài)隨機存儲器單元， 其原理是利用絕緣體上娃(Silicon on Insulator,即SOI)器件中氧埋層(BOX)的隔離作用所帶來的浮體效應，將被隔離的浮體(Floating Body)作為存儲節(jié)點，實現寫“ I”和寫 “O”。圖IA IB為FBC的工作原理示意圖。以NMOS晶體管為例，請參照圖1A，在柵極 (G) 13和漏極⑶12端加正向偏壓，NMOS晶體管導通，由于NMOS晶體管內部橫向電場的作用，電子在漏極12附近與硅原子碰撞電離從而產生電子空穴對，其中一部分空穴被縱向電場掃入襯底11，形成襯底電流，又由于有氧埋層(BOX)的存在，襯底電流無法釋放，使得空穴作為浮體積聚，此時為第一種存儲狀態(tài)，可定義為寫“I”。寫“O”的情況如圖IB所示，在柵極13上施加正偏壓，在漏極12上施加負偏壓，通過PN結正向偏置，空穴從浮體發(fā)射到兩端的漏極12和源極14，此時為第二種存儲狀態(tài)，定義為寫“O”。由于襯底電荷的積聚，會改變NMOS晶體管器件的閾值電壓(Vt)，因此可以通過電流的大小感知閾值電壓的差異從而判斷寫“O”和寫“I”這兩種狀態(tài)，即實現讀操作。由于浮體效應存儲單元去掉了傳統(tǒng)DRAM中的電容器，其工藝流程完全與CMOS工藝兼容，同時可以構成密度更高的存儲器，因此有希望替代現有的傳統(tǒng)EDRAM應用于嵌入式系統(tǒng)芯片中。浮體效應存儲單元在寫“I”時，載流子一邊在襯底積聚，一邊會從源極慢慢的泄漏。寫“I”的速度由襯底電流的大小和積聚的載流子從源極泄漏的速度共同決定的。提高浮體效應存儲單兀的襯底電流，就可以提聞浮體效應存儲單兀的與入速度。此外，減少襯底積聚的載流子從源極泄漏，也可以達到提高浮體效應存儲單元寫入速度的目的。如圖2A 2C所示，通常工藝中，浮體效應存儲單元的側墻刻蝕工藝包括以下步驟首先，提供襯底21，所述襯底21包括源極區(qū)域和漏極區(qū)域，所述源極區(qū)域中形成有源極延伸區(qū)24，所述漏極區(qū)域中形成有漏極延伸區(qū)25，所述襯底21上形成有柵極結構 22，隨后在襯底21和柵極結構22上沉積形成側墻沉積層23，如圖2A所示；
接下來，采用各向異性的干法刻蝕工藝對側墻沉積層23進行刻蝕，以在源極區(qū)域上方形成源極側墻23a，在漏極區(qū)域上方形成漏極側墻23b，所述源極側墻23a和漏極側墻 23b為對稱結構，如圖2B所示；然后，如圖2C所示，進行源漏重摻雜以及退火工藝，在襯底中形成源極重摻雜區(qū) 241和漏極重摻雜區(qū)251,可以得知,源極重摻雜區(qū)241和漏極重摻雜區(qū)251的位置受源極側墻23a和漏極側墻23b的影響，即，源極重摻雜區(qū)241和漏極重摻雜區(qū)251中摻雜離子距離器件溝道的距離由側墻的寬度所決定。

發(fā)明內容
本發(fā)明的目的在于提供一種能夠有效提聞浮體效應存儲單兀與入速度的側墻刻蝕方法。為解決上述技術問題，本發(fā)明提供一種提高浮體效應存儲單元寫入速度的側墻刻蝕方法，所述方法包括提供襯底，所述襯底上形成有柵極結構，所述襯底包括源極區(qū)域和漏極區(qū)域；在所述襯底上形成側墻沉積層；在所述源極區(qū)域上方的側墻沉積層上形成光刻膠層；采用中性離子對漏極區(qū)域上方的側墻沉積層進行離子注入；去除所述光刻膠層，對所述側墻沉積層進行刻蝕，以在所述源極區(qū)域上方形成源極側墻，并在所述漏極區(qū)域上方形成漏極側墻，所述源極側墻的截面寬度大于所述漏極側墻的截面寬度。較佳的，在所述的提高浮體效應存儲單元寫入速度的側墻刻蝕方法中，所述中性離子為鍺離子或氙離子。本發(fā)明還提供一種半導體器件制造方法，包括在襯底上形成柵極結構，所述襯底包括源極區(qū)域和漏極區(qū)域；以所述柵極結構為掩膜，在柵極結構兩側的襯底內進行輕摻雜， 形成源極延伸區(qū)和漏極延伸區(qū)；在所述襯底上形成側墻沉積層；在所述源極區(qū)域上方的側墻沉積層上形成光刻膠層；采用中性離子對漏極區(qū)域上方的側墻沉積層進行離子注入；去除所述光刻膠層，對所述側墻沉積層進行刻蝕，以在所述源極區(qū)域上方形成源極側墻，在所述漏極區(qū)域上方形成漏極側墻，所述源極側墻的截面寬度大于所述漏極側墻的截面寬度； 進行源漏重摻雜以及退火工藝。較佳的，在所述的半導體器件制造方法中，所述中性離子為鍺離子或氙離子。本發(fā)明還提供一種半導體器件，包括襯底，所述襯底包括源極區(qū)域和漏極區(qū)域； 形成于所述襯底上的柵極結構；形成于所述源極區(qū)域上方的源極側墻以及形成于所述漏極區(qū)域上方的漏極側墻，所述源極側墻的截面寬度大于漏極側墻的截面寬度；形成于所述襯底中的源極重摻雜區(qū)和漏極重摻雜區(qū)，所述源極重摻雜區(qū)和漏極重摻雜區(qū)為非對稱結構， 所述漏極重摻雜區(qū)比源極重摻雜區(qū)更靠近溝道。本發(fā)明利用光刻膠覆蓋源極區(qū)域上方的側墻沉積層并采用中性離子對漏極區(qū)域上方的側墻沉積層進行離子注入，使得在側墻刻蝕工藝中對漏極區(qū)域上方的側墻沉積層的刻蝕速度要大于源極區(qū)域上方的側墻沉積層的刻蝕速度，刻蝕后漏極側墻的截面寬度相對較小，而源極側墻的截面寬度相對增大；在源漏重摻雜注入和退火工藝后，漏極重摻雜區(qū)的摻雜離子離溝道距離被拉近，源極重摻雜區(qū)的摻雜離子與溝道的距離被拉遠。在柵極加電壓后，漏極區(qū)域縱向電場加強，使得電離的空穴在更強的縱向電場作用下被掃入襯底，增加了襯底電流；另一方面降低了積聚載流子從源極重摻雜區(qū)的泄漏速度，從而提高了浮體效應存儲單元的寫入速度。


圖IA-圖IB為浮體動態(tài)隨機存儲單元寫“I”和“O”的示意圖；圖2A-圖2C為現有技術中側墻刻蝕方法中的器件剖面示意圖；圖3A-圖3F為本發(fā)明一具體實施例的側墻刻蝕方法中的器件剖面示意圖。
具體實施例方式為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結合附圖對本發(fā)明的具體實施方式
做詳細的說明。請參照圖3A-圖3C，浮體動態(tài)隨機存儲器工藝中可以采用NMOS器件作為浮體動態(tài)隨機存儲單元，本發(fā)明的提高浮體效應存儲單元寫入速度的側墻刻蝕方法，包括首先，如圖3A所示，在襯底31上形成柵極結構32，所述襯底包括源極區(qū)域和漏極區(qū)域，所述源極區(qū)域是指后續(xù)要形成源極延伸區(qū)和源極重摻雜區(qū)的區(qū)域，同理，所述漏極區(qū)域是指后續(xù)要形成漏極延伸區(qū)和漏極重摻雜區(qū)的區(qū)域；然后，如圖3B所示，以柵極結構32為掩膜，在柵極結構32兩側的襯底31內進行輕摻雜，形成源極延伸區(qū)33和漏極延伸區(qū)34 ；隨后，如圖3C所示，在上述襯底31和柵極結構32上形成側墻沉積層35，所述側墻沉積層35包括覆蓋在源極區(qū)域上方的側墻沉積層351以及覆蓋在漏極區(qū)域上方的側墻沉積層352，其中，側墻沉積層材質為氧化硅或氮化硅；接著，請參照圖3D，在源極區(qū)域上方的側墻沉積層351上覆蓋光刻膠層36，并采用中性離子對漏極區(qū)域上方的側墻沉積層352進行離子注入，其中所述中性離子可為鍺、氙等離子，本發(fā)明實施例采用鍺離子對漏極上方的側墻沉積層352進行離子注入，可以增加漏極區(qū)域上方的側墻沉積層352相對于源極區(qū)域上方的側墻沉積層351的刻蝕速率；接著，請參照圖3E，去除源極區(qū)域上方的光刻膠36，對側墻沉積層35進行側墻刻蝕。由于漏極區(qū)域上方的側墻沉積層352的刻蝕速率要高于源極區(qū)域上方的側墻沉積層 351的刻蝕速率，適當調節(jié)刻蝕機臺的側墻刻蝕菜單(recipe)，最終刻蝕后的側墻，在漏極的寬度會減小，在源極會增大，即源極側墻351A的寬度大于漏極側墻352A的寬度，本領域技術人員可通過有限次實驗獲知工藝菜單，在此不予限定；最后，請參照圖3F，對上述器件進行源漏重摻雜以及退火步驟，在源漏重摻雜以及退火工藝中，由于摻雜離子與器件溝道的距離由側墻的寬度所決定，因此摻雜后，漏極重摻雜區(qū)的摻雜離子與器件溝道的距離被拉近，在柵極加電壓后，漏端區(qū)域縱向電場加強，使得電離的空穴在更強的縱向電場作用下被掃入襯底，增加了襯底電流，而源極重摻雜區(qū)的摻雜離子與器件溝道的距離被拉遠，降低了襯底積聚的載流子從源極泄漏的速度。但由于源極側墻351A和漏極側墻352A的寬度之和保持不變，所以源漏重摻雜離子之間的距離保持不變。相應的，本發(fā)明還提供一種半導體器件，參考圖3F，所述半導體器件包括襯底31，所述襯底31包括源極區(qū)域和漏極區(qū)域；形成于所述襯底上的柵極結構32 ；
形成于所述源極區(qū)域上方的源極側墻351A以及形成于所述漏極區(qū)域上方的漏極側墻352A，所述源極側墻351A的截面寬度大于漏極側墻352A的截面寬度；形成于所述襯底31中的源極重摻雜區(qū)331和漏極重摻雜區(qū)341，所述源極重摻雜區(qū)331和漏極重摻雜區(qū)341為非對稱結構，所述漏極重摻雜區(qū)341比源極重摻雜區(qū)更靠近溝道331。由于漏極重摻雜區(qū)的摻雜離子與器件溝道的距離被拉近，從而提高了漏極溝道中的縱向電場，由橫向電場加速的載流子碰撞產生的電子空穴對，空穴會在更強的縱向電場作用下被掃入襯底，增大了襯底電流，另一方面，源極重摻雜區(qū)的摻雜離子與器件襯底的距離被拉遠，從而降低了積聚載流子從源極重摻雜區(qū)的泄漏速度。本發(fā)明通過改進側墻刻蝕工藝，提高了浮體效應存儲器單元的寫入速度。此外，由于在源極重摻雜區(qū)的重摻雜離子與溝道的距離被拉遠的同時，漏極重摻雜區(qū)的重摻雜離子與溝道的距離被拉近，總的源漏重摻雜離子之間的距離保持不變，因此器件的有效溝道長度(Effective Channel Length)基本保持不變,器件的其他性能得以保持。以上所述僅為本發(fā)明的較佳實施例，凡依本發(fā)明權利要求范例所作的均等變化與修飾，皆應屬于本發(fā)明權利要求涵蓋范圍。
權利要求
1.一種提高浮體效應存儲單元寫入速度的側墻刻蝕方法，其特征在于，包括提供襯底，所述襯底上形成有柵極結構，所述襯底包括源極區(qū)域和漏極區(qū)域；在所述襯底上形成側墻沉積層；在所述源極區(qū)域上方的側墻沉積層上形成光刻膠層；采用中性離子對漏極區(qū)域上方的側墻沉積層進行離子注入；去除所述光刻膠層，對所述側墻沉積層進行刻蝕，以在所述源極區(qū)域上方形成源極側墻，并在所述漏極區(qū)域上方形成漏極側墻，所述源極側墻的截面寬度大于所述漏極側墻的截面寬度。
2.如權利要求I所述的提高浮體效應存儲單元寫入速度的側墻刻蝕方法，其特征在于，所述中性離子為鍺離子或氙離子。
3.一種半導體器件制造方法，其特征在于，包括在襯底上形成柵極結構，所述襯底包括源極區(qū)域和漏極區(qū)域；以所述柵極結構為掩膜，在柵極結構兩側的襯底內進行輕摻雜，形成源極延伸區(qū)和漏極延伸區(qū)；在所述襯底上形成側墻沉積層；在所述源極區(qū)域上方的側墻沉積層上形成光刻膠層；采用中性離子對漏極區(qū)域上方的側墻沉積層進行離子注入；去除所述光刻膠層，并對所述側墻沉積層進行刻蝕，以在所述源極區(qū)域上方形成源極側墻，在所述漏極區(qū)域上方形成漏極側墻，所述源極側墻的截面寬度大于所述漏極側墻的截面寬度；進行源漏重摻雜以及退火工藝，形成源極重摻雜區(qū)和漏極重摻雜區(qū)，所述源極重摻雜區(qū)和漏極重摻雜區(qū)為非對稱結構，所述漏極重摻雜區(qū)比源極重摻雜區(qū)更靠近溝道。
4.如權利要求3所述的半導體器件制造方法，其特征在于，所述中性離子為鍺離子或氙離子。
5.一種半導體器件，其特征在于，包括襯底，所述襯底包括源極區(qū)域和漏極區(qū)域；形成于所述襯底上的柵極結構；形成于所述源極區(qū)域上方的源極側墻以及形成于所述漏極區(qū)域上方的漏極側墻，所述源極側墻的截面寬度大于漏極側墻的截面寬度；形成于所述襯底中的源極重摻雜區(qū)和漏極重摻雜區(qū)，所述源極重摻雜區(qū)和漏極重摻雜區(qū)為非對稱結構，所述漏極重摻雜區(qū)比源極重摻雜區(qū)更靠近溝道。
全文摘要
本發(fā)明公開了一種提高浮體效應存儲單元寫入速度的側墻刻蝕方法，通過采用中性離子對漏極區(qū)域上方的側墻進行離子注入，使得在側墻刻蝕工藝中對漏極區(qū)域上方的側墻薄膜刻蝕速度要大于源極區(qū)域上方的側墻薄膜的刻蝕速度，刻蝕后漏極區(qū)域上方的側墻寬度較小，而源極區(qū)域上方的側墻寬度較大；在源漏重摻雜注入和退火工藝后，漏極重摻雜區(qū)的摻雜離子離溝道距離被拉近，源極重摻雜區(qū)的摻雜離子與溝道的距離被拉遠，不僅提高了漏極溝道中的縱向電場，增大了襯底電流，而且降低了積聚載流子從源極重摻雜區(qū)的泄漏速度，從而提高了浮體效應存儲單元的寫入速度。
文檔編號H01L21/266GK102610501SQ20121008121
公開日2012年7月25日 申請日期2012年3月23日 優(yōu)先權日2012年3月23日
發(fā)明者俞柳江 申請人:上海華力微電子有限公司