專利名稱：超薄基板的封裝方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種基板的封裝方法，特別是一種適用于超薄、高密度的封裝基板，用于多組件整合復(fù)雜封裝的晶圓級(jí)封裝方法。
背景技術(shù)：
隨著IC芯片的積集度追趕著摩爾定律的飛快發(fā)展，相應(yīng)的封裝技術(shù)亦不斷地達(dá)到前所未有、創(chuàng)新的技術(shù)水準(zhǔn)。而在眾多創(chuàng)新出來的封裝技術(shù)當(dāng)中，晶圓級(jí)封裝(WLP，Wafer Level Packaging or CSP, Chip Scale Package)是 IC 芯片封裝的其中一種方式，也亦為具有指標(biāo)性視為革命性技術(shù)突破的一環(huán)。與先前的技術(shù)最大的不同點(diǎn)在于:晶圓級(jí)封裝的概念是直接在晶圓上進(jìn)行且完成集成電路封裝技術(shù)的制造，而非切割晶圓后再個(gè)別對(duì)IC芯片組裝的傳統(tǒng)封裝制程。晶圓級(jí)封裝后，IC芯片的尺寸與晶粒原有尺寸相同，因此業(yè)界亦稱謂晶圓級(jí)芯片尺寸封裝(WLCSP, Wafer Level Chip Scale Package)。但由于前述現(xiàn)有WLP尺寸限制了布局(layout)扇出(Fan-out)的范圍，因此現(xiàn)今業(yè)界亦發(fā)展出 Fan-out WLP,如:inf inion 的 eWLB (Embedded wafer level ballgrid array)的技術(shù)，或是 Renasas 的 SiWLP (System in Wafer-Level Package)與SMARFTI (SMArt chip connection with Feed-Through Interposer)的技術(shù)。請(qǐng)參考圖1A至圖1F，是用以說明扇出晶圓級(jí)封裝(FO-WLP)的簡(jiǎn)單示意圖。然即如前所述，目前業(yè)界所謂扇出晶圓級(jí)封裝并未有標(biāo)準(zhǔn)制程，各種相關(guān)技術(shù)間會(huì)略有所差異，但其技術(shù)概念大體上相同 。如圖1A，提供一暫時(shí)性載板100，以晶圓級(jí)封裝而言，此暫時(shí)性載板即可為一晶圓。如圖1B，在所述暫時(shí)性載板上制作多層線路，包括制作金屬層102、106的線路以及制作介電層104，在交替制作金屬層102、106與介電層104，以形成多層線路(即封裝IC芯片的多層基板)。在圖1B僅顯示部分以簡(jiǎn)化說明。實(shí)際上可能形成3至5層。如圖1C，在所述多層線路上表面形成多個(gè)焊墊層108 (Ball Pad Layer)，如圖1C中所示，焊墊層108透過導(dǎo)孔金屬110與下方多層線路的金屬層106連接。如圖1D，透過所述焊墊層108，對(duì)芯片150 (裸晶，Die)進(jìn)行封裝112，封裝112的方式例如為眾所周知的覆晶凸塊封裝(Flip chip bump bonding)或者是微凸塊焊接(MBB,micro bump bonding)或表面黏著球門陣列(SMT BGA, Surface Mount Ball Grid Array)封裝。如圖1E,接著,對(duì)已封裝完成的芯片進(jìn)行模封152 (Molding)。如圖1F，使完成模封的芯片150及多層線路與所述暫時(shí)性載板100分離后，對(duì)多層線路下表面進(jìn)行植球114(BGA Ball mounting)。前述關(guān)于扇出晶圓級(jí)封裝的說明為簡(jiǎn)化的描述，然基本概念皆為在晶圓100上制作多層線路，封裝芯片150后，自暫時(shí)性載板100 (晶圓)分離，再進(jìn)行切割制程(Dice orSigulation)，始完成個(gè)別IC芯片150的封裝。然，而前述封裝制程良率主要取決于其個(gè)別封裝構(gòu)成部分的良率的總和而決定。前述晶圓級(jí)封裝而言，必須先對(duì)整個(gè)晶圓100實(shí)施封裝(wafer molding)后,方能進(jìn)行切割制程(Dice or Sigulation)。而無法避免當(dāng)中的多層線路(即封裝IC芯片的多層基板)造成個(gè)別IC芯片封裝的失敗，仍需在切割制程(Diceor Sigulation)后才挑選出封裝合格的IC芯片。再者，以Renasas所提出的SMAFTI封裝方法,用于封裝內(nèi)存芯片(Memory Chip)及系統(tǒng)單芯片(SoC, System-0n-a-Chip)或邏輯芯片(Logic Chip)為例:
首先，在晶圓表面制作多層線路(FTI, Feed-Through Interposer),即所謂中介層； 對(duì)內(nèi)存芯片(Memory Chip)進(jìn)行封裝(bonding)；
對(duì)整個(gè)晶圓實(shí)施封裝(wafer molding)；
移除晶圓(Silicon Wafer)；
透過中介層(FTI, Feed-Through Interposer),對(duì)系統(tǒng)單芯片(SoC,System-0n-a-Chip)或邏輯芯片(Logic Chip)進(jìn)行封裝(bonding)。整個(gè)完成封裝的產(chǎn)品(封裝內(nèi)存芯片及系統(tǒng)單芯片或邏輯芯片)則采用球門陣列(BGA)以連接至外部的系統(tǒng)電路板(PCB)。封裝制程的整體良率主要取決于其各別構(gòu)成部分的良率的總和而決定。以前述為例即為1.制作多層線路(FTI, Feed-Through Interposer) ；2.封裝內(nèi)存芯片;3.封裝系統(tǒng)單芯片或邏輯芯片三個(gè)部分的良率。而以前述SMAFTI制程而言，多層線路(FTI, Feed-Through Interposer)的良率必然為封裝制程整體良率的其中一個(gè)主要因素并且無法避免。即便對(duì)多層線路(FTI，F(xiàn)eed-Through Interposer)先行測(cè)試，由于其是采用晶圓模封(wafer molding)。而無法選擇性地對(duì)個(gè)別IC芯片決定封裝(bonding)或者是模封(molding)。不僅對(duì)封裝制程整體良率的提升有所阻礙，更是導(dǎo)致成本無謂增加的主要因素。并且，前述晶圓級(jí)封裝的技術(shù)亦多僅限用于先對(duì)單一種裸晶進(jìn)行封裝(FlipChip)，目前封裝技術(shù)業(yè)界并未就超薄的軟性多層基板的封裝進(jìn)行多種組件整合封裝的應(yīng)用有具體的解決方案。并且，如前述晶圓級(jí)封裝中的多層基板先用以對(duì)系統(tǒng)單芯片(SoC，System-0n-a-Chip)或邏輯芯片(Logic Chip)進(jìn)行封裝(bonding)后,再利用多層基板的另外一側(cè)球門陣列(BGA)以連接至外部的系統(tǒng)電路板(PCB)，方完成整個(gè)封裝的產(chǎn)品。當(dāng)封裝制程的復(fù)雜度、整合密度不斷提高時(shí)，采用軟性多層基板的封裝制程也逐漸不斷地開發(fā)出更多封裝技術(shù)的可能性，已被視為未來次世代的封裝技術(shù)。若仍采用前述相同現(xiàn)有晶圓級(jí)封裝的制程概念，即存在無法對(duì)多層線路(FTI, Feed-Through Interposer)先行測(cè)試的缺點(diǎn)，同樣地?zé)o法實(shí)現(xiàn)先行完整測(cè)試。而因采用軟性多層基板的封裝制程能應(yīng)用于多組件整合復(fù)雜封裝的晶圓級(jí)封裝的優(yōu)點(diǎn)亦無從發(fā)揮起，也仍存在良率亟待提升的問題。是以，勢(shì)必需發(fā)展一軟性超薄基板封裝制程的全方位解決方案，針對(duì)測(cè)試、封裝、模封而完成成品的各制程步驟，提出一超薄基板的封裝及測(cè)試方法。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種超薄基板的封裝及測(cè)試方法，可先行測(cè)試多層基板，適用于復(fù)雜度高、整合密度高的封裝制程，不僅能提升晶圓級(jí)封裝制程的整體良率，更能有效地進(jìn)一步減少無謂的制作材料成本。
為實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案:
一種超薄基板的封裝方法，包括如下步驟:
提供一暫時(shí)性載板；
形成至少一層的金屬層及至少一層的介電層，用以制作所述超薄基板，所述超薄基板具有至少一個(gè)的封裝單元，用以封裝至少一個(gè)的芯片；
在所述超薄基板表面形成至少一個(gè)的焊墊層；
將所述超薄基板與所述暫時(shí)性載板分離；
對(duì)所述超薄基板進(jìn)行測(cè)試，用以汰選所述至少一個(gè)的封裝單元中具有缺陷的封裝單
元;
以模封板的尺寸為單位，切割所述超薄基板，用以篩選出不具有缺陷的封裝單元；
以不具有缺陷的所述封裝單元，各別以覆晶接合方式與所述芯片接合；以及 對(duì)所述模封板上已覆晶接合的所述芯片進(jìn)行模封。進(jìn)一步地，對(duì)所述超薄基板進(jìn)行測(cè)試的步驟中，包括以一夾持系統(tǒng)夾持所述超薄基板，同時(shí)至少露出所述超薄基板的上下表面的所述焊墊層的步驟，以進(jìn)行測(cè)試。進(jìn)一步地，在夾持所述超薄基板的步驟中，包括控制所述超薄基板所受張力及所述超薄基板的接觸電阻為一預(yù)定值的步驟。進(jìn)一步地，所述封裝單元透過所述焊墊層，以覆晶接合方式與所述芯片接合。進(jìn)一步地，所述模封采用移轉(zhuǎn)模封。進(jìn)一步地，在進(jìn)行所述模封的步驟后，還包括一對(duì)所述封裝單元各別與復(fù)數(shù)個(gè)錫球接合形成一球門陣列的步驟。進(jìn)一步地，在形成所述球門陣列的步驟后，還包括一以所述封裝單元為單位，切割所述模封板的步驟。進(jìn)一步地，在切割所述模封板的步驟后，還包括一各別對(duì)所述已模封的芯片進(jìn)行測(cè)試的步驟。進(jìn)一步地，在進(jìn)行所述模封的步驟前，還包括一對(duì)所述封裝單元各別與一球門陣列封裝組件接合的步驟，所述步驟是在所述封裝單元以覆晶接合方式與所述芯片接合的同一表面進(jìn)行。進(jìn)一步地，在進(jìn)行與所述球門陣列封裝組件接合的步驟前，進(jìn)一步包括對(duì)所述封裝單元進(jìn)行助焊劑或錫膏印刷的步驟。進(jìn)一步地，在不具有缺陷的所述封裝單元各別以覆晶接合方式與所述芯片接合的步驟前，還包括一對(duì)所述封裝單元各別與一球門陣列封裝組件接合的步驟。進(jìn)一步地，與所述球門陣列封裝組件接合的步驟是在所述封裝單元各別以覆晶接合方式與所述芯片接合的同一表面進(jìn)行。進(jìn)一步地，在不具有缺陷的所述封裝單元各別以覆晶接合方式與所述芯片接合的步驟中，同時(shí)還包括對(duì)所述封裝單元各別進(jìn)行與一球門陣列封裝組件接合的步驟，所述球門陣列封裝組件是在所述封裝單元，各別以覆晶接合方式與所述芯片接合的同一表面進(jìn)行接合。進(jìn)一步地，在以不具有缺陷的所述封裝單元各別以覆晶接合方式與所述芯片接合的步驟中，所述覆晶接合方式是以金凸塊進(jìn)行接合。 一種超薄基板的封裝方法，包括: 提供一暫時(shí)性載板；
形成至少一層的金屬層及至少一層的介電層，用以制作所述超薄基板，所述超薄基板具有至少一個(gè)的封裝單元，用以封裝至少一個(gè)的芯片；
在所述超薄基板表面形成至少一個(gè)的焊墊層；
將所述超薄基板與所述暫時(shí)性載板分離；
對(duì)所述超薄基板進(jìn)行測(cè)試，用以汰選所述至少一個(gè)的封裝單元中具有缺陷的封裝單
元;
以不具有缺陷的封裝單元，各別以覆晶接合方式與所述芯片接合；以及 對(duì)所述封裝單元各別與復(fù)數(shù)個(gè)錫球接合形成一球門陣列。進(jìn)一步地，對(duì)所述超薄基板進(jìn)行測(cè)試的步驟中，包括以一夾持系統(tǒng)夾持所述超薄基板，同時(shí)至少露出所述超薄基板的上下表面的所述焊墊層的步驟，以進(jìn)行測(cè)試。進(jìn)一步地，在夾持所述超薄基板的步驟中，包括控制所述超薄基板所受張力及所述超薄基板的接觸電阻為一預(yù)定值的步驟。進(jìn)一步地，所述封裝單元透過所述焊墊層，以覆晶接合方式與所述芯片接合。進(jìn)一步地，在以不具有缺陷的所述封裝單元，各別以覆晶接合方式與所述芯片接合的步驟中，所述覆晶接合方式是以金凸塊進(jìn)行接合。進(jìn)一步地，在以不具有缺陷的所述封裝單元，各別以覆晶接合方式與所述芯片接合的步驟前，包括一以一模封板的尺寸或所述封裝單元為單位，切割所述超薄基板，用以篩選出不具有缺陷的所述封裝單元的步驟。進(jìn)一步地，在以不具有缺陷的所述封裝單元，各別以覆晶接合方式與所述芯片接合的步驟后，包括一以一模封板的尺寸或所述封裝單元為單位，切割所述超薄基板，用以篩選出不具有缺陷的所述封裝單元的步驟。進(jìn)一步地，在對(duì)所述封裝單元各別與復(fù)數(shù)個(gè)錫球接合的步驟后，包括一以一模封板的尺寸或所述封裝單元為單位，切割所述超薄基板，用以篩選出不具有缺陷的所述封裝單元的步驟。本發(fā)明超薄基板的封裝方法可先行測(cè)試多層基板，適用于復(fù)雜度高、整合密度高的封裝制程，并且多采用移轉(zhuǎn)模封(Transfer Molding)，相較于現(xiàn)有技術(shù)，不僅能提升晶圓級(jí)封裝制程的整體良率，更能有效地進(jìn)一步減少無謂的制作成本的優(yōu)點(diǎn)。


圖1A至圖1F為表不現(xiàn)有晶圓級(jí)封裝的簡(jiǎn)單不意 圖2A至圖2D為表示本發(fā)明超薄基板的封裝方法前四個(gè)步驟的簡(jiǎn)單示意 圖3A至圖3D為本發(fā)明超薄基板在進(jìn)行封裝前以測(cè)探針卡進(jìn)行基板測(cè)試的簡(jiǎn)單示意
圖4為表示本發(fā)明超薄基板的封裝方法第一實(shí)施例的流程 圖5為表示本發(fā)明超薄基板的封裝方法第二實(shí)施例的流程 圖6為表示本發(fā)明超薄基板的封裝方法第三實(shí)施例的流程 圖7為表示本發(fā)明超薄基板的封裝方法第四實(shí)施例的流程 圖8為表示本發(fā)明超薄基板的封裝方法第五實(shí)施例的流程圖。主要組件符號(hào)說明: 100暫時(shí)性載板(晶圓)
102金屬層
104介電層
106金屬層
108焊墊層
110導(dǎo)孔金屬
112凸塊
114植球
150芯片(裸晶)
152模封
20超薄基板
200暫時(shí)性載板
202金屬層
204介電層
206金屬層
208導(dǎo)孔金屬
210焊墊層
300夾持系統(tǒng)
301夾持系統(tǒng)
302夾持系統(tǒng)
310外周部
311下挾持板
312上挾持板
313吸附孔
314下挾持板
315上挾持板 320挾持部 330調(diào)整彈簧
340緊固螺絲
341緊固螺絲 400探針卡 410測(cè)試針
SlOl-Sl 10 封裝方法第一實(shí)施例的步驟
S201-S211封裝方法第二實(shí)施例的步驟
S301-S311封裝方法第三實(shí)施例的步驟 S3011-S3081封裝方法第四實(shí)施例的步驟
S401-S411封裝方法第五實(shí)施例的步驟。
具體實(shí)施方式
請(qǐng)參考本發(fā)明圖2A至圖2D，為表示本發(fā)明超薄基板的封裝方法前四個(gè)步驟的簡(jiǎn)單示意圖。如圖2A所示，提供一暫時(shí)性載板200，以晶圓級(jí)封裝而言，此暫時(shí)性載板可為一晶圓。如圖2B所示，在所述暫時(shí)性載板上形成至少一層的金屬層及至少一層的介電層，于本發(fā)明中實(shí)施例中交替形成復(fù)數(shù)個(gè)金屬層202、206及復(fù)數(shù)個(gè)介電層204，用以制作本發(fā)明的超薄基板，超薄基板具有至少一個(gè)的封裝單元，如圖中所顯示為超薄基板中的單一個(gè)封裝單元，用以封裝單一個(gè)IC芯片。例如:以金屬剝離制程制作金屬層202、206的線路，以聚酰亞胺(polyimide)制作介電層204。交替制作金屬層202、206與介電層204,以形成多層線路(即用以封裝IC芯片的超薄基板)。并且利用形成的導(dǎo)孔金屬208連接金屬層202、206等的金屬線路。如圖2C所示，在超薄基板表面形成復(fù)數(shù)個(gè)焊墊層210 (Ball Pad)。如圖2D所示，將制作完成的超薄基板與暫時(shí)性載板100分離后，使焊墊層210 (Ball Pad)朝下，即能以覆晶接合方式與IC芯片接合。值得注意的是，本發(fā)明中所制作金屬層202，亦能作為焊墊層，因此利用本發(fā)明，可視電路設(shè)計(jì)所需亦能采用金屬層202以覆晶接合方式與IC芯片、其他封裝完成電子組件、被動(dòng)組件或外部電路等接合。相較于現(xiàn)有技術(shù)，本發(fā)明的制程彈性大，藉由本發(fā)明，封裝電路設(shè)計(jì)亦能更為靈活。接著，由于超薄基板已經(jīng)與暫時(shí)性載板100分離，因此能對(duì)超薄基板進(jìn)行完整的良率測(cè)試，即能汰選具有缺陷的封裝單元，予以標(biāo)記。以篩選出不具有缺陷的封裝單元，進(jìn)而提聞?wù)w封裝良率。如前述本發(fā)明在超薄基板制作完成后將從暫時(shí)性載板100上取下進(jìn)行測(cè)試，本發(fā)明多層基板厚度僅30至200um，一般常見厚度在50至IOOum的間，質(zhì)地非常的柔軟。因此測(cè)試方式也與前述現(xiàn)有晶圓級(jí)封裝迥異。前述現(xiàn)有晶圓級(jí)封裝由于具有穩(wěn)定的形體，因此僅需簡(jiǎn)單固定后即能采用一般飛針測(cè)試機(jī)(flying probe)或是板卡測(cè)試機(jī)(探針卡，probecard)進(jìn)行測(cè)試。然而，針對(duì)多層基板進(jìn)行測(cè)試的主要客體，即要找出的多層基板的主要電性缺陷為兩組線路網(wǎng)(net)短路、線路網(wǎng)斷路、線路電阻偏移以及線路結(jié)構(gòu)缺陷導(dǎo)致的潛在缺陷(latent fault)。本發(fā)明針對(duì)多層基板進(jìn)行的電性測(cè)試有電容法測(cè)試或是電阻法測(cè)試。電容法測(cè)試僅需一個(gè)測(cè)試接點(diǎn)。電容法測(cè)試即為比對(duì)待測(cè)線路網(wǎng)的電容值與正確線路網(wǎng)的電容值，若兩組線路網(wǎng)(net)短路，則待測(cè)線路網(wǎng)的電容值較高；若線路網(wǎng)斷路，則待測(cè)線路網(wǎng)的電容值將較低。但電容法測(cè)試的缺點(diǎn)在于無法量測(cè)線路電阻偏移，線路結(jié)構(gòu)缺陷導(dǎo)致的潛在缺陷(latent fault)。電阻法測(cè)試則必須有兩個(gè)接點(diǎn)。電阻法測(cè)試即為比對(duì)待測(cè)的線路網(wǎng)電阻值與正確線路網(wǎng)的電阻值，若兩組線路網(wǎng)(net)短路，將發(fā)現(xiàn)正常兩組線路網(wǎng)斷路變?yōu)橛须娮钄?shù)值；若線路網(wǎng)斷路，則將發(fā)現(xiàn)正常線路網(wǎng)的電阻數(shù)值變?yōu)閿嗦罚蝗艟€路電阻偏移，則能比對(duì)出與正常電阻值的偏移量；若有潛在缺陷(latent fault)，則能輸入高頻訊號(hào)偵測(cè)出高頻數(shù)值的變化。即能進(jìn)行所謂完整測(cè)試，提高多層基板的良率。而前述現(xiàn)有晶圓級(jí)封裝制程在以多層基板對(duì)裸晶封裝后，多層基板僅有單一面未覆蓋，若欲對(duì)多層基板單獨(dú)進(jìn)行測(cè)試，則僅電容法測(cè)試能采用，因?yàn)殡娙莘y(cè)試僅需單一測(cè)試接點(diǎn)，此亦實(shí)務(wù)上前述現(xiàn)有晶圓級(jí)封裝制程不會(huì)也無法先行對(duì)多層基板單獨(dú)進(jìn)行完整測(cè)試的原因，因?yàn)槿粢刃袑?duì)多層基板單獨(dú)進(jìn)行完整的測(cè)試，必需多層基板獨(dú)立存在、未與其他組件接合的狀態(tài)下，方能具備兩個(gè)接點(diǎn)進(jìn)行測(cè)試，且唯有電阻法測(cè)試方能實(shí)現(xiàn)完整的測(cè)試。是以本發(fā)明于此同時(shí)亦提出本發(fā)明超薄基板的測(cè)試方法。請(qǐng)參考本發(fā)明圖3A至圖3D為本發(fā)明超薄基板在進(jìn)行封裝前以測(cè)探針卡對(duì)超薄基板進(jìn)行完整的良率測(cè)試的簡(jiǎn)單示意圖。如圖3A的俯視圖、圖3B的側(cè)視圖所示，本發(fā)明對(duì)圖2D中的超薄基板20進(jìn)行測(cè)試前，由于如前述本發(fā)明超薄基板厚度僅30至200um，一般常見厚度在50至IOOum的間，質(zhì)地非常的柔軟，因此需利用夾持系統(tǒng)300。夾持系統(tǒng)300包括外周部310、挾持部320、調(diào)整彈簧330以及緊固螺絲340。外周部310為配合超薄基板的形狀制作而成的治具。挾持部320用以挾持超薄基板的邊緣。調(diào)整彈簧330可進(jìn)一步精確地調(diào)整超薄基板固定在外周部310內(nèi)的位置，并且配合緊固螺絲340，使夾持系統(tǒng)300給予超薄基板20適當(dāng)?shù)膹埩?，使超薄基?0受適當(dāng)張力，以利進(jìn)行測(cè)試。并且，前述張力必需控制得宜，為能使測(cè)試時(shí)，對(duì)超薄基板的接觸電阻在5ohm以下，較佳為1hm以下，夾持系統(tǒng)300必需使超薄基板20受一定張力。然而，超薄基板20所受的張力應(yīng)在O至40，000 N/m的間，較佳為0.1至1000 N/m。超薄基板所受張力的限制隨基板厚度與彈性系數(shù)(Young’s modules)而改變。變形量應(yīng)小于IOOOppm (每公分距離變形〈10 μ m)，以使探針卡400的測(cè)試針401能確實(shí)接觸超薄基板20的焊墊202等。目的不僅為能使測(cè)試時(shí)，對(duì)超薄基板的接觸電阻在5ohm以下,較佳為1hm以下,更由于若超薄基板所受張力超過前述限度，既可能造成其不可逆的形變，進(jìn)而導(dǎo)致內(nèi)部線路的損毀，超薄基板必需報(bào)廢。再者,軟性超薄基板經(jīng)過測(cè)試后,會(huì)于焊墊表面形成測(cè)試扎痕(probe mark),依照不同測(cè)試方法與下壓力量，測(cè)試扎痕的大小在5至50um,深度在IOOnm至3000nm的間，而如前述為能使探針卡400的測(cè)試針401能確實(shí)接觸超薄基板20的焊墊202等，此種測(cè)試扎痕于測(cè)試中是必然的現(xiàn)象。且由測(cè)試扎痕可觀察得的，測(cè)試扎痕過小，將造成接觸不良使測(cè)試失敗，測(cè)試扎痕過大，將會(huì)使焊墊表面損傷使接合面產(chǎn)生孔隙，使后續(xù)接合制程接合不良，甚至焊墊表面損傷后產(chǎn)生氧化物，導(dǎo)致接合面氧化降低接合強(qiáng)度。是以，依據(jù)本發(fā)明即能實(shí)現(xiàn)前述張力控制得宜，滿足軟性超薄基板的測(cè)試需前述電性、基板所受張力、避免焊墊表面損傷等諸多方技術(shù)層面的考慮。再者，如圖3C的側(cè)視圖所示，為本發(fā)明可采用另外一種夾持超薄基板的夾持系統(tǒng)301的示意圖。夾持系統(tǒng)301包括下挾持板311、上挾持板312以及緊固螺絲341。下挾持板311具有吸附孔313，可利用真空吸附(suction)的方式進(jìn)一步固定挾持在下挾持板311與上挾持板312的間的超薄基板20。再者，如圖3D的側(cè)視圖所示，為本發(fā)明可采用另外一種夾持超薄基板的夾持系統(tǒng)302的示意圖。夾持系統(tǒng)302包括下挾持板314、上挾持板315以及緊固螺絲341。與圖3C所示的夾持系統(tǒng)301不同的是，夾持系統(tǒng)302的下挾持板314與上挾持板315并非如下挾持板311與上挾持板312系完全中空露出超薄基板的一套挾持板。而是在超薄基板的切割道或防焊層覆蓋區(qū)域等無效區(qū)域同樣有挾持板，僅露出超薄基板所需測(cè)試區(qū)域的一套挾持板。下挾持板314亦可具有吸附孔313，可利用真空吸附(suction)的方式進(jìn)一步固定挾持在下挾持板314與上挾持板315的間的超薄基板20。本發(fā)明圖3A至圖3D雖以圓形為例，但本發(fā)明并未以此形狀為限定，本發(fā)明的夾持系統(tǒng)300能依照超薄基板的形狀所需，制作成長(zhǎng)方形或矩形皆可，本發(fā)明并未有特別的限定。請(qǐng)參考本發(fā)明圖2A至圖2D、圖3A至圖3D及圖4。圖4為表示本發(fā)明超薄基板的封裝方法第一實(shí)施例的流程圖。封裝方法主要分位兩個(gè)部份，裸晶接合與組件接合。裸晶接合(bare die bonding)例如可以采用覆晶封裝(Flip chip)或打線封裝(wire bonding)。組件接合則例如可以采用表面黏著封裝(Surface Mounting Tech., Thin Small OutlinePackage, Quad Flat No leads, Ball Grid Array)。以下詳細(xì)說明本發(fā)明超薄基板的封裝方法的各步驟。本發(fā)明的超薄基板的封裝方法的第一實(shí)施例包括:
步驟S101，如圖2A所示，提供一暫時(shí)性載板200 ；
步驟S102，如圖2B所示，在暫時(shí)性載板200上形成至少一層的金屬層及至少一層的介電層，于本發(fā)明中實(shí)施例中系交替形成復(fù)數(shù)個(gè)金屬層202、206及復(fù)數(shù)個(gè)介電層204，用以制作超薄基板，介電層204例如:能以聚酰亞胺(Polyimide)為材料，以旋轉(zhuǎn)涂布法(SpinCoating)而形成；金屬層202、206則以金屬剝離制程(Metal Lift Off)形成。所述超薄基板具有至少一個(gè)的封裝單元，用以封裝至少一個(gè)的芯片。在單一超薄基板封裝的芯片數(shù)目可以為單個(gè)或多個(gè)，多晶封裝例如可以為2維平面多顆封裝(Multi Chip Module)或3維堆棧多顆封裝(Stacking Packaging),在此實(shí)施例中以單晶封裝作說明；
步驟S103，如圖2C所示，在超薄基板表面形成復(fù)數(shù)個(gè)焊墊層210，圖2A至2D中所示為以一個(gè)封裝單元能藉由焊墊層210,如同圖1D中透過微凸塊焊接(MBB, micro bumpbonding)對(duì)一個(gè)芯片150 (裸晶，Die)進(jìn)行封裝；
步驟S104，如圖2D所示，將超薄基板與暫時(shí)性載板100分離；
步驟S105，如圖3A至圖3D所示，對(duì)所述超薄基板進(jìn)行測(cè)試，用以汰選具有缺陷的封裝單元；
步驟S106，接著在進(jìn)行芯片的覆晶接合(Flip Chip bonding)時(shí)，即以不具有缺陷的封裝單元透過所述焊墊層(Ball Pad),各別以覆晶接合(Flip Chip Bonding)方式與所述芯片接合，避免將良好的IC芯片接合封裝在測(cè)試結(jié)果具有缺陷的封裝單元上。前述覆晶接合封裝技術(shù)的封裝密度高，可以選擇金凸塊(Gold bump)覆晶接合,或是銅柱凸塊(copperpillar)覆晶接合,其中金凸塊(Gold bump)或金打線凸塊(Gold stud bump)覆晶接合不需要助焊劑且接合溫度低(130°C至200°C)，不易造成軟性的超薄基板變形。銅柱凸塊(copper pillar)覆晶接合則需要印刷助焊劑,亦適用于本發(fā)明；
步驟S107,對(duì)所述超薄基板上已覆晶接合的所述芯片進(jìn)行全體熱壓模封(Wafer LevelCompression Molding),在本發(fā)明此實(shí)施例中，此步驟所進(jìn)行的模封即為使所述IC芯片為成品的模封(Package Molding)；
步驟S108，對(duì)所述超薄基板具有所述焊墊層(Ball Pad)的另一表面，例如圖2D所示的金屬層202進(jìn)行植球(BGA Ball mounting)，進(jìn)行植球即為各別對(duì)所述封裝單元與復(fù)數(shù)個(gè)錫球進(jìn)行的接合，形成球門陣列，即所謂的球門陣列封裝(BGA Package)，或與外界的一球門陣列封裝組件進(jìn)行接合。此步驟中前述與錫球或組件接合的封裝技術(shù)的封裝密度較低，且在封裝接合前需錫膏(solder paste)或助焊劑(flux)的印刷。在此實(shí)施例中錫球的球門陣列在所述超薄基板(所述封裝單元)進(jìn)行裸晶的覆晶接合的另一表面進(jìn)行接合，但并非以此為限。本發(fā)明亦能在同一表面進(jìn)行裸晶接合后再實(shí)施與錫球的球門陣列的接合。并且，亦可先進(jìn)行錫球的球門陣列接合后，再進(jìn)行裸晶接合，或者同時(shí)進(jìn)行裸晶接合及錫球的球門陣列接合。前述與外界的一球門陣列封裝組件進(jìn)行的接合，亦能有以下的結(jié)構(gòu)變化，球門陣列封裝組件在所述超薄基板(所述封裝單元)進(jìn)行裸晶的覆晶接合的同一表面進(jìn)行接合，或者，本發(fā)明亦能在不同表面進(jìn)行裸晶接合后再實(shí)施球門陣列封裝組件接合。并且，亦可先進(jìn)行球門陣列封裝組件接合后，再進(jìn)行裸晶接合，或者同時(shí)進(jìn)行裸晶接合及球門陣列組件接合；
步驟S109，以所述封裝單元為單位，依照所述芯片的所述封裝單元(即模封；PackageMolding)的尺寸,切割( Dicing)所述超薄基板,使所述IC芯片即為封裝完成的成品；
步驟S110,各別對(duì)所述已模封(Package Molding)的芯片進(jìn)行測(cè)試(PKG Test)。請(qǐng)參考本發(fā)明圖2A至圖2D、圖3A至圖3D及圖5。圖5為表示本發(fā)明超薄基板的封裝方法第二實(shí)施例的流程圖。下述裸晶接合(bare die bonding)例如可以采用覆晶封裝(Flip chip)或打線封裝(wire bonding)。組件接合則例如可以采用表面黏著封裝(Surface Mounting Tech., Thin Small Outline Package, Quad Flat No leads, BallGrid Array)。以下詳細(xì)說明本發(fā)明超薄基板的封裝方法的各步驟。本發(fā)明的超薄基板的封裝方法的第二實(shí)施例包括:
步驟S201，如圖2A所示，提供一暫時(shí)性載板200 ；
步驟S202，如圖2B所示，形成至少一層的金屬層及至少一層的介電層，與本發(fā)明中實(shí)施例中系交替形成復(fù)數(shù)個(gè)金屬層202、206及復(fù)數(shù)個(gè)介電層204，用以制作超薄基板，介電層204例如:能以聚酰亞胺(Polyimide)為材料，以旋轉(zhuǎn)涂布法(Spin Coating)而形成 ’金屬層202、206則能以銅為材料，以金屬剝離制程(Metal Lift Off)形成。所述超薄基板具有至少一個(gè)個(gè)封裝單元，用以封裝至少一個(gè)的芯片。在單一超薄基板封裝的芯片數(shù)目可以為單個(gè)或多個(gè)，多晶封裝例如可以為2維平面多顆封裝(Multi Chip Module)或3維堆棧多顆封裝(Stacking Packaging),在此實(shí)施例中以單晶封裝作說明；
步驟S203，如圖2C所示，在超薄基板表面形成復(fù)數(shù)個(gè)焊墊層210，圖2A至2D中所示為以一個(gè)封裝單元能藉由焊墊層210,如同圖1D中透過微凸塊焊接(MBB, micro bumpbonding)對(duì)一個(gè)芯片150 (裸晶，Die)進(jìn)行封裝；
步驟S204，如圖2D所示，將超薄基板與暫時(shí)性載板100分離。本發(fā)明制作的超薄基板單一層的厚度可小于20 μ m甚至10 μ m，且由于介電層采用單一材質(zhì)，多層基板的各層間的應(yīng)力一致性高，較能避免超薄基板自暫時(shí)性載板100分離后發(fā)生翹曲的問題；
步驟S205，如圖3A至圖3D所示，對(duì)所述超薄基板進(jìn)行測(cè)試，用以汰選具有缺陷的封裝單元；
步驟S206，在此步驟進(jìn)行芯片的覆晶接合(Flip Chip bonding)時(shí)，即以不具有缺陷的封裝單元以覆晶接合(Flip Chip Bonding)方式與所述芯片接合。前述覆晶接合封裝技術(shù)的封裝密度高，可以選擇金凸塊(Gold bump)覆晶接合,或是銅柱凸塊(copper pillar)覆晶接合，其中金凸塊(Gold bump)或金打線凸塊(Gold stud bump)覆晶接合不需要助焊劑且接合溫度低(130°C至200°C)，不易造成軟性的超薄基板變形。銅柱凸塊(copperpillar)覆晶接合則需要印刷助焊劑，亦適用于本發(fā)明；
步驟S207,以模封板的尺寸(Molding Panel Size)為單位,切割(Dicing)所述超薄基板，請(qǐng)參見圖1E的模封152 (Molding)，所謂的模封板是指用樹酯材料將芯片組件以模封方式包覆住時(shí)，受限于單次模封可包覆的面積范圍不同，本發(fā)明將會(huì)切割超薄基板并固定于特定大小的金屬框架上，此金屬框架即為模封板，此面積大小即為模封板的尺寸，由于不同模封的制程方法對(duì)于模封模具大小限制有所不同，模封板的尺寸也有所不同；
步驟S208,對(duì)所述模封板(Molding Panel)上已覆晶接合的所述芯片進(jìn)行模封。在此步驟，本發(fā)明采用移轉(zhuǎn)模封(Transfer Molding)，且即為使所述IC芯片為成品的保護(hù)模封(Package Molding),相較晶圓級(jí)封裝的現(xiàn)有技術(shù)中，因采用晶圓大小的全體模封(WaferLevel Compression Molding),軟性多層基板特別是超薄基板非常容易發(fā)生翅曲的問題，并且大面積的模封樹酯也非常容易發(fā)生翹曲的問題，導(dǎo)致封裝體扭曲而報(bào)廢，由于本發(fā)明具有模封板的設(shè)計(jì)能采用精確度高的移轉(zhuǎn)模封(Transfer Molding)，因此能控制翹曲在很小的范圍內(nèi)，一般控制翹曲于60至500um范圍，較佳條件為10至300um ；
步驟S209，對(duì)所述超薄基板具有所述焊墊層(Ball Pad)的另一表面，例如圖2D所示的金屬層202進(jìn)行植球(BGA Ball mounting)，進(jìn)行植球即為各別對(duì)所述封裝單元與復(fù)數(shù)個(gè)錫球進(jìn)行的接合，形成錫球的球門陣列，即所謂的球門陣列封裝(BGA Package)，或與外界的一球門陣列封裝組件進(jìn)行接合，此步驟中前述與錫球或組件接合的封裝技術(shù)的封裝密度較低，且在封裝接合前需錫膏(solder paste)或助焊劑(flux)的印刷,在此實(shí)施例中錫球的球門陣列是在所述超薄基板(所述封裝單元)進(jìn)行裸晶的覆晶接合的另一表面進(jìn)行錫球的接合，但并非以此為限，本發(fā)明亦能在同一表面進(jìn)行裸晶接合后再實(shí)施與錫球的球門陣列的接合，并且，亦可先進(jìn)行錫球的球門陣列接合后，再進(jìn)行裸晶接合，或者同時(shí)進(jìn)行裸晶接合及錫球的球門陣列接合，前述與外界的一球門陣列封裝組件進(jìn)行的接合，亦的有以下的結(jié)構(gòu)變化，球門陣列封裝組件在所述超薄基板(所述封裝單元)進(jìn)行裸晶的覆晶接合的同一表面進(jìn)行接合，或者，本發(fā)明亦能在不同表面進(jìn)行裸晶接合后再實(shí)施球門陣列封裝組件接合，并且，亦可先進(jìn)行球門陣列封裝組件接合后，再進(jìn)行裸晶接合，或者同時(shí)進(jìn)行裸晶接合及球門陣列組件接合；
步驟S210，以所述封裝單元為單位，依照所述芯片的各別封裝單元的尺寸，切割所述模封板(Molding Panel)；
步驟S211,各別對(duì)所述已模封(Package Molding)的芯片進(jìn)行測(cè)試(PKG Test)。請(qǐng)參考本發(fā)明圖2A至圖2D、圖3A至圖3D及圖6。圖6為表示本發(fā)明超薄基板的封裝方法第三實(shí)施例的流程圖。裸晶接合(bare die bonding)例如可以采用覆晶封裝(Flip chip)或打線封裝(wire bonding)。組件接合則例如可以采用表面黏著封裝(Surface Mounting Tech., Thin Small Outline Package, Quad Flat No leads, BallGrid Array)。以下詳細(xì)說明本發(fā)明超薄基板的封裝方法的各步驟。本發(fā)明的超薄基板的封裝方法的第三實(shí)施例包括:
步驟S301，如圖2A所示，提供一暫時(shí)性載板200 ；
步驟S302，如圖2B所示，在在暫時(shí)性載板200上形成至少一層的金屬層及至少一層的介電層，于本發(fā)明中實(shí)施例中系交替形成復(fù)數(shù)個(gè)金屬層202、206及復(fù)數(shù)個(gè)介電層204，用以制作超薄基板，介電層204例如:能以旋轉(zhuǎn)涂布法(Spin Coating)制作；金屬層202、206則以金屬剝離制程(Metal Lift Off)制作。所述超薄基板具有至少一個(gè)的封裝單元，用以各別封裝至少一個(gè)的芯片。在單一超薄基板封裝的芯片數(shù)目可以為單個(gè)或多個(gè)，多晶封裝例如可以為2維平面多顆封裝(Multi Chip Module)或3維堆棧多顆封裝(StackingPackaging),于此實(shí)施例中以單晶封裝作說明；
步驟S303，如圖2C所示，在超薄基板表面形成復(fù)數(shù)個(gè)焊墊層210，圖2A至2D中所示以一個(gè)封裝單元能藉由焊墊層210,如同圖1D中透過微凸塊焊接(MBB, micro bump bonding)對(duì)一個(gè)芯片150 (裸晶，Die)進(jìn)行封裝；
步驟S304，如圖2D所示，將超薄基板與暫時(shí)性載板100分離。本發(fā)明制作的超薄基板單一層的厚度可小于20 μ m甚至10 μ m，且由于介電層采用單一材質(zhì)，多層基板的各層間的應(yīng)力一致性高，較能避超薄基板自暫時(shí)性載板100分離后發(fā)生翹曲的問題；
步驟S305，如圖3A至圖3D所示，對(duì)所述超薄基板進(jìn)行測(cè)試，用以汰選具有缺陷的封裝單元；
步驟S306,在本發(fā)明此實(shí)施例的此步驟中，以模封板的尺寸(Molding Panel Size)為單位，切割所述超薄基板，即先以篩選出不具有缺陷的封裝單元；
步驟S307，在此步驟進(jìn)行芯片的覆晶接合(Flip Chip bonding)時(shí)，即以不具有缺陷的所述封裝單元各別以覆晶接合(Flip Chip Bonding)方式與所述芯片接合。前述覆晶接合封裝技術(shù)的封裝密度高，可以選擇金凸塊(Gold bump)覆晶接合,或是銅柱凸塊(copperpillar)覆晶接合,其中金凸塊(Gold bump)或金打線凸塊(Gold stud bump)覆晶接合不需要助焊劑且接合溫度低(130°C至200°C)，不易造成軟性的超薄基板變形。銅柱凸塊(copper pillar)覆晶接合則需要印刷助焊劑,亦適用于本發(fā)明；
步驟S308,對(duì)所述模封板(Molding Panel)上已覆晶接合的所述芯片進(jìn)行模封,在此步驟，本發(fā)明采用移轉(zhuǎn)模封(Transfer Molding)，且此步驟的模封即為使所述IC芯片為成品的保護(hù)模封(Package Molding),相較晶圓級(jí)封裝的現(xiàn)有技術(shù)中，因采用全體模封(WaferLevel Compression Molding),軟性多層基板特別是超薄基板非常容易發(fā)生翅曲的問題，由于本發(fā)明能采用精確度高的移轉(zhuǎn)模封(Transfer Molding)，因此能控制翹曲在很小的范圍內(nèi)；
步驟S309，對(duì)所述超薄基板具有所述焊墊層(Ball Pad)的另一表面，例如圖2D所示的金屬層202進(jìn)行植球(BGA Ball mounting)，進(jìn)行植球即為各別對(duì)所述封裝單元與復(fù)數(shù)個(gè)錫球進(jìn)行的接合，形成球門陣列，即所謂的球門陣列封裝(BGA Package)，或與外界的一球門陣列封裝組件進(jìn)行接合。此步驟中前述與錫球或組件接合的封裝技術(shù)的封裝密度較低，且在封裝接合前需錫膏(solder paste)或助焊劑(flux)的印刷。在此實(shí)施例中錫球的球門陣列是在所述超薄基板(所述封裝單元)進(jìn)行裸晶的覆晶接合的另一表面進(jìn)行錫球的接合，但并非以此為限，本發(fā)明亦能在同一表面進(jìn)行裸晶接合后再實(shí)施與錫球的球門陣列的接合，并且，亦可先進(jìn)行錫球的球門陣列接合后，再進(jìn)行裸晶接合，或者同時(shí)進(jìn)行裸晶接合及錫球球門陣列接合；前述與外界的一球門陣列封裝組件進(jìn)行的接合，亦能有以下的結(jié)構(gòu)變化，球門陣列封裝組件在所述超薄基板(所述封裝單元)進(jìn)行裸晶的覆晶接合的同一表面進(jìn)行接合，或者，本發(fā)明亦能在不同表面進(jìn)行裸晶接合后再實(shí)施球門陣列封裝組件接合，并且，亦可先進(jìn)行球門陣列封裝組件接合后，再進(jìn)行裸晶接合，或者同時(shí)進(jìn)行裸晶接合及球門陣列組件接合；
步驟S310，以所述封裝單元為單位，依照所述芯片的各別封裝單元的尺寸，切割所述模封板(Molding Panel)；
步驟S311,各別對(duì)所述已模封(Package Molding)的芯片進(jìn)行測(cè)試(PKG Test)。請(qǐng)參考本發(fā)明圖2A至圖2D、圖3A至圖3D及圖7。圖7為表示本發(fā)明超薄基板的封裝方法第四實(shí)施例的流程圖。下述裸晶接合(bare die bonding)例如可以采用覆晶封裝(Flip chip)或打線封裝(wire bonding)。組件接合則例如可以采用表面黏著封裝(Surface Mounting Tech., Thin Small Outline Package, Quad Flat No leads, BallGrid Array)。以下詳細(xì)說明本發(fā)明超薄基板的封裝方法的各步驟。本發(fā)明的超薄基板的封裝方法的第四實(shí)施例包括:
步驟S3011，如圖2A所示，提供一暫時(shí)性載板200 ；
步驟S3021，如圖2B所示，在暫時(shí)性載板200上形成至少一層的金屬層及至少一層的介電層，與本發(fā)明中實(shí)施例中系交替形成復(fù)數(shù)個(gè)金屬層202、206及復(fù)數(shù)個(gè)介電層204，用以制作超薄基板，介電層204例如:能以旋轉(zhuǎn)涂布法(Spin Coating)制作;金屬層202、206則以金屬剝離制程(Metal Lift Off)制作。所述超薄基板具有至少一個(gè)的封裝單元，用以各別封裝至少一個(gè)的芯片。在單一超薄基板封裝的芯片數(shù)目可以為單個(gè)或多個(gè)，多晶封裝例如可以為2維平面多顆封裝(Multi Chip Module)或3維堆棧多顆封裝(StackingPackaging),在此實(shí)施例中以單晶封裝作說明；
步驟S3031，如圖2C所示，在超薄基板表面形成復(fù)數(shù)個(gè)焊墊層210，圖2A至2D中所示為以一個(gè)封裝單元能藉由焊墊層210,如同圖1D中透過微凸塊焊接(MBB, micro bumpbonding)對(duì)一個(gè)芯片150 (裸晶，Die)進(jìn)行封裝；
步驟S3041，如圖2D所示，將超薄基板與暫時(shí)性載板100分離。本發(fā)明制作的超薄基板單一層的厚度可小于20 μ m甚至10 μ m，且由于介電層采用單一材質(zhì)，多層基板的各層間的應(yīng)力一致性高，較能避超薄基板自暫時(shí)性載板100分離后發(fā)生翹曲的問題；
步驟S3051，如圖3A至圖3D所示，對(duì)所述超薄基板進(jìn)行測(cè)試，用以汰選具有缺陷的封裝單元；
步驟S3061,在本發(fā)明此實(shí)施例中,此步驟具可選擇性，即可以模封板的尺寸(MoldingPanel Size)或者封裝單元的尺寸為單位，切割所述超薄基板，即先以篩選出不具有缺陷的封裝單元，或者，亦可在執(zhí)行步驟S3051后即進(jìn)行下述步驟S3071，抑或，亦可在執(zhí)行步驟S3081后再進(jìn)行本步驟S3061 ；
步驟S3071，在此步驟進(jìn)行芯片的覆晶接合(Flip Chip bonding)時(shí)，即以不具有缺陷的所述封裝單元各別以覆晶接合(Flip Chip Bonding)方式與所述芯片接合。前述覆晶接合封裝技術(shù)的封裝密度高，可以選擇金凸塊(Gold bump)覆晶接合,或是銅柱凸塊(copperpillar)覆晶接合,其中金凸塊(Gold bump)或金打線凸塊(Gold stud bump)覆晶接合不需要助焊劑且接合溫度低(130°C至200°C)，不易造成軟性的超薄基板變形。銅柱凸塊(copper pillar)覆晶接合則需要印刷助焊劑,亦適用于本發(fā)明；
步驟S3081，對(duì)所述芯片各別進(jìn)行植球(BGA Ball mounting)，進(jìn)行植球即為各別對(duì)所述封裝單元與復(fù)數(shù)個(gè)錫球進(jìn)行的接合，形成球門陣列，即所謂的球門陣列封裝(BGAPackage)，此步驟中前述組件接合的封裝技術(shù)的封裝密度較低，且在封裝接合前需錫膏(solder paste)或助焊劑(flux)的印刷。在此實(shí)施例中錫球的球門陣列是封裝在所述超薄基板(所述封裝單元)進(jìn)行裸晶的覆晶接合的另一表面進(jìn)行錫球的接合。請(qǐng)參考本發(fā)明圖2A至圖2D、圖3A至圖3D及圖8。圖8為表示本發(fā)明超薄基板的封裝方法第五實(shí)施例的流程圖。下述裸晶接合(bare die bonding)例如可以采用覆晶封裝(Flip chip)或打線封裝(wire bonding)。組件接合則例如可以采用表面黏著封裝(Surface Mounting Tech., Thin Small Outline Package, Quad Flat No leads, BallGrid Array)。以下詳細(xì)說明本發(fā)明超薄基板的封裝方法的各步驟。本發(fā)明的超薄基板的封裝方法的第五實(shí)施例包括:
步驟S401，如圖2A所示，提供一暫時(shí)性載板200 ；
步驟S402，如圖2B所示，在暫時(shí)性載板200上形成至少一層的金屬層及至少一層的介電層，在本發(fā)明中實(shí)施例中系交替形成復(fù)數(shù)個(gè)金屬層202、206及復(fù)數(shù)個(gè)介電層204，用以制作超薄基板，所述超薄基板具有至少一個(gè)封裝單元，用以各別封裝至少一個(gè)芯片。在單一超薄基板封裝的芯片數(shù)目可以為單個(gè)或多個(gè)，多晶封裝例如可以為2維平面多顆封裝(MultiChip Module)或3維堆棧多顆封裝(Stacking Packaging),在此實(shí)施例中以單晶封裝作說明；
步驟S403，如圖2C所示，在超薄基板表面形成復(fù)數(shù)個(gè)焊墊層210，超薄基板的一個(gè)封裝單元如同圖1D中透過微凸塊焊接(MBB, micro bump bonding)對(duì)一個(gè)芯片150 (裸晶，Die)進(jìn)行封裝；
步驟S404，如圖2D所示，將超薄基板與暫時(shí)性載板100分離。本發(fā)明制作的超薄基板單一層的厚度可小于20 μ m甚至10 μ m，且由于介電層采用單一材質(zhì)，多層基板的各層間的應(yīng)力一致性高，較能避超薄基板自暫時(shí)性載板100分離后發(fā)生翹曲的問題；
步驟S405，如圖3A至圖3D所示，對(duì)所述超薄基板進(jìn)行測(cè)試，用以汰選具有缺陷的封裝單元；
步驟S406，在本發(fā)明此實(shí)施例的此步驟中，以封裝單元尺寸為單位，切割所述超薄基板，即先以篩選出不具有缺陷的封裝單元；
步驟S407,接著，以模封板尺寸(Molding Panel Size,亦即前述封裝單元尺寸)為單位，重組不具有缺陷的所述封裝單元后，各別以覆晶接合(Flip Chip bonding)方式與所述芯片接合。前述覆晶接合封裝技術(shù)的封裝密度高，可以選擇金凸塊(Gold bump)覆晶接合，或是銅柱凸塊(copper pillar)覆晶接合,其中金凸塊(Gold bump)或金打線凸塊(Goldstud bump)覆晶接合不需要助焊劑且接合溫度低(130°C至200°C)，不易造成軟性的超薄基板變形。銅柱凸塊(copper pillar)覆晶接合則需要印刷助焊劑,亦適用于本發(fā)明；
步驟S408，對(duì)所述模封板上已覆晶接合的所述芯片進(jìn)行模封(Molding)。在此步驟中，本發(fā)明采用移轉(zhuǎn)模封(Transfer Molding)，且此步驟的模封即為使所述IC芯片為成品的模封(Package Molding),由于本發(fā)明能采用精確度高的移轉(zhuǎn)模封(Transfer Molding),因此能有效控制軟性多層基板特別是超薄基板非常容易發(fā)生翹曲的問題；
步驟S409，對(duì)所述超薄基板具有所述焊墊層(Ball Pad)的另一表面，例如圖2D所示的金屬層202進(jìn)行植球(BGA Ball mounting)，進(jìn)行植球即為各別對(duì)所述封裝單元與復(fù)數(shù)個(gè)錫球進(jìn)行的接合，形成球門陣列，即所謂的球門陣列封裝(BGA Package)，或與外界的一球門陣列封裝組件進(jìn)行接合。此步驟中前述與錫球或組件接合的封裝技術(shù)的封裝密度較低，且在封裝接合前需錫膏(solder paste)或助焊劑(flux)的印刷。在此實(shí)施例中錫球的球門陣列是在所述超薄基板(所述封裝單元)進(jìn)行裸晶的覆晶接合的另一表面進(jìn)行錫球的接合，但并非以此為限，本發(fā)明亦能在同一表面進(jìn)行裸晶接合后再實(shí)施錫球的球門陣列接合。并且，亦可先進(jìn)行錫球的球門陣列接合后，再進(jìn)行裸晶接合，或者同時(shí)進(jìn)行裸晶接合及錫球的球門陣列接合；
前述與外界的一球門陣列封裝組件進(jìn)行的接合，亦能有以下的結(jié)構(gòu)變化，球門陣列封裝組件在所述超薄基板(所述封裝單元)進(jìn)行裸晶的覆晶接合的同一表面進(jìn)行接合，或者，本發(fā)明亦能在不同表面進(jìn)行裸晶接合后再實(shí)施球門陣列封裝組件接合。并且，亦可先進(jìn)行球門陣列封裝組件接合后，再進(jìn)行裸晶接合，或者同時(shí)進(jìn)行裸晶接合及球門陣列組件接合；
步驟S410，以所述封裝單元為單位，依照所述芯片的各別封裝單元的尺寸，切割所述模封板(Molding Panel Size)；
步驟S411,各別對(duì)所述已模封(Package Molding)的芯片進(jìn)行測(cè)試(PKG Test)。如前所述，封裝制程的整體良率主要取決于其各別構(gòu)成部分的良率的總和而決定。然因超薄基板的復(fù)雜度高，其整合密度亦漸高的趨勢(shì)下，發(fā)生缺陷而導(dǎo)致整體封裝后的IC芯片不合格失效的可能性也愈趨增加。而現(xiàn)有晶圓級(jí)封裝的技術(shù)中，超薄基板(例如前述SMAFTI的中介層)為連接、封裝內(nèi)存芯片與邏輯芯片的重要關(guān)鍵組件，但由于晶圓級(jí)封裝技術(shù)本身的制程限制，無法對(duì)多層基板先行測(cè)試后即能進(jìn)行預(yù)先篩選，仍需先對(duì)整個(gè)晶圓實(shí)施模封(wafer molding),進(jìn)行切割制程(Dice or Sigulation)切割制程(Dice orSigulation)后,方能挑選出封裝合格的IC芯片。就成本而言,超薄基板的制作成本僅為模封(Package Molding)制作成本的1/3，IC芯片的1/10。然若因超薄基板的缺陷而導(dǎo)致整體封裝后的IC芯片不合格失效，則所需付出的成本即僅非單單超薄基板的制作成本而已。是以，確有提升晶圓級(jí)封裝制程的整體良率，更能有效低進(jìn)一步減少無謂的制作材料成本的必要。并且，前述提及裸晶接合與組件接合的順序并未有特別的限定。一般而言多為進(jìn)行裸晶接合在先，后進(jìn)行組件接合。原因?yàn)槁憔Ы雍系募夹g(shù)多為不可逆的封裝制程，亦不會(huì)因后續(xù)制程所需升溫而脫焊。而如前述后進(jìn)行的組件接合在封裝接合前需錫膏(solderpaste)或助焊劑(flux)的印刷。若裸晶接合與組件接合在超薄基板的同一表面實(shí)施,為避開已完成封裝于超薄基板上的裸晶，此時(shí)即需采用所謂三維錫膏印刷，以具立體性、可覆蓋裸晶的印刷擋板，避免組件接合用的印刷錫膏接觸到已完成封裝的裸晶。若整體封裝密度較低，則可先行組件接合后再實(shí)施裸晶接合，即無需采用三維錫膏印刷，可簡(jiǎn)化封裝制程。再者，若裸晶接合可使用錫凸塊(solder bump)或頂部沾錫的銅柱凸塊(copper pillarbump)，以裸晶接合(覆晶接合)方式與組件接合(表面黏著接合)能以同時(shí)進(jìn)行的同一回焊制程(refolw)實(shí)現(xiàn)。亦即將裸晶與組件在同一步驟中，擺置在超薄基板上(尚未接合的狀態(tài))，經(jīng)由一次回焊制程，能使裸晶與組件同時(shí)與超薄基板接合，使封裝方法簡(jiǎn)化且提升封裝效率。并且，在前述所有實(shí)施例的各種封裝步驟中，固定超薄基板的方法亦可采用前述如圖3A至圖3D中進(jìn)行測(cè)試時(shí)所采用的夾持系統(tǒng)300-302。在封裝各步驟中，固定超薄基板的要求可不若進(jìn)行測(cè)試時(shí)有解除電阻及所受張力等諸多嚴(yán)格的要求，僅要能固定超薄基板，以利進(jìn)行封裝即可?？傃缘?，本發(fā)明的特色即在于制作超薄基板后，將超薄基板與暫時(shí)性載板(晶圓)分離，即實(shí)現(xiàn)先行測(cè)試多層基板的可能，再者，藉由本發(fā)明，不僅具備完善良率的技術(shù)特征，更由于測(cè)試、封裝等步驟的可彈性排程及有別于現(xiàn)有技術(shù)晶圓級(jí)封裝受限于晶圓上進(jìn)行封裝制程的各種缺點(diǎn)，因而采用本發(fā)明封裝及測(cè)試方法的電路設(shè)計(jì)亦能更為靈活。是以，本發(fā)明超薄基板的封裝及測(cè)試方法更提供了軟性超薄基板封裝制程的全方位解決方案，不僅適用于現(xiàn)今復(fù)雜度、整合密度要求日趨嚴(yán)密的封裝制程，不僅能提升晶圓級(jí)封裝制程的整體良率，更能有效低進(jìn)一步減少無謂的制作材料成本。雖然本發(fā)明已就較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的變更和潤(rùn)飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視后附的申請(qǐng)專利范圍所界定者為準(zhǔn)。
權(quán)利要求
1.一種超薄基板的封裝方法，包括: 提供一暫時(shí)性載板； 形成至少一層的金屬層及至少一層的介電層，用以制作所述超薄基板，所述超薄基板具有至少一個(gè)的封裝單元，用以封裝至少一個(gè)的芯片； 其特征在于，包括如下步驟: 在所述超薄基板表面形成至少一個(gè)的焊墊層； 將所述超薄基板與所述暫時(shí)性載板分離； 對(duì)所述超薄基板進(jìn)行測(cè)試，用以汰選所述至少一個(gè)的封裝單元中具有缺陷的封裝單元; 以模封板的尺寸為單位，切割所述超薄基板，用以篩選出不具有缺陷的封裝單元； 以不具有缺陷的所述封裝單元，各別以覆晶接合方式與所述芯片接合；以及 對(duì)所述模封板上已覆晶接合的所述芯片進(jìn)行模封。
2.如權(quán)利要求1所述的超薄基板的封裝方法，其特征在于，對(duì)所述超薄基板進(jìn)行測(cè)試的步驟中，進(jìn)一步包括以一夾持系統(tǒng)夾持所述超薄基板，同時(shí)至少露出所述超薄基板的上下表面的所述焊墊層的步驟，以進(jìn)行測(cè)試。
3.如權(quán)利要求2所述的超薄 基板的封裝方法，其特征在于，在夾持所述超薄基板的步驟中，進(jìn)一步包括控制所述超薄基板所受張力及所述超薄基板的接觸電阻為一預(yù)定值的步驟。
4.如權(quán)利要求1所述的超薄基板的封裝方法，其特征在于，所述封裝單元透過所述焊墊層，以覆晶接合方式與所述芯片接合。
5.如權(quán)利要求1所述的超薄基板的封裝方法，其特征在于，所述模封采用移轉(zhuǎn)模封。
6.如權(quán)利要求1所述的超薄基板的封裝方法，其特征在于，在進(jìn)行所述模封的步驟后，還包括一對(duì)所述封裝單元各別與復(fù)數(shù)個(gè)錫球接合形成一球門陣列的步驟。
7.如權(quán)利要求6所述的超薄基板的封裝方法，其特征在于，在形成所述球門陣列的步驟后，還包括一以所述封裝單元為單位，切割所述模封板的步驟。
8.如權(quán)利要求7所述的超薄基板的封裝方法，其特征在于，在切割所述模封板的步驟后，還包括一各別對(duì)所述已模封的芯片進(jìn)行測(cè)試的步驟。
9.如權(quán)利要求1所述的超薄基板的封裝方法，其特征在于，在進(jìn)行所述模封的步驟前，還包括一對(duì)所述封裝單元各別與一球門陣列封裝組件接合的步驟，所述步驟是在所述封裝單元以覆晶接合方式與所述芯片接合的同一表面進(jìn)行。
10..如權(quán)利要求9所述的超薄基板的封裝方法，其特征在于，在進(jìn)行與所述球門陣列封裝組件接合的步驟前，進(jìn)一步包括對(duì)所述封裝單元進(jìn)行助焊劑或錫膏印刷的步驟。
11..如權(quán)利要求1所述的超薄基板的封裝方法，其特征在于，在不具有缺陷的所述封裝單元各別以覆晶接合方式與所述芯片接合的步驟前，還包括一對(duì)所述封裝單元各別與一球門陣列封裝組件接合的步驟。
12..如權(quán)利要求11所述的超薄基板的封裝方法，其特征在于，與所述球門陣列封裝組件接合的步驟是在所述封裝單元各別以覆晶接合方式與所述芯片接合的同一表面進(jìn)行。
13..如權(quán)利要求1所述的超薄基板的封裝方法，其特征在于，在不具有缺陷的所述封裝單元各別以覆晶接合方式與所述芯片接合的步驟中，同時(shí)還包括對(duì)所述封裝單元各別進(jìn)行與一球門陣列封裝組件接合的步驟，所述球門陣列封裝組件是在所述封裝單元，各別以覆晶接合方式與所述芯片接合的同一表面進(jìn)行接合。
14..如權(quán)利要求1所述的超薄基板的封裝方法，其特征在于，在以不具有缺陷的所述封裝單元各別以覆晶接合方式與所述芯片接合的步驟中，所述覆晶接合方式是以金凸塊進(jìn)行接合。
15.一種超薄基板的封裝方法，包括: 提供一暫時(shí)性載板； 形成至少一層的金屬層及至少一層的介電層，用以制作所述超薄基板，所述超薄基板具有至少一個(gè)的封裝單元，用以封裝至少一個(gè)的芯片； 其特征在于，包括如下步驟: 在所述超薄基板表面形成至少一個(gè)的焊墊層； 將所述超薄基板與所述暫時(shí)性載板分離； 對(duì)所述超薄基板進(jìn)行測(cè)試，用以汰選所述至少一個(gè)的封裝單元中具有缺陷的封裝單元; 以不具有缺陷的封裝單元，各別以覆晶接合方式與所述芯片接合；以及 對(duì)所述封裝單元各別與復(fù)數(shù)個(gè)錫球接合形成一球門陣列。
16..如權(quán)利要求15所述的超薄基板的封裝方法，其特征在于，對(duì)所述超薄基板進(jìn)行測(cè)試的步驟中，進(jìn)一步包括以一夾持系統(tǒng)夾持所述超薄基板，同時(shí)至少露出所述超薄基板的上下表面的所述焊墊層的步驟，以進(jìn)行測(cè)試。
17.如權(quán)利要求16所述的超薄基板的封裝方法，其特征在于，在夾持所述超薄基板的步驟中，進(jìn)一步包括控制所述超薄基板所受張力及所述超薄基板的接觸電阻為一預(yù)定值的步驟。
18..如權(quán)利要求15所述的超薄基板的封裝方法，其特征在于，所述封裝單元透過所述焊墊層，以覆晶接合方式與所述芯片接合。
19..如權(quán)利要求15所述的超薄基板的封裝方法，其特征在于，在以不具有缺陷的所述封裝單元，各別以覆晶接合方式與所述芯片接合的步驟中，所述覆晶接合方式是以金凸塊進(jìn)行接合。
20..如權(quán)利要求15所述的超薄基板的封裝方法，其特征在于，在以不具有缺陷的所述封裝單元，各別以覆晶接合方式與所述芯片接合的步驟前，進(jìn)一步包括一以一模封板的尺寸或所述封裝單元為單位，切割所述超薄基板，用以篩選出不具有缺陷的所述封裝單元的步驟。
21..如權(quán)利要求15所述的超薄基板的封裝方法，其特征在于，在以不具有缺陷的所述封裝單元，各別以覆晶接合方式與所述芯片接合的步驟后，進(jìn)一步包括一以一模封板的尺寸或所述封裝單元為單位，切割所述超薄基板，用以篩選出不具有缺陷的所述封裝單元的步驟。
22..如權(quán)利要求15所述的超薄基板的封裝方法，其特征在于，在對(duì)所述封裝單元各別與復(fù)數(shù)個(gè)錫球接合的步驟后，進(jìn)一步包括一以一模封板的尺寸或所述封裝單元為單位，切割所述超薄基板，用以篩選出不具有缺陷的所述封裝單元的步驟。
全文摘要
一種超薄基板的封裝方法，提供一暫時(shí)性載板，形成至少一層的金屬層及至少一層的介電層，用以制作所述超薄基板，所述超薄基板具有至少一個(gè)的封裝單元，用以封裝至少一個(gè)的芯片。在所述超薄基板表面形成至少一個(gè)的焊墊層，將所述超薄基板與所述暫時(shí)性載板分離，對(duì)所述超薄基板進(jìn)行測(cè)試，用以汰選所述至少一個(gè)的封裝單元中具有缺陷的封裝單元，以不具有缺陷的封裝單元各別以覆晶接合方式與所述芯片接合。是以，能提高整體封裝制程的良率，且減少無謂的制作材料成本。
文檔編號(hào)H01L21/50GK103187319SQ20121008855
公開日2013年7月3日 申請(qǐng)日期2012年3月30日 優(yōu)先權(quán)日2011年12月28日
發(fā)明者古永延, 施瑩哲 申請(qǐng)人:巨擘科技股份有限公司