專利名稱：Esd器件制造方法、esd器件以及電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，更具體地說，本發(fā)明涉及一種ESD器件制造方法、通過該ESD器件制造方法制成的ESD器件、以及配置了該ESD器件的電子設(shè)備。
背景技術(shù)：
隨著集成電路制造下藝水平進(jìn)入集成電路線寬的深亞微米時(shí)代，集成電路中的MOS元件都采用LDD(Lightly Doped Drain)結(jié)構(gòu)，并且硅化物工藝已廣泛應(yīng)用于MOS元件的擴(kuò)散層上，同時(shí)為了降低柵極多晶的擴(kuò)散串聯(lián)電阻，采用了多晶化合物的制造上藝。此外隨著集成電路元件的縮小，MOS元件的柵極氧化層厚度越來越薄，這些制造工藝的改進(jìn)可大幅度提高集成電路內(nèi)部的運(yùn)算速度，并可提高電路的集成度。但是這些工藝的改進(jìn)帶來了一個(gè)很大的弊端，即深亞微米集成電路更容易遭受到靜電沖擊而失效，從而造成產(chǎn)品的可靠性下降。靜電在芯片的制造、封裝、測試和使用過程中無處小在，積累的靜電荷以兒安培或幾十安培的電流在納秒到微秒的時(shí)間里釋放，瞬間功率高達(dá)幾百千瓦，放電能量可達(dá)毫焦耳，對芯片的摧毀強(qiáng)度極大。所以芯片設(shè)計(jì)中靜電保護(hù)模塊的設(shè)計(jì)直接關(guān)系到芯片的功能穩(wěn)定性，極為重要。隨著工藝的發(fā)展，器件特征尺寸逐漸變小，柵氧也成比例縮小。二氧化硅的介電強(qiáng)度近似為8X 106V/cm，囚此厚度為IOnm的柵氧擊穿電壓約為8V左右，盡管該擊穿電壓比3. 3V的電源電壓要高一倍多，但是各種因素造成的靜電，一般其峰值電壓遠(yuǎn)超過8V;而隨著多晶硅金屬化、擴(kuò)散區(qū)金屬化、多晶硅與擴(kuò)散區(qū)均金屬化等新上藝的使用，器件的寄生電阻減小，ESD (Electrostatic Discharge,靜電放電,簡稱ESD)保護(hù)能力大大減弱。ESD引起的失效原因主要有2種熱失效和電失效。首先，局部電流集中而產(chǎn)生的大量的熱，使器件局部金屬互連線熔化或芯片出現(xiàn)熱斑，從而引起二次擊穿，稱為熱失效。此外，加在柵氧化物上的電壓形成的電場強(qiáng)度人于其介電強(qiáng)度，導(dǎo)致介質(zhì)擊穿或表面擊穿，稱為電失效。ESD引起的失效有3種失效模式,分別是硬失效、軟失效以及潛在失效，所謂硬失效是指物質(zhì)損傷或毀壞，所謂軟失效是指邏輯功能的臨時(shí)改變，所謂潛在失效是指時(shí)間依賴性失效。為了提高ESD性能，目前采取的辦法是增加ESD注入及金屬硅化物阻擋層SAB(salicide block layer)等方法。其中娃化物阻擋層被用于保護(hù)娃片表面，在其保護(hù)下，硅片不與其它Ti，Co之類的金屬形成不期望的具有金屬性能的硅化物。ESD注入可以選擇摻雜類型，常用的元素有硼(Boron)和砷(Arsenic)或磷(Phosphorus)。為此,為了提高ESD性能，工藝增加一張金屬硅化物阻擋層掩模版定義金屬硅化物區(qū)，然后通過濺射金屬與硅界面反應(yīng)，形成金屬硅化物區(qū)域。這樣，有SAB阻擋的區(qū)域就沒有金屬化而保持高阻狀態(tài)，靜電放電時(shí)經(jīng)過大電阻時(shí)產(chǎn)生大的壓降，同時(shí)電流減小，達(dá)到提高ESD的保護(hù)能力?，F(xiàn)有技術(shù)的ESD器件的版圖及結(jié)構(gòu)示意圖請參考圖I以及圖2，其中圖I為現(xiàn)有的ESD器件的版圖示意圖，圖2為現(xiàn)有的ESD器件的結(jié)構(gòu)示意圖，如圖I至圖2所示，該ESD器件為制作在P阱100中的NMOS器件，在N+摻雜形成源區(qū)101及漏區(qū)103后進(jìn)行了深層P型注入，由此形成ESD區(qū)域104。ESD區(qū)域104并非必需的；但是，ESD區(qū)域104的形成有利地降低了漏區(qū)103處的二極管的擊穿電壓；從而，當(dāng)出現(xiàn)電壓或電流的高脈沖時(shí)，該ESD器件會(huì)首先被擊穿，從而消耗掉所出現(xiàn)的電壓或電流的高脈沖，從而有效地保護(hù)電子設(shè)備的其它電路。在現(xiàn)有技術(shù)的ESD器件的技術(shù)方案中，在柵極101多晶硅及擴(kuò)散區(qū)金屬化時(shí)，需要增加一張掩模版定義SAB區(qū)域105。并且，為了提高該ESD器件的抗靜電能力，通常需要增加SAB區(qū)域105的寬度X來獲得高的電阻，從而可以承受高的靜電。但是，如果SAB區(qū)域105的寬度X太大，會(huì)造成器件而積太大，并且器件面積的增加增大了 IC設(shè)計(jì)的成本。因此，如何獲得一種既不需要額外掩模版，又能使器件面積小、抗靜電能力強(qiáng)的ESD器件已成為業(yè)界亟待解決的技術(shù)問題。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是針對現(xiàn)有技術(shù)中存在上述缺陷，提供一種減少一層掩模版、減小器件面積并改善抗靜電能力的ESD器件制造方法、通過該ESD器件制造方法制成的ESD器件、以及配置了該ESD器件的電子設(shè)備。根據(jù)本發(fā)明，提供了一種ESD器件制造方法，其包括提供半導(dǎo)體襯底；在半導(dǎo)體襯底中進(jìn)行第二導(dǎo)電類型的離子注入，以形成漏極預(yù)注入?yún)^(qū)；在所述第一導(dǎo)電類型的半導(dǎo)體阱區(qū)上形成多晶硅層，其中所述多晶硅層包括多晶硅柵極部分以及掩膜多晶硅部分，并且其中掩膜多晶硅部分覆蓋了所述漏極預(yù)注入?yún)^(qū)；在所述第一導(dǎo)電類型的半導(dǎo)體阱區(qū)上的多晶硅柵極部分的兩側(cè)，通過摻雜形成的第二導(dǎo)電類型的源區(qū)和漏區(qū)，其中使得所述漏極預(yù)注入?yún)^(qū)形成為在所述漏區(qū)的一部分；利用掩膜多晶硅部分作為硅化物阻擋層，在所述多晶硅柵極部分與所述源區(qū)及部分漏區(qū)上形成金屬化的硅化物。優(yōu)選地，上述ESD器件制造方法還包括在半導(dǎo)體襯底中形成第一導(dǎo)電類型的半導(dǎo)體阱區(qū)；并且其中，在半導(dǎo)體襯底中進(jìn)行第二導(dǎo)電類型的離子注入以形成漏極預(yù)注入?yún)^(qū)的步驟中，將漏極預(yù)注入?yún)^(qū)形成在所述半導(dǎo)體阱區(qū)中。優(yōu)選地，在上述ESD器件制造方法中，所述ESD器件制造方法用于制造NMOS類型的ESD器件。優(yōu)選地，在上述ESD器件制造方法中，漏極預(yù)注入?yún)^(qū)至少覆蓋掩膜多晶硅部分。根據(jù)本發(fā)明，進(jìn)一步提供了一種通過根據(jù)本發(fā)明所述的ESD器件制造方法制成的ESD器件，其包括布置在襯底中的源區(qū)及漏區(qū)、以及布置在源區(qū)及漏區(qū)之間柵極，其中所述漏區(qū)中包含漏極預(yù)注入?yún)^(qū)，并且所述漏區(qū)上形成有覆蓋了所述漏極預(yù)注入?yún)^(qū)的掩膜多晶硅部分。優(yōu)選地，在上述ESD器件中，所述襯底中布置了阱區(qū)，并且其中，所述源區(qū)及所述漏區(qū)布置在阱區(qū)中。優(yōu)選地，在上述ESD器件中，所述ESD器件是NMOS晶體管。優(yōu)選地，在上述ESD器件中，漏極預(yù)注入?yún)^(qū)至少覆蓋掩膜多晶硅部分。根據(jù)本發(fā)明，進(jìn)一步提供了一種配置了根據(jù)本發(fā)明所述的ESD器件的電子設(shè)備。根據(jù)本發(fā)明，通過在形成柵極多晶硅(多晶硅層的多晶硅柵極部分)的同時(shí)形成作為替代硅化物阻擋層的掩膜多晶硅部分，由此可以省略一個(gè)掩膜(即，硅化物阻擋層掩膜)，從而節(jié)省了工藝成本，并且簡化了工藝。進(jìn)一步地，在形成柵極、源極和漏極之前預(yù)先形成漏極預(yù)注入?yún)^(qū)，從而確保了漏極的完全摻雜(連通漏極)，不會(huì)破壞ESD器件的性能，同時(shí)也增大漏區(qū)電阻，從而能減小器件尺寸


結(jié)合附圖，并通過參考下面的詳細(xì)描述，將會(huì)更容易地對本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點(diǎn)和特征，其中圖I示意性地示出了根據(jù)現(xiàn)有技術(shù)的ESD器件的版圖。圖2示意性地示出了根據(jù)現(xiàn)有技術(shù)的ESD器件的截面結(jié)構(gòu)。圖3示意性地示出了根據(jù)本發(fā)明實(shí)施例的ESD器件的版圖。圖4示意性地示出了根據(jù)本發(fā)明實(shí)施例的ESD器件的截面結(jié)構(gòu)。需要說明的是，附圖用于說明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標(biāo)有相同或者類似的標(biāo)號(hào)。
具體實(shí)施例方式為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實(shí)施例和附圖對本發(fā)明的內(nèi)容進(jìn)行詳細(xì)描述。<第一實(shí)施例>圖3示意性地示出了根據(jù)本發(fā)明實(shí)施例的ESD器件的版圖；相應(yīng)地，圖4示意性地示出了根據(jù)本發(fā)明實(shí)施例的ESD器件的截面結(jié)構(gòu)。現(xiàn)在參考圖I和圖2的ESD器件的結(jié)構(gòu)示意圖來描述根據(jù)本發(fā)明實(shí)施例的ESD器件制造方法。具體地說，根據(jù)本發(fā)明的ESD器件制造方法可包括第一步驟提供半導(dǎo)體襯底(未標(biāo)示)。第二步驟在半導(dǎo)體襯底中形成第一導(dǎo)電類型的半導(dǎo)體阱區(qū)100。第三步驟在半導(dǎo)體襯底中的半導(dǎo)體阱區(qū)進(jìn)行第二導(dǎo)電類型的離子注入，以形成漏極預(yù)注入?yún)^(qū)202。如下文將要描述的，漏極預(yù)注入?yún)^(qū)202用于確保漏區(qū)的充分完全摻雜，并且，增加漏區(qū)的電阻。第四步驟在所述第一導(dǎo)電類型的半導(dǎo)體阱區(qū)上形成多晶硅層，其中所述多晶硅層包括多晶硅柵極部分102以及掩膜多晶硅部分201 ;其中掩膜多晶硅部分201覆蓋了上述漏極預(yù)注入?yún)^(qū)202。如下文將要描述的，掩膜多晶硅部分201用于防止其下面的硅表面被
金屬化。第五步驟在所述第一導(dǎo)電類型的半導(dǎo)體阱區(qū)100上的多晶硅柵極部分的兩側(cè)，通過摻雜形成的第二導(dǎo)電類型的源區(qū)101和漏區(qū)103 ;并且，其中使得上述漏極預(yù)注入?yún)^(qū)202形成為在所述漏區(qū)103的一部分。第六步驟利用掩膜多晶硅部分201作為硅化物阻擋層在所述多晶硅柵極部分102與所述源區(qū)101及部分漏區(qū)103上形成金屬化的硅化物。以上描述了根據(jù)本發(fā)明實(shí)施例的ESD器件制造方法。其中，通過在形成柵極多晶硅(多晶硅層的多晶硅柵極部分102)的同時(shí)形成作為替代硅化物阻擋層的掩膜多晶硅部分201，由此可以省略一個(gè)掩膜(即，硅化物阻擋層掩膜)，從而節(jié)省了工藝成本，并且簡化了工藝。并且，后續(xù)工藝無需去除在柵極多晶硅形成步驟同時(shí)形成的掩膜多晶硅部分201。進(jìn)一步地，在形成柵極、源極和漏極之前預(yù)先形成漏極預(yù)注入?yún)^(qū)，從而確保了漏極的完全摻雜，不會(huì)破壞ESD器件的性能。同時(shí)也增大了漏區(qū)電阻，為減小尺寸提供了前提。
進(jìn)一步說，在具體工藝處理中，優(yōu)選地，漏極預(yù)注入?yún)^(qū)202的寬度需要大于或等于掩膜多晶硅部分201的寬度，這樣才能確保整個(gè)制造工藝后漏極的完全摻雜。換言之，漏極預(yù)注入?yún)^(qū)202應(yīng)該至少覆蓋掩膜多晶硅部分201，這樣，即使后續(xù)在對漏區(qū)103進(jìn)行摻雜時(shí)覆蓋掩膜多晶硅部分201遮擋了部分漏區(qū)區(qū)域，也能確保之前已經(jīng)對被遮擋的區(qū)域預(yù)先進(jìn)行了摻雜，從而確保了漏極的完全摻雜。進(jìn)一步說，在具體工藝處理中，優(yōu)選地，控制用作掩模部分的多晶硅(掩膜多晶硅部分201)和做柵極多晶硅(多晶硅柵極部分102)之間的距離(這個(gè)距離足夠窄的話，就可以使兩邊多晶硅之間被氧化物所覆蓋，從而不能形成金屬化)，使整個(gè)漏區(qū)不被金屬化。在本發(fā)明的一個(gè)具體示例中，上述第一導(dǎo)電類型為P型摻雜導(dǎo)電類型，相應(yīng)地，上述第二導(dǎo)電類型為N型摻雜導(dǎo)電類型。并且，上述根據(jù)本發(fā)明的ESD器件制造方法用于制造NMOS結(jié)構(gòu)的ESD器件，其中圖3中的L示出了溝道長度。當(dāng)然，ESD器件也可以采用例如PMOS晶體管之類的其它結(jié)構(gòu)，但是上述ESD器件制造方法在ESD器件為NMOS晶體管時(shí)具有更佳的效果，因此， OS晶體管是優(yōu)選的。需要說明的是，雖然示出了 ESD器件布置在襯底中的阱區(qū)100中的情況，但是本發(fā)明并不限于此，而是可以將ESD器件直接布置在襯底中，由此可以省略在襯底中形成阱區(qū)100的步驟。當(dāng)然，優(yōu)選地，先在襯底中形成阱區(qū)100，然后將ESD器件布置在襯底中的阱區(qū)100 中。優(yōu)選地，適當(dāng)控制多晶硅柵極部分102與掩膜多晶硅部分201之間的距離，從而在確保多晶硅柵極部分102和掩膜多晶硅部分201之間的區(qū)域不被金屬化的同時(shí)使ESD器件耐聞壓。<第二實(shí)施例>進(jìn)一步地，現(xiàn)在參考圖I和圖2的ESD器件的結(jié)構(gòu)示意圖來描述根據(jù)本發(fā)明實(shí)施例的ESD器件的結(jié)構(gòu)。如圖I和圖2所示，根據(jù)本發(fā)明實(shí)施例的ESD器件包括布置在襯底中的阱區(qū)100、布置在阱區(qū)100中的源區(qū)101及漏區(qū)103、以及布置在源區(qū)101及漏區(qū)103之間柵極，其中所述漏區(qū)103中包含漏極預(yù)注入?yún)^(qū)202，并且所述漏區(qū)103上形成有覆蓋了所述漏極預(yù)注入?yún)^(qū)202的掩膜多晶硅部分201。優(yōu)選地，在上述ESD器件中，漏極預(yù)注入?yún)^(qū)至少覆蓋掩膜多晶硅部分。在具體示例中，根據(jù)本發(fā)明實(shí)施例的ESD器件例如是NMOS晶體管；同樣，ESD器件也可以采用例如PMOS晶體管之類的其它結(jié)構(gòu)，但是上述ESD器件制造方法在ESD器件為NMOS晶體管時(shí)具有更佳的效果，因此，NMOS晶體管是優(yōu)選的。同樣，需要說明的是，雖然示出了 ESD器件布置在襯底中的阱區(qū)100中的情況，但是本發(fā)明并不限于此，而是可以將ESD器件直接布置在襯底中，由此可以省略在襯底中形成的阱區(qū)100。當(dāng)然，優(yōu)選地，先在襯底中形成阱區(qū)100，然后將ESD器件布置在襯底中的阱區(qū)100中。
根據(jù)本發(fā)明的另一優(yōu)選實(shí)施例，本發(fā)明還提供了一種配置了上述ESD器件的電子設(shè)備。可以理 解的是，雖然本發(fā)明已以較佳實(shí)施例披露如上，然而上述實(shí)施例并非用以限定本發(fā)明。對于任何熟悉本領(lǐng)域的技術(shù)人員而言，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種ESD器件制造方法，其特征在于包括 提供半導(dǎo)體襯底； 在半導(dǎo)體襯底中進(jìn)行第二導(dǎo)電類型的離子注入，以形成漏極預(yù)注入?yún)^(qū)； 在所述第一導(dǎo)電類型的半導(dǎo)體阱區(qū)上形成多晶硅層，其中所述多晶硅層包括多晶硅柵極部分以及掩膜多晶硅部分，并且其中掩膜多晶硅部分覆蓋了所述漏極預(yù)注入?yún)^(qū)； 在所述第一導(dǎo)電類型的半導(dǎo)體阱區(qū)上的多晶硅柵極部分的兩側(cè)，通過摻雜形成的第二導(dǎo)電類型的源區(qū)和漏區(qū)，其中使得所述漏極預(yù)注入?yún)^(qū)形成為在所述漏區(qū)的一部分； 利用掩膜多晶硅部分作為硅化物阻擋層，在所述多晶硅柵極部分與所述源區(qū)及部分漏區(qū)上形成金屬化的硅化物。
2.根據(jù)權(quán)利要求I所述的ESD器件制造方法，其特征在于還包括在半導(dǎo)體襯底中形成第一導(dǎo)電類型的半導(dǎo)體阱區(qū)；并且其中，在半導(dǎo)體襯底中進(jìn)行第二導(dǎo)電類型的離子注入以形成漏極預(yù)注入?yún)^(qū)的步驟中，將漏極預(yù)注入?yún)^(qū)形成在所述半導(dǎo)體阱區(qū)中。
3.根據(jù)權(quán)利要求I或2所述的ESD器件制造方法，其特征在于，所述ESD器件制造方法用于制造NMOS類型的ESD器件。
4.根據(jù)權(quán)利要求I或2所述的ESD器件制造方法，其特征在于，漏極預(yù)注入?yún)^(qū)至少覆蓋掩膜多晶娃部分。
5.一種通過根據(jù)權(quán)利要求I至4之一所述的ESD器件制造方法制成的ESD器件，其特征在于包括布置在襯底中的源區(qū)及漏區(qū)、以及布置在源區(qū)及漏區(qū)之間柵極，其中所述漏區(qū)中包含漏極預(yù)注入?yún)^(qū)，并且所述漏區(qū)上形成有覆蓋了所述漏極預(yù)注入?yún)^(qū)的掩膜多晶硅部分。
6.根據(jù)權(quán)利要求5所述的ESD器件，其特征在于，所述襯底中布置了阱區(qū)，并且其中，所述源區(qū)及所述漏區(qū)布置在阱區(qū)中。
7.根據(jù)權(quán)利要求5或6所述的ESD器件，其特征在于，所述ESD器件是NMOS晶體管。
8.根據(jù)權(quán)利要求5或6所述的ESD器件，其特征在于，漏極預(yù)注入?yún)^(qū)至少覆蓋掩膜多晶硅部分。
9.一種配置了根據(jù)權(quán)利要求5至7之一所述的ESD器件的電子設(shè)備。
全文摘要
本發(fā)明提供了一種ESD器件制造方法、ESD器件以及電子設(shè)備。根據(jù)就本發(fā)明的ESD器件制造方法包括提供半導(dǎo)體襯底；在半導(dǎo)體襯底中進(jìn)行第二導(dǎo)電類型的離子注入，以形成漏極預(yù)注入?yún)^(qū)；在所述第一導(dǎo)電類型的半導(dǎo)體阱區(qū)上形成多晶硅層，其中所述多晶硅層包括多晶硅柵極部分以及掩膜多晶硅部分，并且其中掩膜多晶硅部分覆蓋了所述漏極預(yù)注入?yún)^(qū)；在所述第一導(dǎo)電類型的半導(dǎo)體阱區(qū)上的多晶硅柵極部分的兩側(cè)，通過摻雜形成的第二導(dǎo)電類型的源區(qū)和漏區(qū)，其中使得所述漏極預(yù)注入?yún)^(qū)形成為在所述漏區(qū)的一部分；利用掩膜多晶硅部分作為硅化物阻擋層，在所述多晶硅柵極部分與所述源區(qū)及部分漏區(qū)上形成金屬化的硅化物。
文檔編號(hào)H01L27/02GK102623404SQ20121009354
公開日2012年8月1日 申請日期2012年3月31日 優(yōu)先權(quán)日2012年3月31日
發(fā)明者張昊 申請人:上海宏力半導(dǎo)體制造有限公司