專利名稱：基于SOI的三維陣列式后柵型Si-NWFET制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路制造領(lǐng)域，特別涉及一種基于SOI的三維陣列式后柵型Si-NWFET制造方法。
背景技術(shù)：
通過縮小晶體管的尺寸來提高芯片的工作速度和集成度、減小芯片功耗密度一直是微電子エ業(yè)發(fā)展所追求的目標(biāo)。在過去的四十年里，微電子エ業(yè)發(fā)展一直遵循著摩爾定律。當(dāng)前，場效應(yīng)晶體管的物理柵長已接近20nm，柵介質(zhì)也僅有幾個(gè)氧原子層的厚度，通過縮小傳統(tǒng)場效應(yīng)晶體管的尺寸來提高性能已面臨一些困難，這主要是因?yàn)樾〕叽缦露虦系佬?yīng)和柵極漏電流破壞了晶體管的開關(guān)性能。納米線場效應(yīng)晶體管(NWFET，Nano-ffire M0SFET)有望解決短溝道效應(yīng)和柵極漏電流的問題。一方面，NWFET中的溝道厚度和寬度都較小，使得柵極更接近于溝道的各個(gè)部分，有助于增強(qiáng)晶體管的柵極調(diào)制能力，并且大多數(shù)晶體管都采用圍柵結(jié)構(gòu)，柵極從多個(gè)方向?qū)系肋M(jìn)行調(diào)制，進(jìn)ー步增強(qiáng)了柵極的調(diào)制能力，改善亞閾值特性。因此，NWFET可以很好地抑制短溝道效應(yīng)，使晶體管尺寸得以進(jìn)ー步縮小。另ー方面，NWFET利用自身的細(xì)溝道和圍柵結(jié)構(gòu)改善柵極調(diào)制力和抑制短溝道效應(yīng)，緩解了減薄柵介質(zhì)厚度的要求，有望減小柵極漏電流。此外，納米線溝道可以不摻雜，減少了溝道內(nèi)雜質(zhì)離散分布和庫侖散射。對(duì)于ー維納米線溝道，由于量子限制效應(yīng)，溝道內(nèi)載流子遠(yuǎn)離表面分布，故載流子輸運(yùn)受表面散射和溝道橫向電場影響小，可以獲得較高的遷移率。基于以上優(yōu)勢(shì)，NWFET越來越受到科研人員的關(guān)注。由于Si材料和エ藝在半導(dǎo)體エ業(yè)中占有主流地位，與其他材料相比，硅納米線場效應(yīng)晶體管(Si-NWFET)的制作更容易與當(dāng)前エ藝兼容。NWFET的關(guān)鍵エ藝是納米線的制作，可分為自上而下和自下而上兩種エ藝路線。對(duì)于Si納米線的制作，自上而下的制作主要利用光刻和刻蝕エ藝，自下而上的制作主要基于金屬催化的氣-液-固生長機(jī)制，生長過程中以催化劑顆粒作為成核點(diǎn)。目前，自下而上的エ藝路線制備的硅納米線由于其隨機(jī)性而不太適合Si-NWFET的制備，因此目前的硅納米線場效應(yīng)晶體管中的Si-NW主要是通過自上而下的エ藝路線制備。申請(qǐng)?zhí)枮?00710098812.4的發(fā)明公開了ー種基于體硅的通過自上而下途徑實(shí)現(xiàn)體娃納米線結(jié)構(gòu)的エ藝方法，有效抑制了器件的自加熱效應(yīng)。論文《Fabrication andCharacterization of Gate-AlI-Around Silicon Nanowires on Bulk Silicon》(3 于體硅的圍柵形硅納米線的制備與特性)中公開了ー種基于硅納米線的MOSFET制備方法，但隨著硅納米線截面積的縮小，器件的電流驅(qū)動(dòng)能力會(huì)受到納米線截面積的限制，使得Si-NWFET在模擬或射頻電路中的應(yīng)用受到限制，因此，有人開始研究采用多條納米線作為輸運(yùn)溝道，以解決該問題。論又《Observation of Mobility Enhancement in Strained Si and SiGeTri-Gate MO SFETs with Multi-Nanowire Channels Trimmed by Hydrogen ThermalEtching》(由氫熱腐蝕形成的多納米線溝道中的應(yīng)變硅和鍺硅三維場效應(yīng)晶體管中遷移率增強(qiáng)現(xiàn)象)中提出了一種基于應(yīng)變硅和鍺硅集成的多條納米線作為輸運(yùn)通道的NWFET器件，但由于器件中的多納米線溝道結(jié)構(gòu)是橫向制備的，導(dǎo)致其集成密度將大打折扣。論文《VerticallyStacked S iGe Nanowire Array Channel CMO S Transistors))(垂直堆疊式鍺硅納米線在CMOS晶體管溝道中的排列)中提出了一種縱向制備硅納米線的方法，使得Si-NWFET器件在縱向集成多條硅納米線，從而使得器件的電流驅(qū)動(dòng)能力成倍増大，同時(shí)集成密度不受影響，這樣既保持了平面結(jié)構(gòu)FET的優(yōu)勢(shì)又增強(qiáng)了柵極調(diào)制能力。其エ藝方法是在SO I (絕緣體上硅)上交替生長鍺或鍺硅層以及硅層，并定義鰭形(Fin)結(jié)構(gòu)，接著進(jìn)行750°C干氧氧化，由于鍺硅層比硅層有更快的氧化速率以致鍺硅層完全被氧化，氧化過程中鍺進(jìn)入鄰近的硅層表面形成鍺硅合金，腐蝕掉完全被氧化的鍺硅層后得到三維堆積的、表面裹有鍺硅合金的硅納米線。然后進(jìn)行熱氧化，在Si-NW表面形成SigGexO2作為柵極氧化層，再淀積無定型硅或者多晶硅，最后通過光刻和蝕刻形成柵極。該方法可以實(shí)現(xiàn)縱向堆疊型硅納米線場效應(yīng)晶體管結(jié)構(gòu)，但存在一個(gè)缺點(diǎn)當(dāng)鍺硅層氧化過程中，鍺會(huì)濃縮到硅層的表面，去除SiO2后，在Si-NW表面裹有ー層濃縮后的鍺硅合金。由于ニ氧化鍺溶于水，使得后續(xù)エ藝面臨巨大的不便，另外，ニ氧化鍺的介電常數(shù)比ニ氧化硅小，ニ氧化鍺與硅的界面態(tài)較大，不適合作為MOSFET的柵氧化層。

發(fā)明內(nèi)容
本發(fā)明提供一種基于SOI的三維陣列式后柵型Si-NWFET制造方法，能夠有效控制柵極輪廓和器件的電性、增大場效應(yīng)晶體管的集成度，并實(shí)現(xiàn)常規(guī)柵極氧化工藝。為解決上述技術(shù)問題本發(fā)明提供基于SOI的三維陣列式后柵型Si-NWFET制造方法，包括提供SOI襯底，所述SOI襯底由下至上依次包括硅襯層、絕緣體層和頂層硅；對(duì)所述SOI襯底表面進(jìn)行處理，將所述SOI襯底的頂層轉(zhuǎn)化為初始鍺硅層；在所述SOI襯底上交替形成硅層和后續(xù)鍺硅層，所述初始鍺硅層和后續(xù)鍺硅層共同構(gòu)成鍺硅層；對(duì)所述鍺硅層和硅層刻蝕處理，形成鰭形有源區(qū)，剰余的區(qū)域作為源漏區(qū)；在所述鰭形有源區(qū)內(nèi)形成硅納米線，所述硅納米線三維陣列式縱向堆疊；在鰭形有源區(qū)外形成隔離介質(zhì)層并對(duì)源漏區(qū)進(jìn)行離子注入；在鰭形有源區(qū)內(nèi)的SOI襯底上形成柵極。較佳的，對(duì)所述SOI襯底表面進(jìn)行處理，將所述SOI襯底頂層轉(zhuǎn)化為初始鍺硅層的步驟包括在所述SOI襯底表面沉積ー鍺層或鍺硅層；對(duì)所述鍺層或鍺硅層氧化處理，所述鍺層或鍺硅層中鍺氧化濃縮與所述SOI襯底頂層中的硅形成初始鍺硅層，所述初始鍺硅層的上層表面為SiO2層；濕法去除所述SiO2層。較佳的，所述硅層至少為ー層，所述鍺硅層比硅層多ー層。較佳的，所述硅納米線的直徑在I納米 I微米之間。較佳的，所述硅納米線的截面形狀為圓形、橫向跑道形或縱向跑道形。較佳的，在所述硅納米線表面形成柵極氧化層之前，還包括對(duì)所述硅納米線進(jìn)行熱氧化；蝕刻掉所述熱氧化形成的ニ氧化硅。較佳的，所述柵極氧化層的材料為ニ氧化硅、氮氧化硅或高k介質(zhì)。
較佳的，所述高k介質(zhì)為Hf02、A1203、ZrO2中的一種或其任意組合。
較佳的，所述柵極的材料為多晶硅、無定形硅、金屬中的一種或其任意組合。較佳的，所述隔離介質(zhì)層的材料為ニ氧化硅。較佳的，所述刻蝕采用次常壓化學(xué)氣相刻蝕法。較佳的，所述次常壓化學(xué)氣相刻蝕法采用氫氣和氯化氫混合氣體，其中氫氣和氯化氫混合氣體的溫度在600°C 800°C之間，其中氯化氫的分壓大于300Torr。與現(xiàn)有技術(shù)相比，本發(fā)明的三維陣列式后柵型硅納米線場效應(yīng)晶體管結(jié)構(gòu)具有以下優(yōu)點(diǎn)I、基于SOI襯底，有效增加了柵極與SOI襯底之間的隔離效果；2、在硅納米線表面形成柵極氧化層エ藝是獨(dú)立進(jìn)行的，從而可以采用常規(guī)的柵極氧化層，如ニ氧化硅即可；3、在鰭形有源區(qū)形成柵極，控制柵極的輪廓，從而使有源區(qū)與柵極上表面在同一水平面，利于后續(xù)接觸孔エ藝；4、采用三維陣列式后柵型硅納米線結(jié)構(gòu)來設(shè)計(jì)硅納米線場效應(yīng)晶體管(Si-NWFET)結(jié)構(gòu)，納米線條數(shù)增多，器件的電流驅(qū)動(dòng)能力増大；5、柵極形成在源漏區(qū)離子注入和退火エ藝步驟之后，即采用后柵極エ藝，利于柵極輪廓和器件電性的控制。


圖I為本發(fā)明一具體實(shí)施例中SOI襯底X-X’向剖面示意圖；圖2為本發(fā)明一具體實(shí)施例中沉積鍺層或鍺硅層后X-X’向剖面示意圖；圖3為本發(fā)明一具體實(shí)施例中鍺層或鍺硅層氧化后X-X’向剖面示意圖；圖4為本發(fā)明一具體實(shí)施例中去除ニ氧化硅后X-X’向剖面示意圖；圖5為本發(fā)明一具體實(shí)施例中交替沉積娃層和后續(xù)鍺娃層后X-X’向剖面不意圖；圖6為本發(fā)明一具體實(shí)施例中對(duì)溝道進(jìn)行離子注入エ藝時(shí)X-X’向剖面示意圖；圖7為本發(fā)明一具體實(shí)施例中形成鰭形有源區(qū)后的Y-Y’向剖面示意圖；圖8A SB分別為本發(fā)明一具體實(shí)施例中刻蝕去除鍺硅層后器件的X-X’向和Y-Y’向剖面示意圖；圖SC為本發(fā)明一具體實(shí)施例中形成硅納米線后器件的立體示意圖；圖9為本發(fā)明一具體實(shí)施例中硅納米線截面形狀示意圖；圖IOA IOB為本發(fā)明一具體實(shí)施例中沉積隔離介質(zhì)層エ藝后器件的X-X’向剖面不意圖和立體圖；圖IlA IlB分別為本發(fā)明一具體實(shí)施例中去除多余隔離介質(zhì)層后器件X-X’向和Y-Y’向首I]面不意圖；圖12為本發(fā)明一具體實(shí)施例中源漏區(qū)離子注入后器件X-X’向剖面示意圖；圖13A 13B分別為本發(fā)明一具體實(shí)施例中去除鰭形有源區(qū)外多余隔離介質(zhì)層形成柵極槽后器件X-X’向和Y-Y’向剖面示意圖；圖14A 14B分別為本發(fā)明一具體實(shí)施例中沉積柵極氧化層后器件X-X’向剖面不意圖和立體不意圖15A 15B分別為本發(fā)明一具體實(shí)施例中形成柵極材料后器件X-X’向和Y_Y’向剖面示意圖；圖16A 16C為本發(fā)明一具體實(shí)施例中去除多余柵極材料后器件X-X’向和Y_Y’向剖面示意圖，以及立體示意圖；圖17A 17B為本發(fā)明一具體實(shí)施例中自對(duì)準(zhǔn)硅、鍺硅金屬合金(Salicidation)エ藝后器件X-X’向和Y-Y’向剖面示意圖；圖18為本發(fā)明一具體實(shí)施例中硅納米線場效應(yīng)晶體管立體結(jié)構(gòu)示意圖；
圖19為本發(fā)明一具體實(shí)施例中硅納米線場效應(yīng)晶體管俯視示意圖。
具體實(shí)施例方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。首先，請(qǐng)參照?qǐng)D19，為了更清楚的描述本實(shí)施例，定義鰭形有源區(qū)或后續(xù)形成的硅納米線的長度方向?yàn)閄-X’向，X-X’向貫穿柵極和源漏區(qū)，垂直于X-X’向?yàn)閅-Y’向。下面結(jié)合圖I至19詳細(xì)的描述本發(fā)明一實(shí)施例的基于SOI的三維陣列式Si-NWFET的制作方法，具體包括請(qǐng)參照?qǐng)D1，提供SOI襯底，SOI襯底的底層為用于提供機(jī)械支撐的硅襯層11，向上依次為絕緣體層和頂層，本發(fā)明采用埋氧層12(B0X)作為絕緣體層，硅層13，也就是SOI的頂層，頂層中的硅為單晶硅；接著，對(duì)所述SOI襯底表面進(jìn)行處理，將所述SOI襯底的頂層轉(zhuǎn)化為初始鍺硅層15’ ；具體實(shí)施方式
包括首先，請(qǐng)參照?qǐng)D2，在襯底表面形成ー鍺層14(鍺層可由鍺硅層替代)，接著，請(qǐng)參照?qǐng)D3，對(duì)SOI襯底表面進(jìn)行氧化處理，鍺層14因?yàn)檠趸瘽饪s滲到硅層13中，形成初始鍺硅層15’，初始鍺硅層15’上表面的硅被氧化，形成ニ氧化硅層(SiO2) 16 ;接著，請(qǐng)參照?qǐng)D4，采用濕法刻蝕去除SOI襯底表面的ニ氧化硅層16，此時(shí)，SOI襯底的頂層由硅層13轉(zhuǎn)化為初始鍺硅層15’。接著，請(qǐng)參照?qǐng)D5，在襯底表面交替形成硅層13和后續(xù)鍺硅層15”，首先在襯底上外延生長硅層13，再外延生長后續(xù)鍺硅層15”，為方便描述，將初始鍺硅層15’和后續(xù)鍺硅層15”統(tǒng)稱為鍺硅層15，以此類推，其中硅層13的數(shù)目至少為ー層，鍺硅層15比硅層13多ー層，即，最下方的為初始鍺硅層15’，最上方的為后續(xù)鍺硅層15”。本發(fā)明以三層的硅層13為例。請(qǐng)參照?qǐng)D6，對(duì)SOI襯底的溝道區(qū)進(jìn)行離子注入，離子注入之前，進(jìn)行光刻エ藝，使光刻膠20覆蓋用于后續(xù)形成源極203 (請(qǐng)參照?qǐng)D19)和漏極204(請(qǐng)參照?qǐng)D19)的區(qū)域，離子注入完成后去除光刻膠20。需要說明的是，本步驟為可選步驟，器件電性要求允許的情況下可以省略。請(qǐng)參照?qǐng)D7，對(duì)鍺硅層15和硅層13刻蝕處理，形成鰭形有源區(qū)201 (請(qǐng)參照?qǐng)D19)，鰭形有源區(qū)201為三維陣列式，剰余的區(qū)域作為源漏區(qū)，即源極203和漏極204區(qū)域?？刹捎霉鈱W(xué)光刻或電子束光刻，刻蝕掉鰭形有源區(qū)周圍多余的鍺硅層15和硅層13，直至暴露埋氧層12表面。接著，請(qǐng)參照?qǐng)D8A SB，在所述鰭形有源區(qū)內(nèi)形成硅納米線131，所述硅納米線131三維陣列式堆疊；具體為，選擇性刻蝕去除鰭形有源區(qū)201內(nèi)的鍺硅層15，可選的，利用次常壓化學(xué)氣相刻蝕法進(jìn)行選擇性刻蝕，可以采用600 800攝氏度下的H2和HCL混合氣體，其中HCL的分壓大于300Torr，選擇性刻蝕步驟直至鰭形有源區(qū)201內(nèi)的鍺硅層15全部去除為止；接著，對(duì)鰭形有源區(qū)201、襯底、源極203以及漏極204區(qū)域表面進(jìn)行氧化，控制氧化時(shí)間，利用濕法エ藝去除鰭形有源區(qū)201以及襯底和源漏區(qū)域表面的SiO2，從而形成硅納米線202。進(jìn)ー步的,如果所述的熱氧化是爐管氧化(FurnaceOxidation),則氧化時(shí)間范圍為I分鐘至20小時(shí)；如果是快速熱氧化(RTO)，則氧化時(shí)間范圍為I秒到30分鐘。然后通過濕法エ藝去除上述步驟在硅納米線131及埋氧層12和源漏區(qū)表面上形成的ニ氧化硅。最后形成的硅納米線131直徑在I納米 I微米之間。由于硅層13的厚度與鰭形有源區(qū)201橫向尺寸大小不同，硅納米線202的截面形狀也不同，請(qǐng)參照?qǐng)D9，硅納米線202的截面形狀包括圓形301，橫向跑道形302以及縱向跑道形303本發(fā)明優(yōu)選截面形狀為圓形301的硅納米線131。通過更先進(jìn)的圖形轉(zhuǎn)移技術(shù)，可 以對(duì)鰭形有源區(qū)(Fin)結(jié)構(gòu)尺寸進(jìn)行更精確控制，從而更有利于硅納米線131的形狀優(yōu)化和精確控制硅納米線131的直徑。請(qǐng)參照?qǐng)DIOA 13B，在鰭形有源區(qū)外形成隔離介質(zhì)層17 ;具體為，如圖IOA IOB所示，在鰭形有源區(qū)內(nèi)的SOI襯底，源極203以及漏極204區(qū)域表面沉積隔離介質(zhì)層17，接著，請(qǐng)參照?qǐng)DIlA 11B，去除鰭形有源區(qū)201、源極203以及漏極204區(qū)域表面多余的隔離介質(zhì)層17，使刻蝕后的隔離介質(zhì)層17與源漏極上表面處于同一水平面。本發(fā)明中的隔離介質(zhì)層17為SiO2 ；請(qǐng)參照?qǐng)D12，進(jìn)行源漏區(qū)離子注入エ藝，具體為首先光刻エ藝使光刻膠20’覆蓋源極203與漏極204區(qū)域以外部分；然后，針對(duì)不同類型的MOS晶體管進(jìn)行離子注入エ藝；最終，去除光刻膠20’并對(duì)源漏區(qū)進(jìn)行退火。請(qǐng)參照?qǐng)D13A 13B，光刻以及選擇性刻蝕去除源漏區(qū)之間多余的隔離介質(zhì)層17，形成柵極溝槽，所述柵極溝槽用于后續(xù)形成柵極202。請(qǐng)參照?qǐng)D14A 14B，在鰭形有源區(qū)201內(nèi)的硅納米線131表面形成柵極氧化層18 ;需要說明的是，柵極氧化層18采用的常規(guī)的柵極氧化層材質(zhì)，包括爐管氧化、化學(xué)氣相沉積(Chemical Vapor Deposition, CVD)、快速熱氧化或原子層沉積形成的SiO2或SiON (氮氧化娃)以及采用原子層沉積技術(shù)沉積的高k介質(zhì)層(高介電值介質(zhì))，SiON需處于氮?dú)鈿夥障拢灰驗(yàn)闁艠O氧化層18以及SOI中的埋氧層12的存在，使得后續(xù)柵極202與SOI襯底的隔離效果更佳。接著，請(qǐng)參照?qǐng)D15A 17B，在鰭形有源區(qū)201形成柵極205 ;首先，請(qǐng)參照?qǐng)D15A 15B，在鰭形有源區(qū)201、源極203以及漏極204區(qū)域表面沉積柵極材料19，柵極材料19可以為多晶硅，無定形硅，金屬或者其組合，其中金屬優(yōu)選為鋁、鈦或鉭的金屬化合物。請(qǐng)參照?qǐng)D16A 16C，采用化學(xué)機(jī)械研磨去除鰭形有源區(qū)201、源極203以及漏極204區(qū)域表面多余的柵極材料19，形成柵極202，控制柵極202的輪廓，從而使源漏區(qū)與柵極202上表面在同一水平面，利于后續(xù)接觸孔エ藝。最后，請(qǐng)參照?qǐng)D17A 18,自對(duì)準(zhǔn)合金(Salicidation)エ藝,形成娃、鍺娃金屬合金層，并通過后道金屬互連エ藝引出CM0SFET各端ロ，所述端ロ包括漏極端ロ 22、柵極端ロ23以及源極端ロ 24，源極203、柵極202、漏極204區(qū)域表面覆蓋有硅合金21。最終，請(qǐng)參考圖18以及圖19，其為最后完成后的基于SOI的三維陣列式后柵型Si-NWFET的立體示意圖和俯視示意圖。綜上所述，與現(xiàn)有技術(shù)相比，本發(fā)明的三維陣列式硅納米線場效應(yīng)晶體管結(jié)構(gòu)具有以下優(yōu)點(diǎn)I、基于SOI襯底，有效增加了柵極與SOI襯底之間的隔離效果；2、在硅納米線上形成柵極氧化層エ藝是獨(dú)立進(jìn)行的，從而可以采用常規(guī)的柵極氧化層，如ニ氧化硅即可；3、在鰭形有源區(qū)形成柵極，控制柵極的輪廓，從而使有源區(qū)與柵極上表面在同一水平面，利于后續(xù)接觸孔エ藝；4、采用三維陣列式后柵型硅納米線結(jié)構(gòu)來設(shè)計(jì)硅納米線場效應(yīng)晶體管(Si-NWFET)結(jié)構(gòu)，使得納米線條數(shù)增多，器件電流驅(qū)動(dòng)能力成倍増大。5、柵極形成在源漏區(qū)離子注入和退火エ藝步驟之后，即采用后柵極エ藝，利于柵極輪廓和器件電性的控制。 顯然，本領(lǐng)域的技術(shù)人員可以對(duì)發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包括這些改動(dòng)和變型在內(nèi)。
權(quán)利要求
1.一種基于SOI的三維陣列式后柵型Si-NWFET制造方法，包括 提供SOI襯底，所述SOI襯底由下至上依次包括硅襯層、絕緣體層和頂層硅； 對(duì)所述SOI襯底表面進(jìn)行處理，將所述SOI襯底頂層硅轉(zhuǎn)化為初始鍺硅層； 在所述SOI襯底上交替形成硅層和后續(xù)鍺硅層，所述初始鍺硅層和后續(xù)鍺硅層共同構(gòu)成鍺硅層； 對(duì)所述鍺硅層和硅層刻蝕處理，形成鰭形有源區(qū)，所述鰭形有源區(qū)三維陣列式堆疊，剩余的區(qū)域作為源漏區(qū)； 在所述鰭形有源區(qū)內(nèi)形成硅納米線，所述硅納米線三維陣列式堆疊； 在鰭形有源區(qū)外形成隔離介質(zhì)層并對(duì)源漏區(qū)進(jìn)行離子注入和退火工藝； 在鰭形有源區(qū)內(nèi)的SOI襯底上形成柵極。
2.如權(quán)利要求I所述的基于SOI的三維陣列式后柵型Si-NWFET制造方法，其特征在干，對(duì)所述SOI襯底表面進(jìn)行處理，將所述SOI襯底頂層硅轉(zhuǎn)化為初始鍺硅層的步驟包括 在所述SOI襯底表面沉積ー鍺層或鍺硅層； 對(duì)所述鍺層或鍺硅層氧化處理，所述鍺層或鍺硅層中鍺氧化濃縮與所述SOI襯底頂層中的硅形成初始鍺硅層，所述初始鍺硅層的上層表面為SiO2層； 濕法去除所述SiO2層。
3.如權(quán)利要求I所述的基于SOI的三維陣列式后柵型Si-NWFET制造方法，其特征在于，所述硅層至少為ー層，所述鍺硅層比硅層多ー層。
4.如權(quán)利要求I所述的基于SOI的三維陣列式后柵型Si-NWFET制造方法，其特征在于，所述娃納米線的直徑在I納米 I微米之間。
5.如權(quán)利要求I所述的基于SOI的三維陣列式后柵型Si-NWFET制造方法，其特征在于，所述硅納米線的截面形狀為圓形、橫向跑道形或縱向跑道形。
6.如權(quán)利要求I所述的基于SOI的三維陣列式后柵型Si-NWFET制造方法，其特征在于，在所述硅納米線表面形成柵極氧化層之前，還包括 對(duì)所述硅納米線進(jìn)行熱氧化； 蝕刻掉所述熱氧化形成的ニ氧化硅。
7.如權(quán)利要求I所述的基于SOI的三維陣列式后柵型Si-NWFET制造方法，其特征在于，所述柵極氧化層的材料為ニ氧化硅、氮氧化硅或高k介質(zhì)。
8.如權(quán)利要求7所述的基于SOI的三維陣列式后柵型Si-NWFET制造方法，其特征在于，所述高k介質(zhì)為Hf02、A1203、ZrO2中的一種或其任意組合。
9.如權(quán)利要求I所述的基于SOI的三維陣列式后柵型Si-NWFET制造方法，其特征在于，所述柵極的材料為多晶娃、無定形娃、金屬中的ー種或其任意組合。
10.如權(quán)利要求I所述的基于SOI的三維陣列式后柵型Si-NWFET制造方法，其特征在于，所述隔離介質(zhì)層的材料為ニ氧化硅。
11.如權(quán)利要求I所述的基于SOI的三維陣列式后柵型Si-NWFET制造方法，其特征在于，所述刻蝕采用次常壓化學(xué)氣相刻蝕法。
12.如權(quán)利要求11所述的基于SOI的三維陣列式后柵型Si-NWFET制造方法，其特征在于，所述次常壓化學(xué)氣相刻蝕法采用氫氣和氯化氫混合氣體，其中氫氣和氯化氫混合氣體的溫度在600°C 800°C之間，其中氯化 氫的分壓大于300Torr。
全文摘要
本發(fā)明的基于SOI的三維陣列式后柵型Si-NWFET制備方法，包括在SOI上交替沉積硅層和鍺硅層，形成鰭形有源區(qū)并在鰭形有源區(qū)內(nèi)形成硅納米線，硅納米線為三維陣列式；接著，在源漏區(qū)之間形成隔離介質(zhì)層；在硅納米線表面形成柵極氧化層；在所述鰭形有源區(qū)內(nèi)的SOI襯底上形成柵極。由于SOI中絕緣體層的存在，有效增加了柵極與SOI襯底之間的隔離效果；又由于在硅納米線上形成柵極氧化層工藝是獨(dú)立進(jìn)行的，從而可以采用常規(guī)的柵極氧化層；又由于柵極形成在源漏區(qū)離子注入之后，即采用后柵極工藝，利于柵極輪廓和器件電性的控制。此外采用三維陣列式后柵型硅納米線結(jié)構(gòu)來設(shè)計(jì)硅納米線場效應(yīng)晶體管結(jié)構(gòu)，納米線條數(shù)增多，器件電流驅(qū)動(dòng)能力增大。
文檔編號(hào)H01L21/762GK102646624SQ201210093930
公開日2012年8月22日 申請(qǐng)日期2012年3月31日 優(yōu)先權(quán)日2012年3月31日
發(fā)明者黃曉櫓 申請(qǐng)人:上海華力微電子有限公司